CN101198942B - 带有可变链路宽度的芯片和*** - Google Patents

Abstract

在某些实施例中，一种芯片包括发送器和接收器、以及控制电路。该控制电路响应于估算的活跃性程度处于第一范围引起部分发送器和接收器不工作，而其他的发送器和接收器则保持工作。描述和/或要求保护了其他实施例。

Description

带有可变链路宽度的芯片和***

技术领域

本发明涉及带有可变链路宽度的***。

背景技术

业已提出了有关存储器***中各存储器芯片的各种布置。例如，在常规的同步动态随机存取存储器(DRAM)***中，存储器控制器和存储器芯片经由双向数据总线传送数据并经由命令和地址总线接收命令和地址。存储器芯片具有连接至各总线的短截线(stub)。在某些存储器***中，单向或双向是点对点互连。

在某些存储器***中，存储器芯片接收信号并将它们中继给有两个或多个存储器芯片的一系列芯片中的下一个存储器芯片。在这些***的某一些中，该系列内最后一个存储器芯片能够直接将信号发送回存储器控制器或其他始发芯片。这被称为环。

在存储器控制器和存储器芯片之间的链路可以是单端的(一个导线)或者是差分的(载有互补信号的两个导线)。

现存各种类型的发送器和接收器。某些包括用于提供时钟或选通信号的延迟锁定环。某些则包括相位内插器。

业已使用各种低功率状态来降低各电路的功耗。这些涉及降低送至芯片中部分或全部电路的电压或频率或者是完全切断对芯片各部分或全部的供电。

存储器模块包括其上置有多个存储器芯片的基片。这些存储器芯片可被置于基片的一侧或基片的两侧。在某些***中，基片上还置有缓冲器。对于至少某些信号而言，缓冲器接口在存储器控制器和模块上的各存储器芯片之间。在这一缓冲***中，在存储器控制器和缓冲器之间与在缓冲器和存储器芯片之间存在有不同的信令(例如，频率和电压值，以及点对点相对于多站(multi-drop)布置)。

发明内容

本发明涉及一种带有可变链路宽度的芯片，包括：发送器和接收器；以及控制电路，所述控制电路响应于链路的第一估算的活跃性程度处于第一范围，引起所述发送器和接收器中的一些不工作，而其他的所述发送器和接收器保持工作。

本发明还涉及一种带有可变链路宽度的***，包括：包括控制电路以及发送器和接收器的第一芯片，所述发送器和接收器通过巷道耦合至第二芯片的接收器和发送器；以及其中响应于链路的估算的活跃性程度处于第一范围，所述第一芯片的控制电路引起将一命令发送给所述第二芯片，并引起所述第一芯片的发送器和接收器中的一些不工作，并且其中响应于接收所述命令，所述第二芯片的控制电路引起所述第二芯片的发送器和接收器中的一些不工作。

附图说明

将从以下给出的详细描述和本发明各实施例的附图中得出对本发明更为全面的理解，然而不应认为是将本发明限于所述或所示的各具体实施例，这些实施例仅用于解释和理解。

图1和图2各自都是根据本发明某些实施例的包括存储器控制器与第一和第二存储器设备的一***的框图表示。

图3是根据本发明某些实施例的图1和图2中的存储器控制器的框图表示。

图4是根据本发明某些实施例的图1和图2中的存储器设备的框图表示。

图5-8各自都是根据本发明某些实施例的包括存储器控制器和存储器设备的一***的框图表示。

图9-11是根据本发明某些实施例的包括存储器控制器和各存储器设备的一***的框图表示。

图12是根据本发明某些实施例的图1和图2中的***的操作的流程图。

图13是根据本发明某些实施例的包括存储器控制器和各存储器设备的一***的框图表示。

图14是根据本发明某些实施例的包括存储器控制器和带有各存储器设备的模块的一***的框图表示。

图15和图16各自都是根据本发明某些实施例的包括存储器控制器的一***的框图表示。

具体实施方式

参见图1，存储器***10包括存储器控制器12，该存储器控制器12经由巷道(lane)14-1，14-2，…14-N耦合至存储器设备22-1，并经由巷道18-1，18-2，…18-N耦合至存储器设备22-2。巷道14-1，14-2，…14-N和18-1，18-2，…18-N可以是单端的或是差分的。存储器设备可以是动态随机存取存储器(DRAM)芯片或者某一其他种类的存储器芯片。在一个实际的实现中，期望在***中有两个以上的存储器设备。巷道14-1，14-2，…14-N与巷道18-1，18-2，…18-N可以是相同的链路的一部分，或者可以是不同链路的一部分。巷道14-1，14-2，…14-N与巷道18-1，18-2，…18-N可以是相同的通道的一部分，或者可以是不同通道的一部分。

存储器控制器12能够取决于所估算的链路上的活跃性程度来动态地改变至少一个链路上的可工作巷道的数量。这能够改善在需要时的更高带宽与在不需要更高带宽时的降低功耗之间的折衷。存储器控制器12能够在不同的功率状态或模式下工作。在完全工作状态下，所有的巷道都是工作的。在部分工作状态下，部分巷道则通过让相关联的发送器和接收器不工作而变得不工作。部分工作状态可被认为是低功率状态。然而在某些实施例中，存储器控制器12还可以具有其中例如所有巷道都不工作的一个或多个额外的低功率状态。此外，在某些实施例中，存储器控制器12还可以同时地或是顺序地在诸如功率调节状态等其他状态下工作。

在图1中，用于巷道14-1，14-2，…14-N和18-1，18-2，…18-N的发送器和接收器是工作的，这意味着它们实际上正在发送或接收信号，或正准备发送或接收信号。因此，可以说巷道14-1，14-2，…14-N和18-1，18-2，…18-N是工作的，因为它们实际上正携带信号或者准备好携带信号。因此，***、发送器、接收器以及各组巷道是完全工作的。

相反地，在图2中，用于巷道14-5，…14-N和18-1…18-N的发送器和接收器是工作的，但用于巷道14-1，…14-4和18-1…18-4的发送器和接收器是不工作的。在图2中，“×”指示不工作的巷道。不工作的发送器和接收器号比起那些工作的但实际未用于发送或接收信号的发送器和接收器，所消耗的功率要小得多。在图2中，仅有四条巷道变为不工作的，但是也可以是其他数量的巷道。

在图1中，巷道14-1，…14-4被示出为一个接一个，并且巷道14-5，…14-N被示出为一个接一个。然而在一个实际的实现中，被关闭的特定巷道无需在物理上一个接一个。在某些实施例中，不同的巷道携带不同类型的信号。例如，可以在与携带命令的巷道不同的巷道上携带读取数据。不工作的部分巷道可以是那些携带一类信号(例如，命令)的巷道，而其他的不工作巷道则可以是那些携带另一类信号(例如，读取数据)的巷道。其他的巷道则可以是那些携带再一类信号的巷道。

在某些实施例中，脉冲串长度随着巷道数量的减少而改变。例如，假设在正常操作中，有8个工作巷道和长度为8的脉冲串来提供64字节的高速缓存线。如果工作巷道的数量减少为4，则脉冲串长度可被增加为16来实现这64字节。另外，还可以有两个而不是一个命令。

在其他实施例中，工作的巷道14的数量可与工作的巷道18的数量相同。在其它实施例中，工作的巷道14的数量可与工作的巷道18的数量不同。

有各种方法来实现存储器控制器12。图3示出了根据某些实施例的存储器控制器12的一部分的框图布置，但是该存储器控制器12可以在各其它实施例中不同。

参见图3，命令由控制电路44通过导线42接收。作为一个示例，可以直接或间接从计算机***内的处理器或其他电路接收命令。导线42或其他导线上携带数据信号。控制电路44提供命令给发送器50和发送器60。当处于工作中时，发送器50提供信号给巷道72，而接收器52则接收来自巷道74的信号。当处于工作中时，发送器60提供信号给巷道76，而接收器62则接收来自巷道78的信号。控制电路44接收来自接收器52和62的信号。

巷道72、巷道74、巷道76和巷道78各自都包括一个以上的巷道，因而发送器50包括一个以上的发送器。类似地，接收器52包括一个以上接收器。接收器的数量没有必要与发送器的数量相等。巷道72和74可以包括巷道14-1，…14-4，而巷道76和78则可以包括巷道14-5…14-N。在图1和2中，巷道14-1，14-2，…14-N可以是单向的、顺序双向的、或是同时双向的。在图3和4的示例中，巷道72、巷道74、巷道76和巷道78是单向的。

控制电路44控制门控电路54是否允许发送器50和接收器52接收来自导线56的电压和/或其他信号。作为一个示例，门控电路54可以包括AND门。当存储器***10处于完全工作状态时，门控电路54允许将来自导线56的电压信号和/或其他信号送至发送器50和60以及接收器52和62。例如，电压信号可以是电源电压Vcc和/或其他电压。其他信号则可包括来自延迟锁定环的时钟或选通信号。当存储器***10处于部分工作状态时，门控电路54将阻止发送器50和接收器52接收来自导线56的电压信号和/或其他信号，但允许发送器60和接收器62接收信号。注意，可以存在耦合在门控电路54与发送器50和接收器52之间并在发送器50和接收器52不接收信号时也不会接收信号的各种缓冲器或其他电路。

在一个甚至更低的功率状态下，门控电路54能够阻止发送器50和60以及接收器52和62接收来自导线56的信号。在某些实施例中，发送器60和接收器62不接收来自门控电路54的信号。

控制电路44(或其他电路)确定估算的活跃性程度是处于第一范围还是第二范围，或者在某些实施例中处于第三范围甚至是第四范围。第四范围可以与第一范围相同或不同。

作为一个示例，在第一范围的情况下，估算的活跃性程度要小于一阈值，并且在第二范围的情况下，估算的活跃性程度要等于或大于该阈值。也可满足第一和第二范围的其他示例。存在不同类型的估算的活跃性程度，这些活跃性程度涉及对不同巷道或者发送器和接收器的估算。例如，一个估算的活跃性程度涉及一条链路、链路的一部分、或通道上的活跃性，而另一个估算的活跃性程度则涉及另一链路、该链路的另一部分、或另一通道上的活跃性。仅作为示例而不作为要求，估算的活跃性程度可包括在未使得发送器和接收器不工作的情况下在期望的一段时间内通过这些发送器和接收器的信号的估算数量，而第二估算活跃性程度可包括在未使得发送器和接收器不工作的情况下在期望的一段时间内通过这些发送器和接收器中的特定几个的信号的估算数量。各种估算的活跃性程度取决于该实施例也可以表示其他的含义。

有各种各样实现存储器设备22-1和22-2的方法。图4示出了根据某些实施例的存储器设备22-1的框图布置，但是存储器设备22-1在各种其他实施例中也可以有所不同。参见图4，接收器80和90接收来自巷道72和76的信号，而发送器82和92则向巷道74和78发送信号。控制电路84控制门控电路86是否允许接收器80和90以及发送器82和92接收来自导线88的电压和/或其他信号。当存储器***10处于完全工作状态时，门控电路86允许将来自导线88的电压信号和/或其他信号送至接收器80和发送器82。该电压信号和/或其他信号可以与存储器控制器12内的相同或不同。当存储器***10处于部分工作状态时，门控电路86将阻止接收器80和发送器82接收来自导线88的电压信号和/或其他信号。注意，可以存在耦合在门控电路86与接收器80和发送器82之间并在接收器80和发送器82不接收信号时也不会接收信号的各种缓冲器或其他电路。

在一个甚至更低的功率状态下，门控电路86能够阻止接收器80和90以及发送器82和92接收来自导线88的信号。在某些实施例中，接收器90和发送器92不接收来自门控电路86的信号。

图5示出了通过一组巷道154(具有X条巷道)和一组巷道154(具有Y条巷道)耦合至存储器设备22-1的存储器控制器(MC)12。在此实施例中，巷道154单向地携带送至存储器设备22-1(可以是DRAM或者其他类型的存储器或者缓冲器)的命令或者命令和写入数据。根据各实施例，地址信息可以在巷道152或154或者其他巷道上(未示出)。巷道154携带数据并且可以是单向或者双向的。在图5中，巷道152和154可以都是工作的。巷道152和154可被认为是相同链路的一部分或者是不同的链路。

图6类似于图5，不同之处在于巷道154中仅有Y/2条是工作的。所有的巷道152都像图6那样工作。

图7类似于图6，不同之处在于巷道152中仅有X/2条是工作的，并且巷道154中仅有Y/2条是工作的。

图8示出了两组单向巷道156和158来代替巷道154。

图9示出了通过巷道188-1、188-2、188-3和188-4(每个都可以包括一条或多条链路)耦合至存储器设备22-1、22-2、22-3和22-4的存储器控制器12。在该***中可以有更多的存储器设备。在图9中，每条巷道都是工作的。

如图10和11所示，不工作的特定巷道可以在耦合至不同存储器设备的各巷道之间不同地分布。在图10中，巷道188-1中的某一些、巷道188-2中的某一些、巷道188-3中的某一些和巷道188-4中的某一些是不工作的。在图11中，所有的巷道188-1和188-2都是工作的，而所有的巷道188-3和188-4都是不工作的。在图10和11中不工作的巷道的总数可以相同或不同。

图12示出了某些实施例的操作的流程图，但是在其他实施例中也可以使用其他的操作。参见图3，存储器控制器12被初始化(框202)。存储器控制器12检测存储器设备的线宽容量(框204)。存储器***用默认的链路宽度工作。使用词“宽度”是因为可能涉及一组以上的巷道(如图6所示)。

图3的控制电路44监视导线42上的传入命令并确定是否将特定的一组巷道或多组巷道从完全工作切换成部分工作，或者从部分工作切换成完全工作(框208)。在某些实施例中，控制电路44还可以在不同级别的部分工作之间进行选择(例如，选择X/2、X/4或3X/4条巷道为不工作的)。控制电路44包括用于确定在决定是否改变链路宽度时是否满足某些策略的电路。

当控制电路44确定应该改变工作巷道的数量时，它如上所述发送命令至存储器设备22-1的控制电路90(框210)。控制电路90随后就如上所述通过门控电路84使接收器80和发送器82不工作。类似地，控制电路44如上所述通过门控电路54使发送器50和接收器52不工作。在某些实施例中，接收器80和发送器82在发送器50和接收器52变得不工作之前变得不工作，而在其它实施例中则正相反。

特定链路中的巷道如上所述被打开或关闭(变得工作或不工作)(框214)。该***随后用新的链路宽度来工作(框216)。在某些实施例中，控制电路44继续监视传入命令来确定是否改变链路宽度。因为给定时间段内传入命令的量和类型都能够快速改变，所以链路宽度也可以快速改变。如果链路宽度改变得太频繁，则会损失用于让链路变得可工作的额外功率。在某些实施例中，为了防止链路宽度改变过于频繁，控制电路仅在估算的活跃性程度(计划的带宽需求)显著改变时才改变链路宽度。

图13示出了在其中存储器设备用作对其他存储器设备的中继器的***。例如，存储器设备232-1通过巷道226-1…226-M耦合至存储器设备22-1，而存储器设备232-2则通过巷道228-1…228-M耦合至存储器设备22-2(M可以等于N或者不等于N)。有各种方法来耦合中继器存储器设备22-1和232-1。在某些实施例中，该中继器***包括巷道236和巷道238来提供将读取数据返回给存储器控制器12的环路，虽然并非所有实施例都必须有巷道236和巷道238。在不同的实施例中，控制电路能够控制这些巷道或链路组中的一个或多个(例如，全部)的宽度。

图14示出了在其中存储器控制器240经由缓冲器244耦合至基片246上的存储器设备20-1…20-Z的***。一组巷道242的宽度可被改变。在某些实施例中，一组巷道248-1…248-Z的宽度也可改变。用于确定巷道248-1…248-Z的宽度是否应被改变的控制电路可以在存储器控制器242内或在缓冲器244内。存在链接至缓冲器244的其他缓冲器，并且连接巷道的宽度也可改变。在该***中还存在带缓冲器的额外模块。

图15示出了在处理器芯片260中的存储器控制器12，其中该处理器芯片260耦合至输入/输出控制器266。输入/输出控制器266又耦合至可任选的无线发送器和接收器268。

图16示出了在存储器控制器集线器272中的存储器控制器12，而该存储器控制器集线器272则耦合至处理器芯片274。存储器控制器集线器272耦合至输入/输出控制器276。输入/输出控制器276又耦合至可任选的无线发送器和接收器268。

附加信息和实施例

虽然已经在存储器***方面描述了各示出的实施例，但是本发明也可以在不是存储器设备的芯片内或在包括存储器控制器的芯片内实现，但也可以在存储器控制器以外的芯片各部分内实现。例如，本发明可以在并不主要用于携带存储器命令或相关联数据的接口内实现。

本发明不限于任何具体的信令技术或协议。例如，信令可以是单端的或差分的。信令可以仅包括两个电压电平，也可以包括两个以上的电压电平。时钟(或选通)可以与信号分开传送或者嵌入到信号内。可以使用各种编码技术。可以使用串行或传统的并行信令。信号可以被打包、多路复用或者具有专用线路。例如，命令、地址或者写入数据信号可以被打包或时分复用。或者可以存在用于命令的专用线路、用于命令的专用线路以及用于写入数据的专用线路或它们的组合。本发明并不严格限于特定类型的发送器和接收器。在发送器和接收器和其他电路中可以使用各种定时技术。在图中的接收器符号可以包括初始接收电路以及相关的锁存和定时电路。电路可以是电压模式、电流模式或其他模式。发送器和接收器可以包括延迟锁定环(DLL)或锁相环(PLL)，但这些都不是必需的。导线88上的其他信号可以包括相位内插器信号，但也不是必需的。

存储器控制器12已经在各实施例中描述。单个存储器控制器无需以上结合附图描述的归因于存储器控制器12的所有功能。

控制电路44和84可以执行未在此公开内容中描述的附加功能，或者可存在未示出的附加控制电路。

芯片中还可以具有各种未在图中示出的电路。当各附图示出了通过导线连接的两个块时，可能存在未示出的中间电路。各块的形状和相对大小并不旨在与实际的形状和相对大小有关。

实施例是本发明的实现或示例。在说明书中对“一实施例”、“一个实施例”、“某些实施例”或“其他各实施例”的参考指的是结合各实施例描述的特定特征、结构或特性被包括在本发明的至少某些实施例中，但不是必须被包括在所有实施例中，多次出现的“一实施例”、“一个实施例”或“某些实施例”无需全部指代相同的实施例。

当说到元件“A”耦合至元件“B”时，元件A可以直接耦合至元件B或者例如通过元件C间接耦合至元件B。

当说明书或权利要求书陈述一组件、特征、结构、进程或特性A“引起”一组件、特征、结构、进程或特性B时，它指的是“A”至少是“B”的部分原因，但是也可能存在有助于引起“B”的至少一个其他组件、特征、结构、进程或特性。

如果说明书陈述一组件、特征、结构、进程或特性“可以”、“可能”、或“能”被包括，则该特定组件、特征、结构、进程或特性并非必须被包括。如果说明书或权利要求书陈述“一”元素，则并不意味着只有一个元素。如果说明书或权利要求书陈述“一额外”元素，则并不排除有一个以上额外元素的可能。

本发明不限于在此描述的具体细节。实际上，可以在本发明的范围内对在前描述和附图做出各种其他变化。因此，所附权利要求书可以包括用来限定本发明范围的任何改正。

Claims (20)

1.一种带有可变链路宽度的芯片，包括：

发送器和接收器；以及

控制电路，所述控制电路响应于链路的第一估算的活跃性程度处于第一范围，引起所述发送器和接收器中的一些不工作，而其他的所述发送器和接收器保持工作。

2.如权利要求1所述的芯片，其特征在于，响应于所述第一估算的活跃性程度处于第二范围，所述控制电路不引起任何所述发送器和接收器不工作，并且其中所述第一估算的活跃性程度处于所述第一范围指的是所述第一估算的活跃性程度小于第一阈值，而所述第一估算的活跃性程度处于所述第二范围指的是所述第一估算的活跃性程度等于或大于所述第一阈值。

3.如权利要求1所述的芯片，其特征在于，如果所述第一估算的活跃性程度处于第三范围，则所述控制电路引起所述发送器和接收器中的另外的几个不工作。

4.如权利要求1所述的芯片，其特征在于，所述芯片还包括包含所述控制电路的存储器控制器，并且其中所述发送器和接收器的不同组通过巷道耦合至不同的存储器设备，且所述控制电路使得几组发送器和接收器全都不工作，而其他各组发送器和接收器全都工作。

5.如权利要求1所述的芯片，其特征在于，所述芯片还包括包含所述控制电路的存储器控制器，并且其中所述发送器和接收器的不同组通过巷道耦合至不同的存储器设备，且所述控制电路使得每个组的发送器和接收器中的一些不工作。

6.如权利要求1所述的芯片，其特征在于，如果链路的第二估算的活跃性程度处于第四范围，则所述控制电路引起所述发送器中的不同的几个不工作，而其他的所述发送器和全部所述接收器仍然工作。

7.如权利要求1所述的芯片，其特征在于，还包括与具有电压信号的导线相耦合的门控电路，并且其中所述控制电路控制所述发送器和接收器的至少一部分是否通过所述门控电路接收所述电压信号，并且其中所述发送器和接收器中不接收所述电压信号的那至少一些是不工作的。

8.如权利要求7所述的芯片，其特征在于，所述门控电路与携带所述电压信号和其他信号的额外导线相耦合，并且其中所述控制电路控制所述发送器和接收器中的所述至少一部分是否接收所述其他信号。

9.如权利要求6所述的芯片，其特征在于，所述第一估算的活跃性程度包括在没有使得所述发送器和接收器中的一些不工作的情况下在期望的一段时间内通过所述发送器和接收器的信号的估算数量，并且其中所述第二估算的活跃性程度包括在没有使得所述发送器和接收器中的特定的几个不工作的情况下在期望的一段时间内通过这些发送器和接收器的信号的估算数量。

10.如权利要求1所述的芯片，其特征在于，所述控制电路确定所述第一估算的活跃性程度及其处于什么范围。

11.如权利要求10所述的芯片，其特征在于，所述控制电路考虑传入命令来做出所述估算。

12.如权利要求1所述的芯片，其特征在于，响应于所述第一估算的活跃性程度处于所述第一范围，所述控制电路把要发送的命令送至另一芯片，以指示所述另一芯片使其发送器和接收器中的一些不工作。

13.如权利要求2所述的芯片，其特征在于，在所述控制电路引起所述发送器和接收器中的一些不工作之后，如果所述第一估算的活跃性程度变为处于所述第二范围，则所述控制电路引起所述发送器和接收器重新工作。

14.如权利要求1所述的芯片，其特征在于，响应于所述控制电路接收第一类型的命令，所述控制电路引起所述发送器和接收器中的一些不工作。

15.一种带有可变链路宽度的***，包括：

包括控制电路以及发送器和接收器的第一芯片，所述发送器和接收器通过巷道耦合至第二芯片的接收器和发送器；以及

其中响应于链路的估算的活跃性程度处于第一范围，所述第一芯片的控制电路引起将一命令发送给所述第二芯片，并引起所述第一芯片的发送器和接收器中的一些不工作，并且其中响应于接收所述命令，所述第二芯片的控制电路引起所述第二芯片的发送器和接收器中的一些不工作。

16.如权利要求15所述的***，其特征在于，如果在所述估算的活跃性程度处于所述第一范围之后，所述估算的活跃性程度变为处于第二范围，则所述第一芯片的控制电路引起将另一命令发送给所述第二芯片，并引起所述第一芯片的不工作的发送器和接收器工作，并且其中响应于接收所述另一命令，所述第二芯片的控制电路引起所述不工作的发送器和接收器工作。

17.如权利要求15所述的***，其特征在于，所述第一芯片包括存储器控制器和处理器，而所述第二芯片是存储器设备。

18.如权利要求15所述的***，其特征在于，响应于所述估算的活跃性程度处于第二范围，所述第一芯片的控制电路不引起所述第一芯片的任何发送器和接收器不工作，并且不引起将所述命令发送给所述第二芯片。

19.如权利要求15所述的***，其特征在于，所述第一芯片还包括与具有电压信号的导线相耦合的门控电路，并且其中所述第一芯片的控制电路控制所述第一芯片的发送器和接收器中的至少一部分是否通过所述门控电路接收所述电压信号，并且其中所述第一芯片的发送器和接收器中不接收所述电压信号的那至少一些是不工作的。

20.如权利要求15所述的***，其特征在于，所述第二芯片还包括与具有电压信号的导线相耦合的门控电路，并且其中所述第二芯片的控制电路控制所述第二芯片的发送器和接收器中的至少一部分是否通过所述门控电路接收所述电压信号，并且其中所述第二芯片的发送器和接收器中不接收所述电压信号的那至少一些是不工作的。

Images