CN101193478B - 背光控制电路 - Google Patents

Abstract

本发明提出一种背光控制电路，包含：电压供应电路，其接受一输入电压，并受控于一控制讯号而产生一输出电压；至少一个电流源电路，用以控制对应之至少一条发光元件路径上的电流，该电流源电路中包括一个运算放大器、一个受该运算放大器输出所控制的晶体管、与一个电阻；位于该至少一条发光元件路径上之对应的至少一个电压萃取节点；以及电压比较放大电路，根据该至少一个电压萃取节点中，电压最低者，以产生上述控制讯号；其中，该电流源电路中之运算放大器具有一第一参考电压输入，该电压比较放大电路具有一第二参考电压输入，且该第一参考电压与第二参考电压具有函数关系。

Description

背光控制电路

技术领域

本发明涉及一种背光控制电路(Backlight Control Circuit)，以及应用于背光控制电路中之启动电路。

背景技术

液晶显示装置中，以背光控制电路来控制发光二极管自液晶屏幕背后发光，以令使用者得以观看屏幕上的画面。

早期由于发光二极管背光只应用于小尺寸屏幕，所需的背光照明亮度毋须太强，因此可将所有的发光二极管全部串联或全部并联。以全串联为例，如图1所示，现有技术中的背光控制电路10包含有一个电压供应电路11，用以提供输出电压Vout给串联的发光二极管L1-LN。同时，在串联的发光二极管路径上，设有一个电阻R，藉由萃取节点Vsense1处的电压，并与参考电压Vref比较，以检查通过发光二极管串联路径上的电流是否符合所需，当电流低于默认值时，节点Vsense1处的电压下降，此时误差放大电路13送出讯号15，以控制电压供应电路11拉高输出电压Vout，亦即拉升发光二极管串联路径上的电流。为防止电压供应电路11无限制地拉高电压(例如误差放大电路13故障或发光二极管串联路径断路)，通常会在背光控制电路10中增设一个过电压保护电路12，其侦测输出电压Vout，并于输出电压Vout过高时，发出讯号控制电压供应电路11，使其停止拉高电压(视电路设计而定，可完全停止供应电压，或将电压保持在某一上限值；在背光控制电路中，一般采取第二种作法。)

过电压保护电路12的一般作法如图2所示，可从输出电压Vout萃取分压，将节点Vsense2处的电压与预先设定的参考电压Vovp比较，并根据比较结果来发出讯号控制电压供应电路11。

上述全串联作法有一些缺点。由于输出电压Vout太高会使电路成本大幅增加，且有安全规定上的顾虑，故串联的发光二极管数目也有限制。随着液晶屏幕加大，当所需的背光照明亮度大到某一程度以上时，势必不可能将所有发光二极管均串联在同一路径上。此外，若其中一个发光二极管故障，将造成全部发光二极管都无法工作，亦即整体液晶显示装置将完全无光。

再请参阅图3，此为发光二极管全并联时，现有技术背光控制电路之一例。如图所示，此背光控制电路20中各发光二极管L1-LN上的电流，分别由电流源CS1-CSN所控制。背光控制电路20包括一个最低电压选择电路21，用以选择所有发光二极管L1-LN之阴极端中，电压最低者，并将此选定电压与参考电压Vref比较，藉此控制电压供应电路11。如此，输出电压Vout将受控制，而使所有的电流源电路都有足够的工作电压可以正常工作，也使所有的发光二极管正常发亮。

背光控制电路20中，也可以包括一个过电压保护电路12，其作法与前述相同，故予省略。

上述全并联作法也有一些缺点。由于背光控制电路20为一颗集成电路芯片，故在合理的成本下，其接脚(图中以空心方块表示)数目必然有所限制，所能并联的发光二极管数目也有限制。随着液晶屏幕加大，当所需的背光照明亮度大到某一程度以上时，集成电路芯片的接脚数目势将不敷所需。此外，若其中一个发光二极管故障断路、或相应的接脚短路接地，将造成最低电压选择电路21误动(选择该故障断路或短路接地的输入路径)，此时误差放大电路13会不断发出讯号要求电压供应电路11升高电压，亦即电压供应电路11将完全无法针对正常工作的发光二极管来调整供应电压；在设有过电压保护电路的情况下，会将输出电压Vout上调至电压上限，造成非必要的耗电问题，降低供电效率，而在未设有过电压保护电路的情况下，会因电压过高而将集成电路芯片本身烧坏，甚至也将正常工作的发光二极管烧坏。除此之外，若集成电路芯片的接脚数目大于所需的发光二极管数目时，必须将多余的接脚接至输出电压Vout，以避免该路径造成最低电压选择电路21的误判，但如此一来，将无效益的耗费输出端能量，并产生例如发热等之其它问题。

欲解决上述全串联或全并联的发光二极管数目限制，自然思及的方法是串并联并用。对此，现有技术之一例如图4所示，其中使用图1所示的已知背光控制电路10来提供电压给发光二极管的串并联电路，但仅检查通过发光二极管L1-LN串联路径上的电流，其它发光二极管串联路径则不予侦测。显然，此作法将导致未侦测路径上的发光二极管，处于不受控状态，其电流不准确，且变异性大。

另一种现有技术的作法是提供多个背光控制电路10，每个背光控制电路10个别连接一条发光二极管串联路径，以使每一条发光二极管串联路径都能受控。虽然这多个背光控制电路10可以合并制作在同一颗集成电路之内，但显然这并不是一项经济的作法。

此外，若使用图3所示的已知背光控制电路20，而构成如图5所示的发光二极管串并联电路，则虽然可扩充发光二极管的连接数目，但同样有前述的缺点：若其中一个发光二极管串联路径故障断路，将造成最低电压选择电路21误动，使电压供应电路11不断升高供应电压。此外，若集成电路芯片的接脚数目大于所需的发光二极管串联路径数目时，多余的接脚如何处理，是个不易解决的问题。因为图5电路之输出电压Vout为高压(需提供多个串联发光二极管工作电压)，而非图3电路之低压，故若如前述图3将多余的接脚接至输出电压Vout，则电流源电路内部的元件，必须使用高压元件来制作，并不经济。但若不将多余的接脚连接至输出电压Vout，又没有洽当的低成本解决方案。因此，图5所示的电路，其应用范围有所限制，且防错功能很低。

发明内容

有鉴于此，本发明即针对上述现有技术之不足，提出一种能自动调整发光二极管供应电压的背光控制电路，以解决前述诸项问题。

本发明之第二目的在于提供上述背光控制电路，且使其内部参考电压的供应设计，较为简单。

为达上述之目的，在本发明的其中一个实施例中，提供了一种背光控制电路，包含：电压供应电路，其接受一输入电压，并受控于一控制讯号而产生一输出电压；至少一个电流源电路，用以控制对应至少一条发光元件路径上的电流，该电流源电路中包括一个运算放大器、一个受该运算放大器输出所控制的晶体管、与一个电阻；位于该至少一条发光元件路径上之对应的至少一个电压萃取节点；电压比较放大电路，根据该至少一个电压萃取节点中，电压最低者，以产生上述控制讯号；以及至少一个低电流侦测电路，用以侦测该至少一条发光元件路径是否处于低电流状态，当发生该低电流状态时，即发出排除讯号，用以排除对应之电压萃取节点，使其不成为电压比较放大电路产生所述控制讯号的根据；其中，该电流源电路中的运算放大器具有一第一参考电压输入，该电压比较放大电路具有一第二参考电压输入，且该第一参考电压与第二参考电压具有函数关系。

上述实施例中，可进一步包括一个启动遮蔽电路、或逻辑电路、或启动电路，以确保电路正常启动。

该启动电路的输出与该电压比较放大电路的输入之一耦接，其中该电压比较放大电路包括至少第一与第二PMOS晶体管，第一PMOS晶体管的栅极接收该第二参考电压，第二PMOS晶体管的栅极耦接该启动电路的输出，且其中当该启动电路的输出为低位准时，流过该第二PMOS晶体管的电流大于流过该第一PMOS晶体管的电流。

以下将通过对具体实施例详加说明，当更容易了解本发明之目的、技术内容、特点及其所达成之功效。

附图说明

图1为现有技术之全串联发光二极管电路与背光控制电路的示意电路图。

图2为现有技术之过电压保护电路的示意电路图。

图3为现有技术之全并联发光二极管电路与背光控制电路的示意电路图。

图4为示意电路图，示出现有技术之串并联发光二极管电路与背光控制电路的一例。

图5为示意电路图，示出现有技术之串并联发光二极管电路与背光控制电路的另一例。

图6为根据本发明一实施例之背光控制电路的示意电路图。

图7为示意电路图，用以说明低电流侦测电路的概念。

图8A-8C举例说明各种侦测电流状况的作法，其中电流源系使用MOSFET制作。

图9A-9C举例说明各种侦测电流状况的作法，其中电流源系使用双载子晶体管制作。

图10A为示意电路图，用以说明最低电压比较放大电路的概念。

图10B与10C举例说明两种最低电压比较放大电路的作法。

图11为根据本发明另一实施例之背光控制电路的示意电路图，其中使用启动遮蔽电路来遮蔽低电流侦测电路31-3N的侦测讯号。

图12为根据本发明另一实施例之背光控制电路的示意电路图，其中使用逻辑电路来确保启动。

图13A与13B举例说明两种逻辑电路的作法。

图14为根据本发明另一实施例之背光控制电路的示意电路图，其中使用启动电路来确保启动。

图15A-15D举例说明各种启动电路的作法。

图16为根据本发明另一实施例之示意电路图，用以举例说明如何使用同一个参考电压，来作为电流源CS1-CSN和最低电压比较放大电路25的参考电压。

图17标出图16实施例的进一步具体结构。

图18为根据本发明另一实施例之示意电路图，用以举例说明如何解决运算放大器OP的输入偏压所造成的问题。

图19和图20举例说明根据本发明之另两实施例。

图中符号说明

10背光控制电路

11电压供应电路

12过电压保护电路

13误差放大电路

15讯号

20背光控制电路

21最低电压选择电路

22最高电压选择电路

23启动遮蔽电路

24遮蔽讯号

25最低电压比较放大电路

26低电流侦测逻辑电路

27逻辑电路

28启动电路

30背光控制电路

31-3N低电流侦测电路

101-10N发光二极管路径

110路径(输入)

111-11N电压比较路径

120路径

121-12N路径

C1-CN比较器

CS1-CSN电流源

G0-GN与非门

G10或门

L1-LN发光二极管

N1-NN，N1’-NN’节点

OP运算放大器

Q0，Q1-QN，Qref晶体管

R，Rb，Rbx，Rcs，Rx R1，R2电阻

S1-SN侦测讯号

SW1-SWN开关

Vs电压源

WCS1-WCSN弱电流源

具体实施方式

请参考图6，其中以示意电路图的方式显示本发明的其中一个实施例。如图所示，在本实施例的背光控制电路30中，除了电压供应电路11、误差放大电路13、最低电压选择电路21、及电流源CS1-CSN(以电路方块表示)之外，尚包括有低电流侦测电路(Under Current Detection，UCD)31-3N。此低电流侦测电路31-3N的作用是侦测各条发光二极管并联路径101-10N上，是否发生电流过低或无电流的状况。(发光二极管路径101-10N，意指自输出电压Vout的节点至接地的整条路径。)当未发生电流过低或无电流状况时，发光二极管并联路径101-10N上的电压讯号，会通过低电流侦测电路31-3N，传递至对应的电压比较路径111-11N，使最低电压选择电路21得以取得这些电压讯号。(由于路径111-11N中，电压最低者会输入误差放大器13与其它电压(例如参考电压Vref)相比较，故将其称为电压比较路径。)当发光二极管路径101-10N上有一条或多条路径电流过低或无电流时，低电流侦测电路即排除对应的电压比较路径(111-11N中之一个或多个)，使其不成为最低电压选择电路21的有效输入，亦即使最低电压选择电路21不会接受这些电压比较路径(111-11N中之一个或多个)上的电压讯号。

以低电流侦测电路31为例，上述概念可参照图7，当更易于了解。路径101上的电流状况i₁₀₁，可将其转换成电压讯号，再与设定之参考电压Vuc进行比较。其比较结果S1即代表对电流状况的侦测结果，该侦测讯号S1可供控制开关SW1，以在路径101上的电流过低或无电流时，切断开关SW1。(当然，视开关SW1的设计而定，比较器C1的输出可能需要予以反相。)需注意的是，本图仅供说明概念，事实上开关的位置，未必需要设置在路径111上；如前所述，只要能达到等效目的即可(后文中将参照图10B、10C、12A与12B举例说明)。

如何将路径101上的电流状况，转换成电压讯号？其具体作法有许多种，以下举数例说明。如图8A所示，若电流源CS1以NMOS场效晶体管制作时，可萃取该晶体管的漏极电压讯号，输入低电流侦测电路31，与设定之参考电压Vuc进行比较。或者，如图8B所示，亦可萃取该晶体管的栅极电压讯号，输入低电流侦测电路31，与设定的参考电压Vuc进行比较(电流过低或无电流时，由于反馈控制电路的作用，此栅极电压会一直上升到图中运算放大器的输出上限，与正常情况时的栅极电压范围有所区隔，故可藉设定一适当的Vuc值，即很容易将之区分出来)。又或者，如图8C所示，亦可萃取该晶体管的源极电压讯号，输入低电流侦测电路31，与设定之参考电压Vuc进行比较。当然，由于萃取的电压讯号位置不同，参考电压Vuc之设定与比较的方式(较Vuc为高或低)也应对应而有所不同，以适切侦测出路径101是否电流过低或无电流。

若电流源CS1以双载子晶体管制作时，如图9A所示，可萃取该晶体管的集极电压讯号，输入低电流侦测电路31，与设定之参考电压Vuc进行比较。或者，如图9B所示，亦可萃取该晶体管的射极电压讯号，输入低电流侦测电路31，与设定之参考电压Vuc进行比较。又或者，如图9C所示，亦可萃取该晶体管的基极电压讯号，以及电阻Rcs另一端的电压讯号，进行比较，亦即将电阻Rcs的跨压，与电压源VS1相比较(电流过低或无电流时，由于反馈控制电路的作用，图中运算放大器会供应出比正常情况大很多的基极电流，而使电阻Rcs的跨压遽增)。电压源VS1，即相当于设定之参考电压Vuc。同样地，其比较结果，可供控制开关SW的通路与断路。与前述相同地，由于萃取的电压讯号位置不同，参考电压Vuc之设定与比较的方式(较Vuc为高或低)，也应对应而有所不同。

除以上所述外，电流源尚有其它各种实施方式，熟悉本技术者可根据所使用的电流源结构，做相应的电路变化，都应包含在本发明的概念之内。总之，由于路径101上的电流状况与电流源CS1有对应关系，因此，可藉由侦测电流源CS1中晶体管的任一个端点，来取得与电流状况有关的电压讯号。事实上，在背光控制电路外部的二极管路径上适当加取一个或多个节点，也可以达成相同的电流侦测功能，但需要额外的接脚，故并不是较佳作法；不过也仍应属于本发明的范围。

藉由设置上述低电流侦测电路31-3N，本发明可解决前述现有技术的各项问题。详言之，请回阅图6，若任何一条发光二极管路径101-10N发生断路故障或空接(floating)，此时对应的低电流侦测电路31-3N将切断对应的路径111-11N。举例而言，假设发光二极管路径101发生断路故障，则由于路径111被切断，因此最低电压选择电路21仅会从路径112-11N之中，选择最低的电压讯号，输入误差放大电路13。此时，虽然路径101上的所有发光二极管无法工作，但电压供应电路11仍然能够针对正常工作的其余发光二极管来供应适当的电压，并不至于无必要地拉高输出电压Vout，以致降低供电效率、甚或烧坏电路。此外，当本发明之背光控制电路供给发光二极管的芯片接脚数目超过需求时，可简单地将多余的接脚空接或接地，并不会多耗费能量，与该接脚接触的元件也不需要使用高压元件。

由于本发明之背光控制电路具有较佳的防错功能，不致于无限制地拉高输出电压Vout，因此对本发明而言，过电压保护电路12显得并非绝对必要。在某些应用场合中，可省略过电压保护电路12，以进一步降低成本；此亦为本发明胜于现有技术之处。但当然，如在本发明的背光控制电路中设置过电压保护电路12，亦属可行；其详细结构不予赘述。

最低电压选择电路21，具体制作成实际电路时，其中一个实施方法是和误差放大电路13制作在一起，成为单一一个最低电压比较放大电路25，如第10A图所示。最低电压比较放大电路25的具体作法已为本技术领域者所熟知，在此仅略举两例，如图10B(仅示出输入级电路，其后可再连接其它级电路以放大讯号)和图10C。由图10B和10C中可知，若要排除路径111-11N之一，不使其构成最低电压比较放大电路25的有效输入，其实不一定需要切断该路径本身，而可以切断对应的路径121-12N，可达成同样的效果，亦即虽然路径111-11N上仍有电压讯号，但最低电压比较放大电路25的对应输入端已不发生作用。且由于路径111-11N系供控制PMOS晶体管Q1-QN的栅极，故若切断路径111-11N，必须设法拉高PMOS晶体管Q1-QN的栅极电压。相对之，如切断对应的路径121-12N，则电路结构上反而较为简单。(此时，虽在图10B和10C中并未示出，但在路径121-12N上，自需设置开关。)以上所述，后文中将参照图13A与13B，进一步举例说明。

当然，如不使用MOSFET，而采用其它元件如双载子晶体管或接面晶体管，亦同样可制作最低电压比较放大电路25，此为本技术领域者所熟知，在此不予赘述；又，如将最低电压比较放大电路25和误差放大电路13分开制作，当然亦属本发明的范围。

在本发明的背光控制电路中，若发光二极管路径101-10N的任一条或多条上没有电流，其对应电压比较路径111-11N即被排除不成为最低电压选择电路21的有效输入。但在电路启动时(本发明中所谓电路启动，不仅狭义指初开机的时候，也广义包括发生异常而后重新恢复正常的情况；又，所谓电路启动，可以是电压供应电路11本身的启动，或整体背光控制电路的启动)，有可能因为所有发光二极管路径101-10N上均没有电流，致使所有的电压比较路径111-11N都不成为最低电压选择电路21的有效输入。此时，有可能造成电压供应电路11不能启动供电。如欲谨慎避免此种误动作，根据本发明，有多种作法可行，兹举数例说明如下。

首先，在电路启动时，可以根据***中与启动有关的讯号，例如启动重置(power on reset)讯号或软启动(soft start)讯号等等，来让低电流侦测电路31-3N在启动后一段时间内不送出有效侦测讯号S1-SN、或使其讯号被忽略，此开机后的一段时间可以由***中启动结束时会产生的其它讯号(例如软启动之结束信号)，来设定该段时间结束、或是由计时电路(counter)计算固定时间后结束、或藉由监控输出电压Vout(通常仅需一个比较器即可达成)，视其到达某一设定值以上后，来结束该段时间。除监控输出电压Vout的作法外，前两种作法中，为避免在启动时间内输出电压过高，可设置过电压保护电路12，或精密计算启动时间，确保启动时间的长度，尚不足以使输出电压Vout上升到超过保护上限。上述内容，请参阅图11，可提供一个启动遮蔽电路23；该启动遮蔽电路23，可根据上述方式中的任何一种或其它类似方式，产生遮蔽讯号24，以在启动时间内，遮蔽低电流侦测电路31-3N的侦测讯号S1-SN，而在启动时间结束后，使侦测讯号S1-SN恢复作用。又，图中之逻辑与门，仅为示例；可用任何其它方式，达成遮蔽功能。且遮蔽讯号24未必需要遮蔽所有的侦测讯号S1-SN，而可只遮蔽其中之一或一部份。

如果不易从电路他处取得与启动有关的讯号，或担心此等讯号在异常状况下的正确性(例如电源不稳定、或雷击等)，则根据本发明的其中一个实施例，可藉由逻辑电路的设计，使得当所有低电流侦测电路31-3N都同时侦测到低电流状况时，即强迫电压供应电路11开始供电，以解决此问题。或者，根据本发明的另一个实施例，可进一步提供一个启动电路，以确保背光控制电路启动后可以正常工作。

请参阅图12，此为利用逻辑电路确保启动的实施例，在本实施例中，将低电流侦测电路31-3N与一个逻辑电路27连接，构成一个低电流侦测逻辑电路26。逻辑电路27透过逻辑运算，可在所有低电流侦测电路31-3N都同时侦测到低电流状况时，即忽略该状态，而使至少一条路径111-11N可以成为最低电压选择电路21的输入讯号。如此，电压供应电路11即可启动供电，使背光电路和发光二极管电路进入正常的反馈平衡机制。

低电流侦测逻辑电路26的具体作法，举两实施例加以说明。首先请参阅图13A，假设使用图10B所示的最低电压比较放大电路25。本实施例中，图中下方各比较器C1-CN的比较结果，并不直接用以控制路径111-11N上的各开关，而是先通过逻辑电路27的逻辑运算。逻辑电路27中包括有第一级的与非门G0，和第二级的多个与非门G1-GN。第二级的多个与非门G1-GN，只要任何一个输入为低位准，其输出即为高位准，可使对应的路径111-11N导通。与非门G1-GN各具有两个输入，其中一个为对应比较器C1-CN的比较结果，另一个为第一级与非门G0的输出。当第一级与非门G0的输出为低位准时，代表所有比较器C1-CN的比较结果皆为高位准；除此情形外，第一级与非门G0的输出均为高位准。在上述安排下，若任一比较器的输出为低位准，亦即表示对应的路径101-10N上未发生低电流或无电流状态时，对应的第二级与非门G1-GN输出高位准，使对应的路径111-11N导通。又，若所有比较器的输出皆为高位准，亦即表示对应的路径101-10N上都发生低电流或无电流状态时，此时显然为电路启动阶段，故第一级与非门G0的输出为低位准，使所有的第二级与非门G1-GN均输出高位准，令所有路径111-11N都导通。仅有在一个或多个(但非全部)比较器C1-CN的比较结果为高位准时，对应的第二级与非门G1-GN才会输出低位准，将对应的路径111-11N切断。

当任一路径111-11N被切断时，由于对应的晶体管Q1-QN为PMOS晶体管，故应该将其栅极电压拉高。其作法之一例可见图标，可提供每一路径111-11N一个弱电流源WCS1-WCSN，当任一路径111-11N为断路时，此弱电流源WCS1-WCSN即可拉高对应晶体管Q1-QN的栅极电压；而当路径111-11N为通路时，由于其为弱电流源，故仍由路径101-10N上的萃取电压，来主导对应晶体管Q1-QN的栅极电压。以上安排方式，熟悉本技术者当可立即思及各种变化，例如以电阻取代弱电流源，或以其它方式在路径111-11N断路时，对晶体管Q1-QN的栅极提供电压。

又，以上叙述中，暗示路径111-11N上的开关，是由NMOS晶体管来制作；但本发明当然不应局限于此，仅需将电路略作修改(例如用与门代替与非门)，即可适用于他种开关。此外，当侦测到所有比较器的输出皆为高位准，表示电路处于启动阶段时，也不一定必须让所有路径111-11N都导通；只要有其中一个路径导通，即可启动电路。其作法例如，可将第一级与非门G0的输出，仅作为一个或部份第二级与非门G1-GN的输入；至于其它的第二级与非门，即可省略。

请再参阅图13B，此为低电流侦测逻辑电路26的另一个实施例。在本实施例的电路中，低电流侦测逻辑电路26事实上是控制路径121-12N，而非直接控制路径111-11N，但显然亦可达成相同的目的，且与图13A相较，本实施例的电路可以省略设置弱电流源WCS1-WCSN，结构较为简单。本实施例中之逻辑电路27，其逻辑运算方式与前例相同，故不予重复说明。需说明的是，如将图13B电路与图12电路相对照，可发现如使用图13B的电路，则图12中低电流侦测逻辑电路26和最低电压选择电路21间的连接，除了路径111-11N之外，另还需要一组控制线路。因图12图仅为概念示意，故图中并未标示出；但凡此等效变化，皆应属于本发明的范围。

再请参阅图14，此为利用启动电路确保启动的实施例，在本实施例中，在最低电压选择电路21中多提供一个输入，并设置一个启动电路28，将启动电路28的输出连接至该输入。此启动电路28的目的是在其它路径111-11N均被切断时，提供最低电压选择电路21一个有效的输入110，以供在误差放大器13中与参考电压Vref进行比较，而得以产生正确的讯号15，启动电压供应电路11供电。换言之，启动电路28的设计，应使其能在其它路径111-11N均被切断时，产生一个比参考电压Vref为低的电压，使误差放大器13得以产生讯号15，又能在任何一条路径111-11N导通(任何一条路径101-10N脱离低电流状态)时，即功成身退，不再对正常工作的电路造成任何影响。

要达成以上目的，有各种作法可行，以下参照图15A-15D说明启动电路28的其中几种作法。

首先请参考图15A图并对照图14，启动电路28的其中一种作法是，可从输出电压Vout取分压，藉由适切设定电阻R1与R2的阻值，而在路径110上产生适当的电压讯号。详言之，假设在电路启动时，输出电压Vout的值为Vint，Vint为零或远低于正常值；当第一条路径101-10N恰脱离低电流或无电流状态时，输出电压Vout的值为Vmin；当所有路径101-10N均到达正常工作区(所有发光二极管均正常发亮)时，输出电压Vout的最低值为Vmax；若设有电压保护上限(非绝对必要)时，输出电压Vout的上限值为Vuplimit；且

Vint＜Vmin＜Vmax＜Vuplimit；

则在电路启动时，若所有路径101-10N均处于低电流或无电流状态，表示输出电压Vint很低，故可使路径110上的电压讯号比参考电压Vref为低。由于最低电压比较放大电路25的作用，最终会将路径110上的电压讯号调整成与参考电压Vref相等，此时必须设计成，已使至少一条路径101-10N脱离低电流或无电流状态，亦即此时的输出电压Vout＝Vref×[(R1+R2)/R2]，必须等于或大于Vmin。自此开始，该已脱离低电流或无电流状态的路径，由于尚未到达正常工作区，故其对应的路径111-11N上的电压，仍比参考电压Vref为低，因此会促使最低电压比较放大电路25继续产生讯号15，驱使电压供应电路11继续升高输出电压Vout。当该路径到达正常工作区时，将有其它路径101-10N已经脱离低电流或无电流状态，如此连锁反应，直到所有的正常路径101-10N均脱离低电流或无电流状态，虽然此时尚未全部到达正常工作区，但同样可经由最低电压比较放大电路25的工作机制，将最低的输入与参考电压Vref进行比较，使每一条正常路径101-10N最终都到达正常工作区。

需注意的是，设定电阻R1与R2的阻值时，除使Vref×[(R1+R2)/R2]等于或大于Vmin之外，亦应注意不宜将其设定过高。从概念上言，若Vref×[(R1+R2)/R2]越小，表示电路启动后，路径110上的电压讯号越早到达参考电压Vref；若Vref×[(R1+R2)/R2]越大，表示路径110上的电压讯号越晚到达参考电压Vref。因此，若不慎将Vref×[(R1+R2)/R2]设定成大于Vmax，即表示当所有路径101-10N均到达正常工作区、也就是所有路径111-11N上的电压讯号都等于或大于参考电压Vref时，路径110上的电压讯号仍尚未到达参考电压Vref，此时最低电压比较放大电路25将会继续发出讯号15使电压供应电路11继续升高输出电压，造成不必要的多余供电。因此，较佳设定方式是使

Vmin＜Vref×[(R1+R2)/R2]＜Vmax

以上实施例中，萃取分压的方式显然并不限于使用两电阻R1与R2来达成；例如，可将其中的电阻代换成曾纳二极管(Zener diode)，或采其它分压方式，亦可达成相同功能。

请再参考图15B并对照图14，启动电路28的另一种作法是，可将低电流侦测电路31-3N中各比较器C1-CN的输出，传送给一个与非门G0，并将此与非门G0的输出，作为最低电压比较放大电路25的一个输入。当所有路径101-10N均处于低电流或无电流状态时，比较器C1-CN的输出均为高位准，因此与非门G0的输出为低位准，此低位准低于参考电压Vref，故最低电压比较放大电路25可输出讯号15，驱使电压供应电路11升高输出电压Vout。当任何一条路径101-10N脱离低电流或无电流状态时，与非门G0的输出即成为高位准，且此高位准高于参考电压Vref(或提供其等效作用，如下述)，故最低电压比较放大电路25即不再受与非门G0的输出所控制。

以上实施例，再参考图15C做更详细的说明，假设使用图10B所示的最低电压比较放大电路25，则事实上，晶体管Q0并不需要和晶体管Q1-QN甚至晶体管Qref匹配，因为晶体管Q0栅极上的电压，并不需要和其它晶体管的栅极电压作非常准确的比较；仅需使晶体管Q0的栅极电压，在低位准时，能够产生正确输出讯号15以使输出电压Vout上升，而在高位准时，使通过晶体管Q0的电流小于通过晶体管Qref的电流，或能关闭晶体管Q0，即可。因此，在电路设计上，有很大的弹性；虽然是以与非门G0的数字输出，来进行模拟比较功能，但在实现上并无困难。

请再参考图15D，如欲确保与非门G0的数字输出，能够以数字方式正确控制最低电压比较放大电路25，则如图所示，可将晶体管Q0的栅极接地，使其导通，并另以与非门G0的输出来控制路径120上的一个开关。此开关即可根据与非门G0的数字输出位准来设计，以确保路径120的导通与断路。

当然，以上做法还可以有许多变化，例如，晶体管Q0的栅极不一定需要接地，可以连接至任何低于Vref的电压，或只需要使其上通过的电流大于通过晶体管Qref的电流(等效于使输入110低于Vref)；或者在逻辑电路27判定***处于启动状态时，切断或降低Qref所在路径上的电流并直接设定最低电压比较放大电路25的输出讯号15之电压(例如在图10B中把输出讯号15之电压拉低，而在图10C中把输出讯号15之电压拉高)，甚至经由其它电路直接设定电压供应电路11的状态，使其输出电压Vout被强迫上升等等。对于逻辑电路27和启动电路28，熟悉本技术者，当可思及各种等效变化。

除以上所述外，另一种方式是，当逻辑电路27判定***进入启动状态(所有路径处于低电流或无电流状态)时，或由***中其它讯号，例如启动重置讯号或软启动讯号，使背光控制电路30得知其处于启动状态时，强迫电压供应电路11进入一暂时状态使其输出电压Vout上升至某一超过Vmin的电压位准，例如可为电压保护上限Vuplimit或任何特别设定之高电压位准，之后再使电压供应电路11经由正常反馈控制机制来稳压。对于熟悉本技术者而言，实现此作法并无困难，因此其详细电路结构予以省略。

又或者，亦可完全不设置逻辑电路27和启动电路28，且亦不利用任何与电路启动有关的讯号，而是在任何时候当低电流侦测电路31-3N之一或多者侦测到低电流或无电流状态时，均先强迫电压供应电路11进入一暂时状态使其输出电压Vout上升至某一超过Vmin的电压位准，例如可为电压保护上限Vuplimit，或任何特别设定之高电压位准，而仅有在此情况之下仍然被低电流侦测电路31-3N侦测为低电流或无电流状态之路径101-10N，其对应的电压比较路径111-11N才会被切断，执行此一过程之后再使电压供应电路11回复正常反馈控制机制。此作法虽不尽理想，但也可行，仍属于本发明的范围。

以上各段文字中，所述强迫输出电压Vout上升至一设定电压值之控制方式，可以是直接设定电压供应电路11的输出电压值、或是藉由设定电压供应电路11之输入控制讯号15来达成；若电压供应电路11为一切换式电压供应器(switching regulator)，则可藉由设定电压供应电路中功率晶体管之开关时间比来达成。凡此种种，皆为熟悉本技术者所能立即明了，故不予详述或绘图赘示。

由以上所述可知，避免低电流侦测电路31-3N因电路启动而误动的作法极多；在本说明书中，仅能举例说明而难以尽述所有等效取代方法。熟悉本技术者，当可思及各种等效变化，而皆应属于本发明的范围。

此外，以上说明中，是假设在正常情况下，除了启动阶段外，低电流侦测电路31-3N不会同时产生侦测讯号。但事实上，也有极小的可能，所有低电流侦测电路31-3N都同时产生侦测讯号，且正确表示所有路径101-10N都发生问题。其原因很可能因为是输出电压Vout本身发生问题，例如不慎将输出电压端短路接地，或路径101-10N上的负载过高超过负荷。此时，电压供应电路11往输出电压Vout方向的电流量将会大增。故，可藉由侦测是否发生此一过量电流状态，来判定输出电压端是否短路或过载；若发生过量电流状态，即可关闭电压供应电路11，或限制其供应电流之上限，或关闭整个背光控制电路，或先关闭后再重新启动背光控制电路。其作法，例如可从电压供应电路11的输出端萃取电流，连接至一电阻，并将电阻上的跨压与设定的参考电压比较，或直接取功率元件或开关元件上的跨压来代表电流大小并与设定的参考电压比较，以侦测是否发生此一过量电流状态，等等；熟悉本技术者，当可思及各种作法，在此亦不予赘述。

在以上所述内容中，如将图6、图10与图8、图9对照，可发现其中需要针对电流源CS1-CSN提供一个参考电压VB，并针对误差放大器13，另提供一个参考电压Vref。事实上，并不一定需要提供两个参考电压；透过适当的电路安排，可仅使用一个参考电压，来达成相同的目的，亦即，可使两参考电压VB和Vref具有函数关系，且此函数关系以简单为尚，例如Vref＝VB，或Vref＝VB-Δ(加入差值Δ的原因将于后文说明)。

请参阅图16之实施例，为简化图面起见，图中省略了电压供应电路11。图中之电流源系以由双载子晶体管制作者为例；由于使用双载子晶体管，故可以仅使用一个运算放大器OP。当然，电流源亦可使用场效晶体管来制作，此时一般而言便需要对应数目的运算放大器OP。如图所示，可使用同一个参考电压Vref＝VB，来作为各电流源和最低电压比较放大电路25(其内包含误差放大器13)的参考电压。此时，由于最低电压比较放大电路25采用参考电压VB作为比较对象，因此最低电压比较放大电路25的其它输入端，其萃取电压的节点，便必须采用图标的电阻上方位置，亦即节点N1’或其相等位准的位置，以便利比较(图标以使用双载子晶体管制作电流源为例，此时需萃取其射极电压；如使用N型场效晶体管，则需萃取其源极电压)。同时，由于萃取电压的节点位置和侦测低电流的位置可以相同，故各个低电流侦测电路31-3N和各条路径101-10N只需要个别连接至一个节点N1’-NN’即可(请对照图6)。但当然，如要将萃取电压的节点位置和侦测低电流的位置分开，也属本发明的范围。

图16所示电路的进一步具体结构，其实施例之一可参阅图17；图17中，为举例说明起见，采用图10B的最低电压比较放大电路25，且低电流侦测电路31-3N使用类似图13B的方法来等效切断电压比较路径，同时电路中加入了类似图15C的启动电路。图中，为了便利控制PMOS晶体管Q0-QN，图17中各比较器C1-CN的正负输入端与图7所示相反，且启动电路28中采用逻辑或门G10而非与非门；目的是说明，前文图6-15所示的各实施例，有各种等效变化的可能。当然，在图17中，最低电压比较放大电路25也可改采用其它作法，而图中针对电路启动的防错设计，也可以改采用图11-15或前文所述任何一种作法或其它作法。

图16、17所示电路，在运算放大器OP非为理想元件的情况下，有可能造成电路误动作。详言之，实际运算放大器OP的两输入端间，存在有输入偏压(input offset)，而若因输入偏压之故，导致节点N1的电压保持在低于参考电压VB的位准(但因输入偏压之故，运算放大器OP认为其已相等)，则此时最低电压比较放大电路25将会不断送出讯号15，使电压供应电路11不断拉升输出电压Vout。故如采用图16、17所示电路，则在运算放大器OP的正与负输入端间，不可以存在正输入偏压(但可以存在负输入偏压)。当然，电压比较放大电路25的正与负输入端间，也会存在输入偏压，在此为了叙述方便，将其等效计算在运算放大器OP的输入偏压中，而视电压比较放大电路25的输入偏压为零，以下之叙述方式亦同。

针对以上问题，图18提出另一种较佳实施例，在本实施例中，不直接以参考电压VB作为最低电压比较放大电路25的参考电压输入(正输入)，而是以较参考电压VB略低的电压，作为最低电压比较放大电路25的参考电压输入；其具体作法是在参考电压VB和最低电压比较放大电路25的正输入之间，***一个电压源Vs。此电压源Vs的实际数值，可将运算放大器OP的输入偏压考虑在内。使最低电压比较放大电路25的参考电压输入，略低于参考电压VB，其所要达成的目的是，当节点N1的实际电压很接近VB时，即认定其处于正常工作区；由于电压源Vs的补偿作用，可确保对应的电压比较路径111，其上的电压不会低于最低电压比较放大电路25的参考电压输入(＝VB-Vs)。换言之，电压源Vs和运算放大器OP输入偏压的差值或总和，提供了节点N1处的电压误差容许度。

图18中，为简化图标起见，并未绘示启动电路，亦未绘示低电流侦测电路31-3N排除对应电压比较路径的方式，但熟悉本技术者自可根据本发明之前文与图标，明了当如何设计电路元件间的连接关系，以处理电路启动的问题、并使低电流侦测电路31-3N得以排除对应电压比较路径111-11N。

除图18所示之较佳实施例外，本发明还包括其它多种可能的实施型态；举例而言，图19、20标出另外两种较佳实施例，也可以达成类似的目的。

图19的作法，是在所萃取的电压节点N1’-NN’和最低电压比较放大电路25之间，各***一个电压源Vs，如此，由于电压源Vs的补偿作用，同样可确保当电压节点N1’-NN’的实际电压很接近VB时，最低电压比较放大电路25的各负输入端，其上的电压不会低于最低电压比较放大电路25的参考电压输入。

需说明的是，以上所述的电压源Vs，系为在概念上便于了解而绘示，事实上是代表一广义的等效电位差；并不一定需要设置一个实体的电压源Vs。以下所述方式，也可以提供部分或全部的等效电位差，例如：在电压比较放大电路25的正与负输入端间，设计适当的输入偏压(将其原有的输入偏压等效加到运算放大器OP的输入偏压中而归零之后，再刻意加入适当的输入偏压值)，即可等效达成电压源Vs的补偿功能。同理，在运算放大器OP的正与负输入端间，设计适当的输入偏压(将其原有的输入偏压等效加到电压比较放大电路25的输入偏压中而归零之后，再刻意加入适当的输入偏压值)，亦可等效达成电压源Vs的补偿功能。当然此刻意设计的输入偏压值，亦可同时分配到运算放大器OP和电压比较放大电路25中由二者分摊。此外，Vs亦可由电流流经电路元件所造成之电位差来构成。

不论以双载子晶体管制程、或场效晶体管制程、或混合制程、或现知的其它半导体制程来适当设计及制造上述之运算放大器OP与电压比较放大电路25，除非故意加入人为设计的输入偏压，否则其因制程能力限制所造成的自然输入偏压值，就运算放大器OP与电压比较放大电路25各自本身而言，应在50mV以下，故上述电压源Vs的合理设计值一般来说不必过高，可在100mV以下。需了解的是，此处所提及之100mV，为本发明认为合于实用的较佳数值，但不表示本发明的最大范围应受此数值限制。

图20所示实施例中，系将参考电压VB予以分压产生最低电压比较放大电路25的参考电压输入，并将节点N1-NN处的电压予以分压产生节点N1’-NN’的电压。同时，可安排令电阻Rx的阻值为电阻R的X倍，并令电阻Rbx的阻值为电阻Rb的(X倍+Δ)，其中为Δ将运算放大器OP的输入偏压考虑在内的补偿因子值；换言之，使用Rb/(Rb+Rbx)的分压比例，略低于R/(R+Rx)的分压比例。如此，亦可达成补偿运算放大器OP输入偏压的作用，以确保当电压节点N1’-NN’的实际电压很接近VB时，最低电压比较放大电路25的各负输入端，其上的电压不会低于最低电压比较放大电路25的参考电压输入。但若Rb/(Rb+Rbx)的分压比例低于R/(R+Rx)的分压比例过多，则代表所容许的101-10N路径上之电流彼此差异过大，在背光控制电路应用于控制发光二极管的场合中，较不理想。故此二分压比例之差异，应以刚好足够补偿正常使用情况下运算放大器OP的输入偏压(包含电压比较放大电路25的输入偏压)为原则，一般不超过15％的差异。当然，此处所提及之15％，为本发明认为合于实用的较佳数值，但不表示本发明的最大范围应受此数值限制。

从图18、19、20的实施例中，熟悉本技术者自可想到使用其组合，同时用上述的分压比例和电位差来补偿运算放大器OP的输入偏压，如此，则电压比较放大电路25的参考电压输入，与参考电压VB之间成一线性函数关系。此亦包含在本发明范围。

总之，若能确保当节点N1的实际电压已进入或接近正常工作区(很接近VB时)，不致因为运算放大器OP的输入偏压，而造成最低电压比较放大电路25的误动作，即符合本发明的概念；至于具体作法，熟悉本技术者当可举一反三，在此仅能举例说明，实难一一尽述。

此外，同样地，在图19、20的实施例中，并未绘示启动电路，亦未绘示低电流侦测电路31-3N排除对应电压比较路径的方式，但熟悉本技术者自可根据本发明之前文与图标，明了当如何设计电路元件间的连接关系，以处理电路启动的问题、并使低电流侦测电路31-3N得以排除对应电压比较路径111-11N。

以上已针对较佳实施例来说明本发明，以上所述，仅为使熟悉本技术者易于了解本发明的内容而已，并非用来限定本发明之权利范围。如前所述，对于熟悉本技术者，当可在本发明精神内，立即思及各种等效变化。例如，所有实施例中所示直接连接的两元件，可在其间***不影响讯号意义的电路，例如延迟电路等；从电流源所取得之电压讯号，可如图8、9直接输入低电流侦测电路，或经过其它处理后再行输入，等等。在图标中虽然以背光控制电路为单独一颗集成电路，但也可拆成不只一颗集成电路，或进一步在其内整合与其它电路元件。又，本发明未必仅能运用于串并联发光元件电路，亦可用于全串联或全并联电路；虽然所示发光元件为发光二极管，但也可以是其它发光元件，如有机发光二极管；所述“背光”控制电路，可以不一定是控制“背光”，而可以是任何照明，等等。故凡依本发明之概念与精神所为之均等变化或修饰，均应包括于本发明之申请专利范围内。

Claims (40)

1.一种背光控制电路，包含：

电压供应电路，其接受一输入电压，并受控于一控制讯号而产生一输出电压；

至少一个电流源电路，用以控制对应之至少一条发光元件路径上的电流，该电流源电路中包括一个运算放大器、一个受该运算放大器输出所控制的晶体管、与一个电阻；

位于该至少一条发光元件路径上之对应的至少一个电压萃取节点；

电压比较放大电路，根据该至少一个电压萃取节点中，电压最低者，以产生上述控制讯号；以及

至少一个低电流侦测电路，用以侦测该至少一条发光元件路径是否处于低电流状态，当发生该低电流状态时，即发出排除讯号，用以排除对应之电压萃取节点，使其不成为电压比较放大电路产生所述控制讯号的根据；

其中，该电流源电路中之运算放大器具有一第一参考电压输入，该电压比较放大电路具有一第二参考电压输入，且该第一参考电压与第二参考电压具有函数关系。

2.如权利要求1所述的背光控制电路，其中该第一参考电压与该第二参考电压相等。

3.如权利要求1所述的背光控制电路，其中该第一参考电压大于该第二参考电压。

4.如权利要求3所述的背光控制电路，其中该第一参考电压与第二参考电压之电压差小于或等于100mV。

5.如权利要求4所述的背光控制电路，其中该电压差之部份或全部，是由电流源电路中之运算放大器的输入偏压来等效构成。

6.如权利要求4所述的背光控制电路，其中该电压差之部份或全部，是由电压比较放大电路的输入偏压来等效构成。

7.如权利要求4所述的背光控制电路，其中该电压差之部份或全部，是由电流流经电路元件所造成之电位差来构成。

8.如权利要求4所述的背光控制电路，其中该电压差之部份或全部，是由一个电压源来构成。

9.如权利要求1所述的背光控制电路，其中该第二参考电压是由第一参考电压根据第一分压比例所分压产生。

10.如权利要求9所述的背光控制电路，其中该电流源电路中之运算放大器具有另一输入，此输入电连接至该电流源电路中之所述晶体管的一端，且该电压萃取节点上的电压是由此输入电压根据第二分压比例所分压产生。

11.如权利要求10所述的背光控制电路，其中该第一分压比例低于该第二分压比例。

12.如权利要求11所述的背光控制电路，其中该第一分压比例与该第二分压比例之差异小于15％。

13.如权利要求1所述的背光控制电路，其中该至少一个低电流侦测电路将该至少一个电压萃取节点处的电压，与低电流参考电压相比较，以侦测该至少一条发光元件路径是否处于低电流状态。

14.如权利要求1所述的背光控制电路，其中该晶体管为场效晶体管。

15.如权利要求1所述的背光控制电路，其中该晶体管为双载子晶体管。

16.如权利要求15所述的背光控制电路，其中包含两个以上的电流源电路，且其中至少两个电流源电路共享同一个运算放大器。

17.如权利要求1所述的背光控制电路，其中该电压比较放大电路包括一条第一晶体管路径与至少一条第二晶体管路径，其第一晶体管路径中包括一个第一晶体管，该第一晶体管的栅极接收该第二参考电压，其每条第二晶体管路径中各包括一个第二晶体管，该第二晶体管栅极分别耦接对应之该至少一个电压萃取节点，且其中该排除讯号藉由切断对应之该第二晶体管路径，使对应之电压萃取节点不成为电压比较放大电路产生所述控制讯号的根据。

18.如权利要求1所述的背光控制电路，其中包含至少两条电压比较路径、与至少两个低电流侦测电路，且当所有低电流侦测电路皆发出排除讯号时，即忽略该等讯号。

19.如权利要求1所述的背光控制电路，更包含有一个启动电路，此启动电路的输出与该电压比较放大电路的输入之一耦接。

20.如权利要求19所述的背光控制电路，其中该启动电路从该输出电压萃取分压后，将该分压输入该电压比较放大电路。

21.如权利要求20所述的背光控制电路，其中当该分压与第二参考电压相等时，所述输出电压在最低值Vmin与最高值Vmax之间，其中该最低值Vmin为至少一个发光元件恰脱离低电流状态时之输出电压值；最高值Vmax为所有发光元件均正常工作时之最低输出电压值。

22.如权利要求1所述的背光控制电路，更包含有一个启动电路，此启动电路的输出与该电压比较放大电路的输入之一耦接，其输入接收所有低电流侦测电路的排除讯号，当所有低电流侦测电路皆发出排除讯号时，该启动电路之输出位准低于该第二参考电压；当至少有一个低电流侦测电路不发出排除讯号时，该启动电路之输出位准高于该第二参考电压。

23.如权利要求19所述的背光控制电路，其中该启动电路包括一个或门，其输入端接收所有低电流侦测电路的排除讯号，其输出端与该电压比较放大电路的该一输入耦接。

24.如权利要求1所述的背光控制电路，更包含有一个启动电路，此启动电路的输出与该电压比较放大电路的输入之一耦接，其中该电压比较放大电路包括至少第一与第二PMOS晶体管，第一PMOS晶体管的栅极接收该第二参考电压，第二PMOS晶体管的栅极耦接该启动电路的输出，且其中当该启动电路的输出为低位准时，流过该第二PMOS晶体管的电流大于流过该第一PMOS晶体管的电流。

25.如权利要求24所述的背光控制电路，其中当该启动电路的输出为高位准时，该第二PMOS晶体管关闭，或流过该第二PMOS晶体管的电流小于流过该第一PMOS晶体管的电流。

26.如权利要求1所述的背光控制电路，更包含有一个启动电路，该启动电路接收所有低电流侦测电路的排除讯号，且其中该电压比较放大电路具有一启动输入，此输入之等效电压低于该第二参考电压，当所有低电流侦测电路皆发出排除讯号时，该启动输入为有效输入，当至少一个低电流侦测电路不发出排除讯号时，该启动输入不为有效输入。

27.如权利要求26所述的背光控制电路，其中该电压比较放大电路包括至少第一与第二PMOS晶体管，该第一PMOS晶体管的栅极接收该第二参考电压，该第二PMOS晶体管的栅极接收该启动输入，且该第二PMOS晶体管位于一PMOS晶体管路径上，该PMOS晶体管路径上具有一开关，此开关受控于该启动电路的输出。

28.如权利要求1所述的背光控制电路，更包含有一个启动遮蔽电路，用以提供遮蔽讯号，以遮蔽所述至少一个低电流侦测电路的排除讯号。

29.如权利要求28所述的背光控制电路，其中该遮蔽讯号是根据与启动有关的讯号而产生。

30.如权利要求28所述的背光控制电路，其中该遮蔽讯号系根据与启动结束有关之讯号而结束、或于固定时间后结束、或于输出电压到达一设定值后结束。

31.如权利要求1所述的背光控制电路，当其处于启动状态时，电压供应电路之输出电压先上升至一设定电压值。

32.如权利要求31所述的背光控制电路，其中所述启动状态，包含下列状态之一：(1)当所有低电流侦测电路皆发出排除讯号时；(2)当电压供应电路之输出电压小于电压值Vmin时，其中该电压值Vmin为至少一个发光元件恰脱离低电流状态时之输出电压值；(3)当背光控制电路包含有启动电路，且启动电路的输出表示处于启动状态时；(4)当背光控制电路包含有启动遮蔽电路，且启动遮蔽电路发出遮蔽讯号时。

33.如权利要求31所述的背光控制电路，其中该设定电压值，为大于Vmin之一电压值，Vmin为至少一个发光元件恰脱离低电流状态时之输出电压值。

34.如权利要求31所述的背光控制电路，其包括有一个过压保护电路，且其中该设定电压值，为过压保护电路所设定之最高容许电压值。

35.如权利要求31所述的背光控制电路，其中令电压供应电路之输出电压先上升至一设定电压值之控制方式，是由直接设定电压比较放大电路的输出电压值来达成。

36.如权利要求31所述的背光控制电路，其中令电压供应电路之输出电压先上升至一设定电压值之控制方式，是由设定电压供应电路之输入控制信号电压值来达成。

37.如权利要求31所述的背光控制电路，其中该电压供应电路为一切换式电压供应器，此切换式电压供应器具有功率晶体管，且其中令电压供应电路之输出电压先上升至一设定电压值之控制方式，是由设定该功率晶体管之开关时间比来达成。

38.如权利要求1所述的背光控制电路，其中包含至少两条发光元件路径，且在各发光元件路径上分别设有一接脚。

39.如权利要求38所述的背光控制电路，其中至少一接脚为空接或接地。

40.如权利要求1所述的背光控制电路，其中该第二参考电压与第一参考电压之间成一线性函数关系。

Images