CN101174284A - 设计存储器寄存器的方法和*** - Google Patents

设计存储器寄存器的方法和*** Download PDF

Info

Publication number
CN101174284A
CN101174284A CNA2007101808970A CN200710180897A CN101174284A CN 101174284 A CN101174284 A CN 101174284A CN A2007101808970 A CNA2007101808970 A CN A2007101808970A CN 200710180897 A CN200710180897 A CN 200710180897A CN 101174284 A CN101174284 A CN 101174284A
Authority
CN
China
Prior art keywords
register
butut
project
clock
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101808970A
Other languages
English (en)
Inventor
O·杰瓦
N·阿米特
A·马加里特
R·A·菲洛维尔
A·拉法耶维奇
L·戈伦
A·图利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101174284A publication Critical patent/CN101174284A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种用于设计寄存器布图的***和方法。根据本发明的一些实施例，技术规格结合项目规格以形成一组项目特定布图约束。该项目特定约束可用于形成布图。

Description

设计存储器寄存器的方法和***
技术领域
本发明总体涉及集成电路设计领域。更特别是，本发明涉及使设计和布图定制存储器寄存器的过程至少部分自动化的***和方法。
背景技术
先前基于真空管制造电子计算设备(例如计算机)。后来半导体器件代替真空管，在半导体器件中，第一分离的半导体器件在每个设备基底上具有一个晶体管。随后半导体制造技术的改进使得可以以集成电路(IC)形式将多个晶体管放置在单个基底上。作为该集成的结果，使得更多的独立的功能和复杂***成为可能。
第一小规模集成电路(SSI)IC在单个芯片上具有非常少的器件：二极管、晶体管、电阻器和电容器(没有任何电感器)，这使得可在单个器件上制造一个或多个逻辑门。进一步制造计算设备利用了大规模集成(LSI)IC，其在单个IC上具有至少一千个逻辑门。
对基于计算设备的LSI的自然后继为基于计算设备的超大规模集成电路(VLSI-在一个芯片上有数以万计的门)。当前的IC制造技术已经远远超过了该特征，而且今天的微处理器具有数百万的门和数亿的单个晶体管。因此，VLSI电路的设计过程从较简单的过程发展成为现代的复杂集成电路，在所述简单的过程中，初始时将较少的电路置于电路布图，在所述现代复杂的集成电路中，采用计算机辅助设计(CAD)实现电路布图。
今天的VLSI电路通常由许多不同的同步电路组成。同步电路特征在于由许多交织在逻辑器件的元件之间的存储设备组成。这样的存储设备通常称为锁存点，或者当指示多组多存储设备时，称作寄存器。寄存器为同步组件，通常以通过整个电路或者一部分电路进入的整体“时钟”信号调整其活动。
集成VLSI电路全定制设计方法指形成通常对速度、功率或者面积(当与标准元件设计比较)非常优化的集成电路。另外，全定制的电路通常由多种不同规格的寄存器组成。
根据现有技术的当前状态，制造全定制的存储器寄存器布图的步骤包括：
I.确定寄存器存储器尺寸(例如数据位的量)。
II.确定寄存器输出驱动功率(即输出的最大电流)。
III.确定寄存器的LCB(本地时钟缓冲器)。
IV.定义各种特征，例如可测试性和物理几何学。
V.手动形成电路的完整逻辑设计和电设计。
现有形成全定制寄存器的方法要求设计者手动进行上述步骤，同时考虑形成的寄存器所必须符合的所有规格。一旦形成全定制的寄存器，则将其加入可使其他设计者可以利用(即从该库采用已经制成的寄存器)的寄存器库。但是即使编译了大寄存器库，也很少能覆盖项目的整个可能定制寄存器规格的范围。因此，现有库寄存器的规格中每个小的变化都需要形成新的定制寄存器设计。
可将用于设计全定制存储器寄存器的信息划分为三类：
I.技术规格-该组由如下数据元件组成，如晶体管尺寸和特征、金属互联规则和制造网格。
II.项目方法规格-该组由如下数据元件组成，如每个寄存器的最大位数、标准的寄存器布图拓扑、逻辑和电工作计算方法和“时钟”信号分布方法。
III.定制规格-该组是指设计者考虑到他/她期望形成的寄存器而具有的特定要求，并由如下数据元件组成，如：数据位数、时钟底板(clock bay)位置和尺寸、寄存器锁存类型(例如主从、边沿触发、电平灵敏)、信号驱动强度、极性(例如反向输入、反向输出)、电源位置、LCB(本地时钟缓冲器尺寸)、“时钟”信号结构和“时钟”信号电容负载、可测试性选项(例如扫描链、扫描方向、abist)和布图中的数据流方向。
在通用电路设计内形成和集成全定制的寄存器设计是全部过程中主要的耗时阶段。需要设计定制寄存器的一种改进方法和***。
发明内容
根据本发明的一些实施例，提供一种自动化设计存储器寄存器的方法和***。形成和设计存储器寄存器的初始步骤在于，根据本发明的一些实施例，将与寄存器相关的项目和技术规格数据输入或者以别的方式存储在基于计算机的***内。而根据本发明的其它实施例，由于给定项目的项目和技术规格数据可用于设计/形成与给定项目相关的几乎所有存储器寄存器。
根据本发明的一些实施例，技术规格和项目规格的组合可形成一组项目特定布图约束。
根据本发明的一些实施例，可将用于形成存储器寄存器的通用规则计算机化，并将其存储在通用寄存器形成规则数据库中。
根据本发明的一些实施例，可根据项目特定布图约束修改通用寄存器的形成规则。
根据本发明的一些实施例，所修改的通用寄存器形成规则可以称为技术项目规格布图规则。
根据本发明的一些实施例，组合技术项目规格布图规则的存储器寄存器的定制规格可以被自动累加和处理到存储器寄存器的全定制布图。
根据本发明的一些其它实施例，可预先将项目规格和/或技术规格存储在该***中。
根据本发明的一些实施例，可从寄存器的定制规格、寄存器的项目规格和寄存器的技术规格自动获得用于存储器寄存器的全定制设计的一些参数。
根据本发明的一些实施例，用于形成存储器寄存器的修改通用规则可称为一组设计全定制存储器寄存器的规则，其考虑从技术规格和项目规格获得的约束。
根据本发明的一些其它实施例，输出可以是存储器寄存器的完全物理设计。而根据本发明的其它实施例，输出可以是描述集成电路中存储器寄存器集成的布图和/或逻辑示意图和/或符号图。
根据本发明的一些实施例，可将存储器寄存器的布图包括在将根据本发明一些实施例形成的软件代码中。而根据本发明的其它实施例，可重复利用所形成的代码并用于形成多个寄存器。
附图说明
在说明书结论部分特别指出并清楚保护本发明的主题。但是，当参考附图阅读下面详述内容时，可以最好地理解本发明的工作组织和方法、及其目标、特征和优势，其中：
图1为示出根据本发明一些实施例的设计/形成全定制存储器寄存器的方法步骤的流程图；
图2为示出结合图1流程图步骤并根据本发明一些实施例的本发明示例性实施例的框图；
图3为示出本发明示例性实施例的数据流的框图；
图4A和4B示出了存储器寄存器和时钟布线的示例性布图；
图5示出了***用户界面的示例性实施例；以及
图6为示出本发明示例性硬件环境的框图。
将理解，为描述简单和清楚起见，不必按比例绘制附图所示出的元件。例如为清楚起见可相对其它元件放大一些元件的尺寸。另外，在合适的地方，可在附图中重复参考标记以表示相应的或者类似的元件。
具体实施方式
在下面的详细描述中，列出了多个具体细节以完全理解本发明。但是，本领域技术人员将理解，可以没有这些具体细节而实施本发明。在其它实例中，没有详细描述熟知的方法、步骤、部件和电路以不混淆本发明。
除非另外特别指明，从下面的讨论中清楚的是，可以理解，在整个说明书讨论中，所采用的术语例如“处理”、“演算”、“计算”、“确定”等等是指计算机或者计算***或者类似电子计算设备的行为和/或过程，其将表示为物理例如电子的数据、计算***寄存器和/或存储器中的量处理和/或转换为计算***存储器、寄存器或者其它此类信息存储、传输或显示设备中的类似地表示为物理量的其它数据。
本发明的实施例可包括执行这里操作的装置。该装置可为期望目的而特别构造，或者其可包括由计算机中存储的计算机程序选择性激活或者重建的通用计算机。这样的计算机程序可存储在计算机可读存储介质中，例如但不限于任何类型的磁盘，其包括软盘、光盘、CD-ROM、磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、电可编程只读存储器(EPROM)、电可擦除和可编程只读存储器(EEPROM)、磁或光卡、或其它类型的适合于存储电子指令并能耦合至计算机***总线的介质。
图6是描述本发明示例性硬件环境的框图。通常采用由微处理器装置、随机存取存储器(RAM)、只读存储器(ROM)和其它部件组成的计算机60实施本发明。该计算机可以是个人计算机、主机或者其它计算设备。计算机60中包括常驻或***的某种类型的存储设备64，例如硬盘驱动器、软盘驱动器、CD-ROM驱动器、磁带驱动器或者其它存储设备。
一般而言，本发明的软件执行即图6中的程序62清楚体现在计算机可读介质例如上述存储设备64的其中之一中。程序62包括指令，当由计算机60的微处理器读取和执行时，该指令使计算机60进行执行本发明步骤或者元件必需的步骤。
这里提供的过程和显示器并非固定地与任何特定计算机或其它装置相关。可以利用根据本公开的程序采用各种通用***，或者构造更定制的设备以执行期望方法将更有利。可从下面的描述清楚各种该***的期望结构。另外，未参考任何特定的程序语言描述本发明的实施例。将理解，可采用各种程序语言实施如这里所述的本发明内容。
根据本发明的一些实施例，提供一种自动设计存储器寄存器的方法和***。形成和设计存储器寄存器的初始步骤为输出或者以别的方式存储项目和技术规格数据，其与根据本发明一些实施例的基于计算机的***中的寄存器相关。而根据本发明的其它实施例，给定项目的项目和技术规格数据可用于设计/形成基本上所有与给定项目相关的存储器寄存器。
根据本发明的一些实施例，技术规格和项目规格的组合可形成一组项目特定布图约束。
根据本发明的一些实施例，可计算机化用于形成存储器寄存器的通用规则并将其存储在通用寄存器形成规则数据库中。
根据本发明的一些实施例，可根据项目特定布图约束修改通用寄存器形成规则。
根据本发明的一些实施例，可将修改的通用寄存器形成规则称为技术项目规格布图规则。
根据本发明的一些实施例，存储器寄存器的定制规格组合技术项目规格布图规则，可以被自动累加和处理到存储器寄存器的全定制布图。
根据本发明另外的实施例，可将项目规格和/或技术规格预先存储在该***中。
根据本发明的一些实施例，可从寄存器的定制规格、寄存器的项目规格和寄存器的技术规格自动获得一些用于全定制布图存储器寄存器的参数。
根据本发明的一些实施例，用于形成存储器寄存器的修改的通用规则可称为用于设计全定制存储器寄存器的一组规则，其考虑从技术规格和项目规格获得的约束。
根据本发明另外的实施例，输出可以是存储器寄存器的完全物理的设计。而根据本发明另外的实施例，输出可以是描述集成电路中存储器寄存器集成的布图图和或逻辑示意图和或符合图。
根据本发明的一些实施例，可将存储器寄存器的布图包括在将根据本发明一些实施例形成的软件代码中。而根据本发明的其它实施例，可重复利用所形成的代码并用于形成多个寄存器。
现在参考图1，示出了描述根据本发明一些实施例的设计全定制存储器寄存器的方法步骤的流程图。现在参考图2，示出了描述本发明示例性实施例的框图，该实施例结合图1流程图的步骤进行描述。项目特定布图约束模块2300可基于存储在数据库2100中的技术规格和存储在数据库2200中的项目规格获得一个或一组项目特定布图约束规则(步骤1100)。根据本发明的一些实施例，技术规格数据库可包括不同参数，其和用于寄存器的制造技术的约束特征相关。根据本发明的一些实施例，项目规格数据库可包括不同参数，其与其中设计有寄存器的特定项目(例如IC)的约束特征相关。
根据本发明的一些实施例，项目规格数据库和技术规格数据库可由如下参数构成：晶体管尺寸和特征、金属互联规则、制造网格、每个寄存器的最大位数、标准寄存器设计拓扑、逻辑和电工作计算方法和“时钟”信号分布方法。图3示出了与每个规格或者定义相关的各个参数的实例。
现在参考图2，参考项目特定布图约束模块2300，其与图1的步骤1100对应，这里根据本发明的一些实施例，可将存储在元件2100中的技术规格和存储在元件2200中的项目规格组合在一起并进行处理以形成一组项目特定布图约束。
现在参考图2，参考元件2400——通用形成规则的数据库，这里根据本发明的一些实施例，通用形成规则可包括用于形成和设计存储器寄存器的一组惯例。
根据本发明的一些实施例，通用形成规则数据库可形成如下的参数：根据技术规格计算的元件尺寸、考虑物理约束(即没有两个单元相邻)而且以可实现有效的布线方法的方式计算的元件位置。
现在参考图2，参考规则修改模块2700，其和图1的步骤1200对应，这里根据本发明的一些实施例，存储在元件2400中的通用寄存器形成规则可修改为在元件2300中形成的项目特定布图约束。根据本发明另外的实施例，该修改可形成一个或者一组技术项目规格布图规则。
现在参考图2，参考元件2500——定制寄存器设计要求数据库，这里根据本发明的一些实施例，定制寄存器设计要求可由用于设计和形成特定存储器寄存器的规格和要求组成。
根据本发明的一些实施例，定制寄存器设计要求可包括如下的参数：位数、时钟底板的位置和尺寸、锁存类型、信号驱动强度、极性、可测试性选项和布图中的数据流方向。
现在参考图2，参考元件2600，其和图1中的步骤1300对应，这里根据本发明的一些实施例，布图形成器2600可将在元件2700中形成的修改通用寄存器形成规则应用至定制寄存器设计要求(元件2500)，以形成寄存器布图。寄存器布图可以是从下面内容选择的一种或多种形式：逻辑示意图、符号图、和物理布图。优选地，寄存器布图为可执行代码。
现在参考图4A，示出了根据设计者定义的单元的示例性布置。根据本发明的一些实施例，布置单元后的步骤为时钟布线。根据本发明的一些实施例，将时钟布线方法存储在元件2400(通用寄存器形成规则)中。通常，时钟布线方法为一组用于根据预定参数形成时钟导线电路径的有效设计的规则和/或惯例。
根据本发明的一些实施例，示例性布线算法包括下面的步骤：
选择导线参数——根据项目和/或技术定义：
1.导线宽度；
2.导线金属；
3.互联通路(多级PCB中的互联)——以适合DRC(设计规则检查)规则。
根据下面参数选择布线路径：
1.到电网的距离；
2.输入和输出针位置；
3.检验是否存在短路和重叠；
现在参考图4B，示出了完成时钟布线后***的示例性输出。
现在参考图5，示出了***用户界面的示例性实施例。在所建议的实施例中，用户如上文所述限定了项目规格和定义，并选择由***形成的输出类型。

Claims (16)

1.一种设计寄存器布图的方法，包括：
从技术规格和项目规格获得一组项目特定布图约束。
2.根据权利要求1的方法，还包括使用所述项目特定布图约束修改通用寄存器形成规则。
3.根据权利要求2的方法，还包括将所述修改的通用寄存器形成规则用于定制寄存器设计要求，以形成寄存器布图。
4.根据权利要求1的方法，其中所述项目规格包括选自于以下参数的一个或多个参数：晶体管尺寸、晶体管特征、金属互联规则、制造网格、每个寄存器的最大位数、标准寄存器布图拓扑、逻辑/电工作计算方法、以及“时钟”信号分布方法。
5.根据权利要求2的方法，其中所述通用寄存器形成规则包括选自于以下参数的一个或多个参数：用于所述寄存器中的存储单元的晶体管尺寸、电源位置、本地时钟缓冲器尺寸、“时钟”信号的结构、以及“时钟”信号电容负载。
6.根据权利要求3的方法，其中所述定制寄存器设计要求包括选自于以下参数的一个或多个参数：位数、时钟底板的位置和尺寸、锁存类型、信号驱动强度、极性、可测试性选项和布图中的数据流方向。
7.根据权利要求3的方法，其中所述寄存器布图是选自于以下形式的一种或多种形式：逻辑示意图、符号图、和物理布图。
8.根据权利要求3的方法，其中所述寄存器布图是可执行代码。
9.一种用于设计寄存器布图的***，包括：
项目特定布图约束形成模块，其适于从技术规格和项目规格获得一组项目特定布图约束。
10.根据权利要求9的***，还包括规则修改模块，用于使用所述项目特定布图约束修改通用寄存器形成规则。
11.根据权利要求10的***，还包括布图形成模块，用于将所述修改的通用寄存器形成规则用于定制寄存器设计要求，以形成寄存器布图。
12.根据权利要求9的***，其中所述项目规格包括选自于以下参数的一个或多个参数：晶体管尺寸、晶体管特征、金属互联规则、制造网格、每个寄存器的最大位数、标准寄存器布图拓扑、逻辑/电工作计算方法，以及“时钟”信号分布方法。
13.根据权利要求10的***，其中所述通用寄存器形成规则包括选自于以下参数的一个或多个参数：用于寄存器中的存储单元的晶体管尺寸、电源位置、本地时钟缓冲器尺寸、“时钟”信号的结构、和“时钟”信号电容负载。
14.根据权利要求11的***，其中所述定制寄存器设计要求包括选自于以下参数的一个或多个参数：位数、时钟底板位置和尺寸、锁存类型、信号驱动强度、极性、可测试性选项和布图中的数据流方向。
15.根据权利要求11的***，其中所述寄存器布图是选自于以下形式的一种或多种形式：逻辑示意图、符号图、和物理布图。
16.根据权利要求11的***，其中所述寄存器布图为可执行代码。
CNA2007101808970A 2006-11-02 2007-10-19 设计存储器寄存器的方法和*** Pending CN101174284A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/555,747 US20080127019A1 (en) 2006-11-02 2006-11-02 Method and system for designing a memory register
US11/555,747 2006-11-02

Publications (1)

Publication Number Publication Date
CN101174284A true CN101174284A (zh) 2008-05-07

Family

ID=39422798

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101808970A Pending CN101174284A (zh) 2006-11-02 2007-10-19 设计存储器寄存器的方法和***

Country Status (2)

Country Link
US (1) US20080127019A1 (zh)
CN (1) CN101174284A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102855336A (zh) * 2011-06-27 2013-01-02 炬力集成电路设计有限公司 一种寄存器版图构造方法及***
CN108153961A (zh) * 2017-12-21 2018-06-12 盛科网络（苏州）有限公司 一种用于芯片验证的寄存器生成方法装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5995736A (en) * 1997-07-24 1999-11-30 Ati Technologies, Inc. Method and system for automatically modelling registers for integrated circuit design
US6425110B1 (en) * 1998-12-17 2002-07-23 International Business Machines Corporation Incremental design tuning and decision mediator
US6311318B1 (en) * 1999-07-13 2001-10-30 Vlsi Technology, Inc. Design for test area optimization algorithm
US6574786B1 (en) * 2000-07-21 2003-06-03 Aeroflex UTMC Microelectronics Systems, Inc. Gate array cell generator using cadence relative object design
US6816997B2 (en) * 2001-03-20 2004-11-09 Cheehoe Teh System and method for performing design rule check
US7043711B2 (en) * 2002-06-26 2006-05-09 Polar Semiconductor, Inc. System and method for defining semiconductor device layout parameters

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102855336A (zh) * 2011-06-27 2013-01-02 炬力集成电路设计有限公司 一种寄存器版图构造方法及***
CN102855336B (zh) * 2011-06-27 2015-06-10 炬芯（珠海）科技有限公司 一种寄存器版图构造方法及***
CN108153961A (zh) * 2017-12-21 2018-06-12 盛科网络（苏州）有限公司 一种用于芯片验证的寄存器生成方法装置

Also Published As

Publication number Publication date
US20080127019A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
US7480878B2 (en) Method and system for layout versus schematic validation of integrated circuit designs
US7941776B2 (en) Method of IC design optimization via creation of design-specific cells from post-layout patterns
US6536023B1 (en) Method and system for hierarchical metal-end, enclosure and exposure checking
US20080127020A1 (en) System and method for automatic elimination of voltage drop, also known as IR drop, violations of a mask layout block, maintaining the process design rules correctness
US20090293023A1 (en) Generation of standard cell library components with increased signal routing resources
US8392861B2 (en) Method of semiconductor integrated circuit device using library for estimating timing/area to place cells
KR100545748B1 (ko) 반도체 집적회로 장치의 설계 방법 및 설계 장치
EP3239865A1 (en) Method for analyzing ir drop and electromigration of ic
US11574101B2 (en) Techniques for providing optimizations based on categories of slack in timing paths
JP3420195B2 (ja) クロック配線の設計方法
US12019972B2 (en) Method and system of forming semiconductor device
US20100199252A1 (en) Routability of integrated circuit design without impacting the area
CN113051859B (zh) 用于设计上下文感知电路的方法
US10977415B2 (en) Integrated device and method of forming the same
CN101174284A (zh) 设计存储器寄存器的方法和***
US6634014B1 (en) Delay/load estimation for use in integrated circuit design
US7721171B2 (en) Scheme to optimize scan chain ordering in designs
US7418675B2 (en) System and method for reducing the power consumption of clock systems
WO2009002301A1 (en) System and method for automatic elimination of voltage drop
US7546562B1 (en) Physical integrated circuit design with uncertain design conditions
US10540463B1 (en) Placement of delay circuits for avoiding hold violations
JP4855283B2 (ja) 半導体集積回路の設計装置
WO2014064650A2 (en) Method and system for automated design of an integrated circuit using configurable cells
US20220114321A1 (en) Systems And Methods For Generating Placements For Circuit Designs Using Pyramidal Flows
US11113446B2 (en) Yield improving leaf cells optimization for semiconductor netlists

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080507