CN101163979A - 具有内部电源域的测试准备集成电路 - Google Patents
具有内部电源域的测试准备集成电路 Download PDFInfo
- Publication number
- CN101163979A CN101163979A CNA2006800127364A CN200680012736A CN101163979A CN 101163979 A CN101163979 A CN 101163979A CN A2006800127364 A CNA2006800127364 A CN A2006800127364A CN 200680012736 A CN200680012736 A CN 200680012736A CN 101163979 A CN101163979 A CN 101163979A
- Authority
- CN
- China
- Prior art keywords
- circuit
- supply voltage
- test
- integration
- digital conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
集成电路(10)具有内部电源域,内部电源域具有电源电压适配电路(14),以对电源域中的电源电压进行适配。典型地,提供多个这样的域,其中可以独立地适配电源电压。在测试期间,内部电源电压被提供给积分电路(10)中的时间积分模数转换电路(16)。在测量时间段内,测量电源电压的时间积分值。优选地,在同一测量时间间隔内,并行地执行多个内部供电电压的积分测量。优选地,通过在另一测量时间段内在彼此不同的电源电压之间进行转换来执行另一测试。这样,所测量的积分电源电压可用于检查不同电压之间的转换的速度。
Description
技术领域
本发明涉及一种包括内部电源域(power supply domain)的集成电路及此种集成电路的测试。
背景技术
在发表于the Digest of technical Papers of the 2003 IEEEInternational Solid-State Circuits Conference,San Francisco,pages109-109的题为“An Autonomous Decentralized Low-Power Systemwith Adaptive-Universal Control for a Chip MuItiProcessor”的文章中,Masayuki Miyazaki等描述了具有多个电源域的集成电路。
Masayuki Miyazaki等描述了怎样使用多个电源域来减少集成电路的耗电量。该集成电路的功能电路被分成多个模块。每一个都具有其自己的稳压电源电路,用以控制该模块中电路的电源电压和主体偏置电压(body bias voltage)。运行中,取决于各个模块处理提供给该模块的数据所必需的时钟频率,为每个模块动态地调节这些电压。
Masayuki Miyazaki等描述了在初始的芯片测试阶段期间怎样利用内置自测试(BIST)电路来确定各个频率所需要的电压。BIST电路包括A/D转换器和计数器电路,其中,A/D转换器被设置为输出相关电压的数字化测量,而计数器电路被设置为对时钟脉冲进行计数,直到该数字化电压值超过规定阈值为止。BIST电路被设置为对所测量的电压电平和电压转换间隔进行检查。Masayuki Miyazaki等将该测量值存储在查找表存储器(LUT)中,以用于选择按照所需时钟频率所支持的电压。
Masayuki Miyazaki等公开了集中式的BIST电路以及用于不同模块的相应的LUT。集中式的BIST电路经由集成电路的数据总线与LUT相连。Masayuki Miyazaki等并未公开A/D转换器的使用或用于故障测试的转换时间测量。Masayuki Miyazaki等仅仅建议必须从多个离散的可能工作电压出发而获得转换时间的测量,以用于在正常电路运行期间选择最佳电压。
国际专利申请No.WO 01/22103公开了一种测试振荡线路的方法,特别是测试锁相环(PLL)电路。在该方法中,为获得测试测量,对振荡器电路的频率进行计数。改变振荡器电路的输入电压并测量频率响应。在一个例子中,在具有鉴相器、过滤器和VCO(压控振荡器)的PLL中,PLL在鉴相器处被断开,从鉴相器来施加测试电压并测量产生的VCO频率。该专利申请并不涉及具有多个电源域的集成电路的测试。
发明内容
特别地,本发明的目的是提供具有电源域的集成电路的测试,其中,为了测试而使用简单的通用(versatile)电路。
根据权利要求1,本发明提供一种测试准备(test prepared)集成电路。根据本发明,该集成电路包括时间积分模数转换电路,其输入与内部电源导电体相连而输出与测试输出相连。这使得可以获得关于电源电压电平和电源电压电平之间的转换时间这两种测试数据。当在相对于积分时间间隔启动的预定计时关系范围内启动电源电压的转换时,积分电压取决于转换速度。典型地,该积分模数转换电路的输出结果经由扫描链路被馈送到测试输出,但是,可选地,可以提供片上比较器电路以确定所测量的积分值是否在预定的范围内,或者,更特别地,所测量的积分值是否具有预定值,并且比较结构被馈送到测试输出。
在实施例中,集成电路包括多个电源域,其具有各自的内部电源导电体和公共控制输入,该公共控制输入被设置为集中地控制每一积分模数转换电路中的积分的启动。因此,可以使用公共的积分时间间隔对多个电源导电体的电源特性进行快速测试。如果使用集中式的电压测量电路,则必须依次对不同的电源域提供积分时间间隔。通过使用这样的多个积分电路,可以使用公共的积分时间间隔。优选地,该测试控制电路提供了对电源电压的独立控制,或在测试期间对于不同的电源导电体提供了电源电压的转换。因此,可以并行地执行不同的测试。
在实施例中,积分模数转换电路包括:压控振荡器,具有与电源导电体相连的频率控制输入以及振荡器输出;频率计数器,其输入与振荡输出相连,计数输出与测试输出相连。因此,可实现简单、可靠的积分电源测量电路。
在实施例中,集成电路具有外部可访问的端子,用于控制积分时间间隔的持续时间。在可选的实施例中,片上测试控制电路控制积分时间间隔的持续时间。
优选地,响应于测试命令,片上测试控制电路使得积分模数转换电路启动积分和电源电压适配,在相对于积分起始的预定计时关系内对电源电压进行改变。在测试方法中,通过将控制信号发送至从电源导电体汲取电流的逻辑电路,以在积分期间在该逻辑电路中产生所选择的活动,来测量电源电压的活动相关性(dependence)。
下面,将利用附图中的非限定例子来描述本发明的这些及其它目的和优点。
附图说明
图1示意性地示出了集成电路。
图2示出了用于测试的信号。
图3示出了积分模数转换电路。
图4示出了测试***。
图5示出了测试过程的流程图。
图6示出了另一个积分模数转换电路。
图7示意性地示出了集成电路的实施例。
具体实施方式
图1示意性地示出了集成电路10,其具有:电源连接Vss、Vss′;多个逻辑电路块12;电源电压适配电路14;积分模数转换电路16;电压选择电路18;以及多个扫描寄存器19。电源电压适配电路14与电源连接Vss、Vss′相连。该集成电路包括内部电源导电体13,其从各个电源电压适配电路14相连至对应逻辑电路块12的电源端子。逻辑电路块12可以包括组合逻辑电路以及存储元件。
积分模数转换电路16的输入与各个内部电源导电体13相连,并且输出与扫描寄存器19相连。扫描记录接入移位寄存器链路,以用于从积分模数转换电路16输出数据。与集成电路10的其它部分相连的附加的扫描寄存器(未显示)可以是该扫描链路的一部分。积分模数转换电路16具有控制积分时间间隔的控制输入。
典型地,逻辑电路块12相互连接以传输数据,和/或连接至集成电路10的管脚以输入和/或输出数据。作为例子,附图示出了一些用于此目的的连接,但是本发明并不仅限于这个例子。典型地,逻辑电路块12在其输入和/或输出处包括电平移位电路(未显示),用以根据各个逻辑电路块12所使用的逻辑电压来移位逻辑电压电平。
在正常运行过程中,根据各个逻辑电路块12的操作环境,电源电压适配电路14在电压选择电路18的控制下对施加给电源导电体13的电源电压进行适配。例如,对那些可以低速运行或仅需要保持数据而无需执行逻辑函数的逻辑电路块12而言,可以降低到逻辑电路块12的电源电压。类似地,对逻辑电路块12来说,当其必须以较高的速度运行或开始接收变化的信号时,则可以提高到逻辑电路块12的电源电压。典型地,电压选择电路18具有输入(未显示),以用于接收关于集成电路的期望活动的信息。基于此信息,电压选择电路18选择所需要的电压,并向电源电压适配电路14发送产生的选择信号。完成方法并不影响本发明。
在电路板上或装置中制造了集成电路10之后和/或在安装了集成电路之后,对集成电路10进行测试,以检测那些可能会影响正常运行的故障。可能的故障可能包括来自电源电压适配电路14的电压过高或过低,或一个电压向另一个电压的转换过慢,或电源电压适配电路14的输出阻抗过高,这些使得当相应的逻辑电路块12汲取相当大的电流时电压将大幅下降。
图2示出了测试的运行。在测试运行的过程中,将控制信号20提供给积分模数转换电路16。控制信号20定义了测量时间间隔T。在时间间隔T中,积分模数转换电路16将来自电源导电体13的电压积分。因此,作为时间″t″的函数,电源电压V(t)对积分模数转换电路16的输出信号的效应S成比例于:
S=V(t)在时间间隔T内在时间t上的积分,
在第一测试期间,电压选择电路18通知电源电压适配电路14在时间间隔T中应保持时间间隔T以前的电压电平22(相对于基准电平23而示出)。因此,在第一测试期间,在积分模数转换电路16中,在时间间隔T内,积分电压24的效应S稳步上升。该测试用于检查电压的电平。
在第二测试期间,电压选择电路18通知电源电压适配电路14在相对于时间间隔T的起始的预定时间点处(典型地,在时间间隔T的起始处)改变电压电平。这在电源导电体13处导致变化的电压26。因此,与将获得恒压的贡献24相比,在积分模数转换电路16中积分信号28的效应S上升得更快(或更小,取决于变化的方向)。
值得注意的是,在第二测试期间,效应S取决于从一个电压电平变化到另一个的转换时间,也取决于实际电平。对于减少的转换时间,变化后的电压电平对效应S的贡献更大;反之亦然。因此,对于变化前后给定的电压电平,变化的积分效应S是转换时间的度量。这里所使用的术语″积分模数转换电路″还涵盖多个实施例,其中,积分电源电压V的非线性函数。可以理解的是,如果该函数是已知的,则可以容易地从这种积分中获得关于电压和转换时间的信息。此外,可以注意到,这里所使用的″积分″也涵盖这样的函数或电源在时间间隔T上的时间平均。
图3示出了积分模数转换电路16的实施例。该电路包括压控振荡器30、计算器32和寄存器34。压控振荡器的频率控制输入Vm与电源导电体13(未显示)相连,而振荡器输出与计数器32的计数器输入相连。计数器32的计数输出与寄存器34相连。积分模数转换电路16的控制输入与计数器32的复位输入以及寄存器34的加载输入相连,这样,计数器32将在时间间隔T的起始处复位,并且,在时间间隔T结束之后,来自计数器32的计数将被加载到寄存器34中。因此,如果本地振荡器30的频率F是电源导电体13处的电压V的函数F(V),则在时间间隔T结束处计数器32中的计数C近似为:
C=在时间间隔T内在时间t上积分的积分F(V(t))
因此,图3的电路用作积分模数转换电路16。典型地,函数F(V)在所使用的电压范围内近似为线性,在此种情况下,积分近似地成比例于:
在时间间隔T内在时间上积分的积分V(t)
然而,这里所使用的术语″积分模数转换电路″还涵盖F(V)不是线性的实施例。
例如,压控振荡器30实现为环形振荡器(例如连接在环路中的奇数个数字反相器电路(未示出)),其从电源导电体13接收电源电压。这种电路的振荡频率取决于电源电压超过环形振荡器中晶体管的阈值电压的程度。在实施例中(未显示),模数转换电路16的控制输入还与压控振荡器30相连,以在不进行测试的时候禁用压控振荡器。因此,降低了耗电量,并且,避免了来自压控振荡器30的可能干扰。
计数器32可以是一个纹波计数器(ripple counter),或任何其它适当种类的计数器。优选地,计数器32还从用于进行测试的电源导电体13接收其电源。因此,可以独立于其它电源导电体13的电源电压而使用一个内部电源导电体13的模数转换电路16,这可以加速测试。寄存器34可以是扫描寄存器中的一个,或是独立寄存器,该独立寄存器的输出与扫描寄存器的输入相连,以用于加载测试结果。
图4示出了测试***,包括与集成电路相连的测试装置40。测试装置40具有与集成电路10相连的一个或多个输出,用于提供测试命令、测试图案和测试计时信号。测试装置的输入与集成电路10的输出相连,用于接收测试结果。
图5示出了该测试***的运行的流程图。在第一步骤51中,测试装置40向集成电路10施加使集成电路10进入测试模式的信号。在第二步骤52中,测试装置40向集成电路10施加使电源电源适配电路14输出所选择的电压的信号。
在第三步骤53中,测试装置40向集成电路10施加使积分模数转换电路16在时间间隔T上对电压进行积分的信号。优选地,这个时间间隔T是由来自测试装置40的信号定义的(例如,直接利用施加到集成电路10输入的脉冲,或利用施加到集成电路10的测试时钟信号的多个时钟周期)。优选地,时间间隔的持续时间可以由集成电路10中的内部计时器电路定义。
在第四步骤54中,测试装置40向集成电路10施加信号,以将积分测量的结果从积分电路10转移至测试装置40以供检测。第二步骤52、第三步骤53和第四步骤54可以针对不同的电压设置而重复多次。或者,在第四步骤54中执行转移,以便在每个电压处进行测试之后,只在需要为新结果腾出空间时才转移测试结果,这样最终将多个电压的结果一同转移出去。
在第五步骤55中,测试装置40向集成电路10施加使电源电源适配电路14输出所选择的电压的信号。在第六步骤56中,测试装置40向集成电路10施加使积分模数转换电路16在时间间隔T上对电压进行积分的信号。与该时间间隔的起始同步,测试装置40施加使电源电压适配电路14改变电压的信号。这些信号可以用作提供给集成电路的命令信号,而集成电路10可以被设置为响应于与启动时间间隔的计时信号相同的计时信号而实现这些命令。可选地,可以设置测试装置40和集成电路,以使得由测试装置从外部集成电路10施加计时信号,来触发启动电压转换。在该时间间隔结束处,集成电路10获取结果。
尽管,在积分的启动与电源电压转换的启动(优选地,基本上在积分的启动时,因为这导致对转换速度的最高灵敏度)之间有预定的计时关系,其中更优选地是一种同步形式,但应该了解到,预定的计时关系并不是必需的。如果整个转换是在积分时间间隔T内,则产生的积分电源电压值取决于该转换速度,而不是启动时间。因此,只要该计时关系是在预定的范围内,就将获得一致的测试结果。
xxx T和待测的电源电压的多个示例
在第七步骤57中,测试装置40向集成电路10施加信号,以将积分测量的结果从积分电路10转移至测试装置40以供检测。第五到第七步骤可以针对不同的电压转换而重复多次。
在第八步骤58中,测试装置对结果进行评估,以确定第三步骤53所测量的积分电压是否在对应于可接受电压的范围内,并确定第六步骤56所测量的积分电压是否在对应于可接受转换时间的范围内。如果否,则集成电路10被拒绝。
在另一个实施例中,在集成电路10的内部执行结果是否在可接受范围内的比较。
图6示出了积分模数转换电路16的另一个实施例。这个实施例包括基准电路60和比较器电路62。比较器电路将来自寄存器34的结果与来自基准电路60的基准值进行比较,并将对比结果提供给扫描链路,以用于输出到测试装置。在实施例中,基准电路60呈现多个基准值,对不同电压的测量来说,基准电路60由控制基准电压的选择的相同电路所控制,以输出相应的基准值。类似地,基准电路60可以呈现一个或多个基准值,对一个或多个电压转换的测量来说,基准电路60由控制转换的选择的相同电路所控制,以输出相应的基准值。这样,用于移出测试结果的时间被最小化。在图6的实施例中,积分模数转换电路16的积分电压输出经由比较器电路62和扫描链路连接至测试输出。不需要旁路比较器电路62的与测试输出的独立相连。但是,可选地,可以在所选择的测试命令的控制下,提供并激活这样的独立连接,以便可以按照命令实现对积分电压测量的存取。
图7示出了集成电路10的实施例,其中,测试控制电路70被并入集成电路10,与集成电路的外部可访问的测试接口72相连。在这个实施例中,测试控制电路70的输出与积分模数转换电路16相连,用于控制时间间隔T的开始和结束,输出与电压选择电路18相连,用于控制测试过程中的电源电压(或变化)的施加(可选地,测试控制电路70可以直接与电源电压适配电路14相连,以在正常(非测试)运行过程中,在没有用于选择电压的电压选择电路18的介入的情况下来控制电压)。
在运行中,测试控制电路70经由接口72接收测试命令。用于接收和执行测试命令的结构本来就是已知的。响应于特殊的测试命令,测试控制电路70通知积分模数转换电路16启动积分,并通知一个或多个电源电压适配电路14在与积分启动的预定计时关系内启动电源电压的变化。接着,测试控制电路通知积分的结束。为此,测试控制电路的一部分可以包括定义积分的持续时间的计时器电路,或者测试控制电路70可以从在测试接口72处接收到的时钟信号中推出该持续时间。优选地,测试控制电路被设置为对被彼此独立地施加到内部电源导电体的电源电压进行控制,或者,优选地,被设置为至少控制响应于测试命令而进行转换的电压,例如这取决于通过测试接口72提供的数据。
优选地,在逻辑电路块12不活动(从而没有内部信号转换)的时候执行所描述的测试。在另一个实施例中,执行附加测试,其包括在逻辑电路块12中引起信号转换,同时对电源电压进行积分以用于测试。在该另一个实施例中,在时间间隔T内,可以将由测试装置提供的一系列测试图案施加到逻辑电路块12。优选地,使用多对连续的测试图案,其在逻辑电路块12中引起大量的信号转换。如果在内部电源导电体13处的电压电平受到这样的转换的强有力的影响,则这将在积分值中显露出来。
除取决于电路电压之外,许多种电压模数转换电路产生的数字输出结果还取决于电路温度。通过并行地在电路中的不同位置处测量积分电压测量电路的积分电压,这可以用于测量电路中的局部温度变化,同时使逻辑电路12进行可能在某个空间图中引起热耗散的活动。虽然具有压控振荡器和计数器的实施例是积分模数转换电路16的优选实施例,但也应该了解,其它实施例也是可能的。在一个可选的实施例中,可以使用后面是模数转换器电路的模拟积分电路。积分电路在时间间隔T的起始处复位,而它的输出信号在时间间隔结束处则被转换成数字值。然而,这样的方案较复杂,且对噪声和温度的影响敏感。
在另一个可选的实施例,可以使用后面是数字求和电路的模数转换器电路。在时间间隔T期间,对该转换器的输出信号进行数字求和。然而,这样的方法较复杂。在另一个可选的方案中,使用压控延迟电路和计数器。在这个实施例中,在测量的起始处将信号送入延迟电路,并且来自电源导电体13的电压被用来控制延迟。计数器对信号所引起的延迟进行计数,并将这个信号作为积分测量而输出。应该注意,在这种情况下,测量的时间间隔并不具有预定的持续时间。然而,这样的方案需要高频计数器和/或长延迟线。
Claims (13)
1.一种具有内部电源域的测试准备集成电路(10),该集成电路(10)包括:
-用于所述电源域的内部电源导电体(13);
-电源电压适配电路(14),用于选择性地对内部电源导电体(13)上的电压进行适配;
-测试输出;
-积分模数转换电路(16),其输入与内部电源导电体(13)相连,输出与测试输出相连。
2.如权利要求1所述的测试准备集成电路,包括多个电源域,其具有各自的内部电源导电体(13)、用于每一个电源域或一组电源域的电源电压适配电路和积分模数转换电路(16)、以及被设置为集中地控制每一个积分模数转换电路(16)中的积分的开始的公共控制输入。
3.如权利要求2所述的测试准备集成电路,包括测试控制电路(70),其被设置为使得用于可独立选择的电源电压转换的控制信号在相对于积分的开始的预定相对计时范围内被发送到电源电压适配电路(14)的至少一部分。
4.如权利要求1所述的测试准备集成电路,包括扫描输出与测试输出相连的扫描链路(19),积分模数转换电路(16)的输出经由扫描链路(16)与测试输出相连。
5.如权利要求1所述的测试准备集成电路,其中,积分模数转换电路(16)包括:压控振荡器(30),具有与电源导电体(13)相连的频率控制输入以及振荡器输出;计数器,输入与振荡器输出相连且计数输出与测试输出相连。
6.如权利要求1所述的测试准备集成电路,包括与积分模数转换电路(16)的控制输入相连的外部可访问的端子,以用于提供持续时间信号,该持续时间信号控制积分模数转换电路(16)的积分时间间隔的持续时间。
7.如权利要求1所述的测试准备集成电路,包括具有内部计时电路的测试控制电路(70),其被设置为产生持续时间信号并与积分模数转换电路(16)的控制输入相连,以用于提供持续时间信号,来控制积分模数转换电路(16)的积分时间间隔的持续时间。
8.如权利要求1所述的测试准备集成电路,包括测试控制电路(70),其输入(72)用于接收测试命令,并且输出与积分模数转换电路(16)以及电源电压适配电路(14)相连,该测试控制电路(70)被设置为:响应于测试命令,使得积分模数转换电路(16)开始积分,并使得电源电压适配电路(14)以相对于积分开始的预定范围内的相对计时对电源电压进行改变。
9.如权利要求1所述的测试准备集成电路,其包括基准值产生电路(60)和比较器电路(62),该比较器电路(62)的输入与积分模数转换电路(30,32)的输出以及基准值产生电路(60)输出相连,比较器电路(62)的输出与测试输出相连。
10.一种集成电路(10)的测试方法,该集成电路(10)包括具有电源电压适配电路(14)的内部电源域,所述电源电压适配电路(14)用于对电源域中的电源电压进行适配,该方法包括:
-向积分电路(10)中的积分模数转换电路(16)施加电源电压;
-通过在测量时间段内保持所选择的电源电压,并通过在测量时间段内集成电路(10)中的时间积分来读出由积分模数转换电路(14)建立的输出信号,来测量电源电压的积分值。
11.如权利要求10所述的方法,该方法包括:通过向电源电压适配电路(14)发送在另一测量时间段内在彼此不同的电源电压之间进行转换的控制信号,并通过在第二测量时间段内集成电路(10)中的时间积分来读出由积分模数转换电路(14)建立的另一输出信号,来测量关于供电电压转换时间的信息。
12.如权利要求10所述的方法,该方法包括:通过在测量时间段内在各自的电源域中保持所选择的电源电压,并通过在测量时间段内集成电路(10)中对各自的电源域的电源电压进行时间积分来读出由各自的积分模数转换电路(14)建立的输出信号,来测量多个各自的电源电压域的电源电压的积分值。
13.如权利要求10所述的方法,其中,集成电路包括电源连接与电源电压适配电路(14)相连的电源逻辑电路(12),所述方法包括:通过向电源电压适配电路(14)发送控制信号,以在测量时间段内保持所选择的供电电压,以及通过向逻辑电路(12)发送另一控制信号,以在测量时间段内在逻辑电路(12)中产生所选择的活动,来测量电源电压的活动相关性。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05103146.6 | 2005-04-19 | ||
EP05103146 | 2005-04-19 | ||
PCT/IB2006/051168 WO2006111910A2 (en) | 2005-04-19 | 2006-04-13 | Test prepared integrated circuit with an internal power supply domain |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101163979A true CN101163979A (zh) | 2008-04-16 |
CN101163979B CN101163979B (zh) | 2011-08-31 |
Family
ID=37115535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800127364A Expired - Fee Related CN101163979B (zh) | 2005-04-19 | 2006-04-13 | 具有内部电源域的测试准备集成电路及其测试方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8552734B2 (zh) |
EP (1) | EP1875258B1 (zh) |
JP (1) | JP2008537140A (zh) |
CN (1) | CN101163979B (zh) |
AT (1) | ATE441118T1 (zh) |
DE (1) | DE602006008766D1 (zh) |
WO (1) | WO2006111910A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105137330A (zh) * | 2014-05-22 | 2015-12-09 | 炬芯(珠海)科技有限公司 | 多电压域数字电路的验证装置及其运行方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8531204B2 (en) | 2008-11-13 | 2013-09-10 | Nxp, B.V. | Testable integrated circuit and test method therefor |
GB2480847B (en) * | 2010-06-03 | 2014-12-10 | St Microelectronics Res & Dev | Remote testing system |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4528505A (en) * | 1983-03-29 | 1985-07-09 | Motorola, Inc. | On chip voltage monitor and method for using same |
US5498972A (en) * | 1990-08-15 | 1996-03-12 | Telefonaktiebolaget Lm Ericsson | Device for monitoring the supply voltage on integrated circuits |
US5510748A (en) * | 1994-01-18 | 1996-04-23 | Vivid Semiconductor, Inc. | Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries |
US6177801B1 (en) * | 1999-04-21 | 2001-01-23 | Sunrise Telecom, Inc. | Detection of bridge tap using frequency domain analysis |
ATE321274T1 (de) | 1999-09-23 | 2006-04-15 | Univ Washington | Ladungs-basierter integrierter frequenzmessungs- selbsttest |
JP2001257592A (ja) * | 2000-03-09 | 2001-09-21 | Mitsubishi Electric Corp | 計測装置 |
GB2376081B (en) * | 2001-03-14 | 2004-12-08 | Micron Technology Inc | Measurement of the integrity of a power supply |
CN1286269C (zh) * | 2002-01-23 | 2006-11-22 | 皇家飞利浦电子股份有限公司 | 集成电路和电池供电的电子设备 |
US7309998B2 (en) * | 2002-12-02 | 2007-12-18 | Burns Lawrence M | Process monitor for monitoring an integrated circuit chip |
-
2006
- 2006-04-13 DE DE602006008766T patent/DE602006008766D1/de active Active
- 2006-04-13 EP EP06727936A patent/EP1875258B1/en not_active Not-in-force
- 2006-04-13 JP JP2008507237A patent/JP2008537140A/ja not_active Withdrawn
- 2006-04-13 CN CN2006800127364A patent/CN101163979B/zh not_active Expired - Fee Related
- 2006-04-13 WO PCT/IB2006/051168 patent/WO2006111910A2/en active Application Filing
- 2006-04-13 AT AT06727936T patent/ATE441118T1/de not_active IP Right Cessation
- 2006-04-13 US US11/911,732 patent/US8552734B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105137330A (zh) * | 2014-05-22 | 2015-12-09 | 炬芯(珠海)科技有限公司 | 多电压域数字电路的验证装置及其运行方法 |
CN105137330B (zh) * | 2014-05-22 | 2018-09-25 | 炬芯(珠海)科技有限公司 | 多电压域数字电路的验证装置及其运行方法 |
Also Published As
Publication number | Publication date |
---|---|
DE602006008766D1 (de) | 2009-10-08 |
EP1875258B1 (en) | 2009-08-26 |
JP2008537140A (ja) | 2008-09-11 |
US8552734B2 (en) | 2013-10-08 |
WO2006111910A3 (en) | 2007-03-01 |
US20100013493A1 (en) | 2010-01-21 |
CN101163979B (zh) | 2011-08-31 |
EP1875258A2 (en) | 2008-01-09 |
ATE441118T1 (de) | 2009-09-15 |
WO2006111910A2 (en) | 2006-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6703820B2 (en) | Method and circuit for testing high frequency mixed signal circuits with low frequency signals | |
JP5759316B2 (ja) | 集積回路における電力消費を測定するための方法およびシステム | |
US6421801B1 (en) | Testing IO timing in a delay locked system using separate transmit and receive loops | |
US6584591B1 (en) | Timing control for input/output testability | |
US7355387B2 (en) | System and method for testing integrated circuit timing margins | |
CN101163979B (zh) | 具有内部电源域的测试准备集成电路及其测试方法 | |
US7921346B2 (en) | Verification of array built-in self-test (ABIST) design-for-test/design-for-diagnostics (DFT/DFD) | |
US6316929B1 (en) | Frequency measurement test circuit and semiconductor integrated circuit having the same | |
US7254505B2 (en) | Method and apparatus for calibrating delay lines | |
JP2004144746A (ja) | 低インピーダンスの測定システム及び方法 | |
WO2010023583A1 (en) | Method of testing analog circuitry in an integrated circuit device | |
US7710101B2 (en) | Method and system for measuring maximum operating frequency and corresponding duty cycle for an I/O cell | |
US6381722B1 (en) | Method and apparatus for testing high speed input paths | |
US5969653A (en) | Testing control signals in A/D converters | |
Zjajo et al. | Power-scan chain: design for analog testability | |
KR100438464B1 (ko) | 반도체 집적 회로 및 패드셀의 기능 테스트를 위한 방법 | |
JP3323121B2 (ja) | 半導体装置の測定方法及び測定装置 | |
US7543203B2 (en) | LSSD-compatible edge-triggered shift register latch | |
KR20060068187A (ko) | 반도체 메모리 장치내의 클럭 주파수 선택방법 및 이를이용한 클럭 주파수 선택기 | |
JPH10505683A (ja) | クロック信号を論理的に組合せることにより電子回路をテストする方法及びこのようなテスト機構を装備した電子回路 | |
Nose et al. | A 0.016 mm $^{2} $, 2.4 GHz RF Signal Quality Measurement Macro for RF Test and Diagnosis | |
US6556036B2 (en) | Semiconductor integrated circuit device | |
US6737858B2 (en) | Method and apparatus for testing current sinking/sourcing capability of a driver circuit | |
US6483771B2 (en) | Semiconductor memory device and method of operation having delay pulse generation | |
US20110018550A1 (en) | Integrated circuit with test arrangement, integrated circuit arrangement and text method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110831 Termination date: 20130413 |