CN101162335A - 栅极驱动器、光电装置、电子设备以及驱动方法 - Google Patents
栅极驱动器、光电装置、电子设备以及驱动方法 Download PDFInfo
- Publication number
- CN101162335A CN101162335A CNA2007101631330A CN200710163133A CN101162335A CN 101162335 A CN101162335 A CN 101162335A CN A2007101631330 A CNA2007101631330 A CN A2007101631330A CN 200710163133 A CN200710163133 A CN 200710163133A CN 101162335 A CN101162335 A CN 101162335A
- Authority
- CN
- China
- Prior art keywords
- grid
- voltage
- selection
- output
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明公开了可以降低栅极线驱动所导致的功耗量的栅极驱动器、光电装置、电子设备以及驱动方法。其中,栅极驱动器(30)包括:栅极输出电路GO1,输出用于选择栅极线G1的选择信号;栅极输出电路GO2,在栅极线G1的选择期间的下一个选择期间,输出用于选择栅极线G2的选择信号;晶体管Q1,作为设置于栅极输出电路GO1、GO2的输出之间的第一栅极线短路电路。晶体管Q1在栅极线G1的选择期间和栅极线G2的选择期间之间,使栅极输出电路GO1、GO2的输出短路。
Description
技术领域
本发明涉及栅极驱动器、光电装置、电子设备以及驱动方法等。
背景技术
近年来,作为搭载在便携式电话机等电子设备上的液晶显示(Liquid Crystal Display:LCD)面板(广义上的显示面板。更广义上的光电装置),公知的有简单矩阵方式的LCD面板以及使用了薄膜晶体管(Thin Film Transistor:以下简称为TFT)等开关元件的有源矩阵方式的LCD面板。
简单矩阵方式与有源矩阵方式相比易于实现低功耗化,但是却难于实现多色彩化和活动图像显示。另一方面,有源矩阵方式适于多色彩化和活动图像显示,却难于实现低功耗化。
在简单矩阵方式的LCD面板或有源矩阵方式的LCD面板中进行驱动以使施加于构成像素的液晶(广义上的光电物质)上的外加电压为交流。作为这样的交流驱动方法,广泛使用线反转驱动或域反转驱动(帧反转驱动)。在线反转驱动中进行驱动以使液晶的外加电压的极性对应一条或多条扫描线进行反转。在域反转驱动中进行驱动以使液晶的外加电压的极性对应域(对应帧)进行反转。
这时,通过根据反转驱动定时(timing,时序)提供给对置电极(公共电极)的对置电极电压(公共电压)变化,可以降低外加于像素电极的电压电平,其中,该对置电极与构成像素的像素电极对置。
在进行这样的交流驱动时,液晶的充放电会导致功耗量增大。例如在专利文献1中公开了以下技术:在反转驱动时,通过使隔着液晶的两个电极短路而使存储在液晶里的电荷初始化,并通过转变为电极短路前的电压的中间电压而实现低功耗化。
专利文献1:日本特开2002-244622号公报
但是,专利文献1所公开的技术,存在以下问题:功耗量的削减效果要依存于在源极线上给定的电压。因此,存在电荷量的削减效果不那么理想的情况,其中该电荷量是对极性反转的对置电极进行充放电的电荷量。此外,在专利文献1所公开的技术中,存在以下问题:根据在源极线上给定的电压和对置电极电压的极性之间的关系,使隔着液晶的两个电极短路,从而会导致应该充放电的电荷量反而增加,低功耗化的效果弱化的情况。
另一方面,驱动LCD面板时,需要驱动栅极线。但是,在专利文献1所公开的技术中,不能降低栅极线驱动导致的功耗量。假设,即使在使栅极线和对置电极短路时,和使源极线和对置电极短路的情况不同,不仅难以获得低功耗化的效果,也会使画质劣化。
这样,为了获得一定的低功耗化效果,优选可以降低栅极线驱动导致的功耗量。
发明内容
本发明可以提供能够降低栅极线的驱动导致的功耗量的栅极驱动器、光电装置、电子设备以及驱动方法。
为了解决上述技术问题,本发明涉及一种栅极驱动器,该栅极驱动器用于扫描光电装置的第一及第二栅极线,包括:第一栅极输出电路,输出用于选择所述第一栅极线的选择信号;第二栅极输出电路,在所述第一栅极线的选择期间的下一个选择期间,输出用于选择所述第二栅极线的选择信号;第一栅极线短路电路,设置于所述第一及第二栅极输出电路的输出之间,其中,所述第一栅极线短路电路在所述第一栅极线的选择期间和所述第二栅极线的选择期间之间,使所述第一及第二栅极输出电路的输出短路。
根据本发明,在第一栅极线的选择信号的下降沿、第二栅极线的上升沿再利用电荷,可以在不从外部充放电电荷的情况下,使选择信号的电平发生变化。因此,可以削减使第一及第二栅极线的电压发生变化时应该充放电的电荷量,所以可以降低栅极线驱动导致的功耗量。其结果是在驱动光电装置时,必然可以获得一定的低功耗化的效果。
此外,在本发明涉及的栅极驱动器中,所述第一及第二栅极输出电路的各栅极输出电路包括:第一开关电路,设置于提供有栅极线的非选择电压的非选择电压用电源线和该栅极输出电路的输出之间;第二开关电路,设置于提供有栅极线的选择电压的选择电压用电源线和该栅极输出电路之间,其中,在所述第一及第二开关电路为非导通状态的期间之后,将所述第一及第二开关电路的其中之一设定为导通状态。
此外,在本发明涉及的栅极驱动器中,所述第一栅极线短路电路是晶体管,在所述第一及第二栅极线的非选择期间,可以进行栅极控制以使所述晶体管为导通状态。
根据上述任一项发明,可以以简单的结构,在驱动栅极线时再利用电荷,从而实现低功耗化。
此外,在本发明涉及的栅极驱动器中,在所述第一及第二栅极输出电路的输出的短路期间后,在所述第一栅极线的电压变化为低电位侧电压的定时,在所述第一栅极线所选择的像素中写入灰阶信号。
根据本发明,在第一栅极线所选择的像素中,在该第一栅极线的选择信号的电压变化为低电位侧电压的定时(timing)写入电压,所以,即使由于第一及第二栅极线的短路导致像素选择期间重复,也不会使画质劣化。
此外,本发明涉及一种光电装置,包括:多条栅极线;多条源极线;多个像素,各像素由各栅极线和各源极线指定;根据上述任一项所述的栅极驱动器,在所述多条栅极线中,至少扫描所述第一及第二栅极线。
此外,本发明涉及一种光电装置,包括:多条栅极线;多条源极线;多个像素,各像素由各栅极线和各源极线指定;第一栅极线短路电路,设置于所述多条栅极线中的第一栅极线和接着该第一栅极线被选择的第二栅极线之间,其中,所述第一栅极线短路电路,在所述第一栅极线的选择期间和所述第二栅极线的选择期间之间,使所述第一及第二栅极线短路。
此外,在本发明涉及的光电装置中,所述第一栅极线短路电路为晶体管,在所述第一及第二栅极线的非选择期间,进行栅极控制以使所述晶体管为导通状态。
此外,在本发明涉及的光电装置中,在所述第一及第二栅极输出电路的输出的短路期间后,在所述第一栅极线的电压变化为低电位侧电压的定时,在所述第一栅极线所选择的像素中写入灰阶信号。
在所述第一及第二栅极输出电路的输出的短路期间后,在所述第一栅极线的电压变化为低电位侧电压的定时,在所述第一栅极线选择的像素中写入灰阶信号。
此外,在本发明涉及的光电装置中,可以包括:第一栅极输出电路,输出用于选择所述第一栅极线的选择信号;第二栅极输出电路,在所述第一栅极线的选择期间的下一个选择期间,输出用于选择所述第二栅极线的选择信号。
此外,在本发明涉及的光电装置中,可以包括用于向所述多条源极线提供各像素对应的灰阶信号的源极驱动器。
此外,本发明涉及一种·包括上述任一项所述的栅极驱动器的光电装置。
根据上述任一项发明,在第一栅极线的选择信号的下降沿、第二栅极线的上升沿再利用电荷,可以在不从外部充放电电荷的情况下,使选择信号的电平发生变化。因此,可以削减使第一及第二栅极线的电压发生变化时应该充放电的电荷量,所以可以降低栅极线驱动导致的功耗量。其结果是可以提供一种必然能够获得一定的低功耗化效果的光电装置。
此外,本发明涉及一种包括上述任一项所述的栅极驱动器的电子设备。
此外,本发明涉及一种包括上述任一项所述的光电装置的电子设备。
根据上述任一项发明,可以提供一种光电装置,该光电装置通过在驱动栅极线时再利用电荷,必然会获得一定的低功耗化效果。
此外,本发明涉及一种驱动方法,该驱动方法用于扫描光电装置的第一及第二栅极线,在所述第一栅极线的选择期间,输出用于选择该第一栅极线的选择信号,在所述第一栅极线的选择期间和所述第二栅极线的选择期间之间,使所述第一及第二栅极线短路,使第一及第二栅极线短路后、在电截止所述第一及第二栅极线的状态下,在所述第二栅极线的选择期间,输出用于选择所述第二栅极线的选择信号。
此外,在本发明涉及的驱动方法中,在所述第一及第二栅极线短路后,在所述第一栅极线的电压变化为低电位侧电压的定时,在所述第一栅极线选择的像素中写入灰阶信号。
附图说明
图1是本实施例的液晶装置的结构例框图。
图2是图1的栅极驱动器的结构例框图。
图3是图1的源极驱动器的结构例框图。
图4是图3的基准电压发生电路、DAC以及源极线驱动电路的结构例说明图。
图5是图1的电源电路的结构例框图。
图6示出了图1的显示面板的驱动波形的一个例子。
图7是本实施例的极性反转驱动的说明图。
图8示出了本实施例的栅极驱动器的结构要部的一个例子。
图9是图8的输出缓冲器的控制信号的一个例子的时序图。
图10示出了本实施例的栅极驱动器的驱动波形的一个例子。
图11是本实施例的变形例的液晶装置的其他结构例框图。
图12是使用了本实施例或本变形例的栅极驱动器的电子设备的结构例框图。
具体实施方式
参照下面的附图,对本发明的优选实施例进行详细地说明。此外,以下说明的实施例并没有对权利要求书中记载的本发明内容进行不当的限定。以下说明的所有结构并不一定都是本发明的必要构成要件。
1、液晶装置
图1是本实施例的液晶装置的框图示例。
液晶装置10(液晶显示装置。广义上的显示装置)包括显示面板12(狭义上的液晶面板、LCD(Liquid Crystal Display)面板)、源极驱动器20(广义上的数据线驱动电路)、栅极驱动器30(广义上的扫描线驱动电路)、显示控制器40、电源电路50。此外,液晶装置10没有必要包含所有这些电路模块,也可以是省略其一部分电路模块的结构。
这里,显示面板12(广义上的光电装置)包括多条栅极线(广义上的扫描线)、多条源极线(广义上的数据线)、以及由各栅极线和各源极线指定各像素的多个像素。这时,通过在各像素将薄膜晶体管TFT(Thin Film Transistor,广义上的开关元件)连接于源极线,将像素电极连接于该TFT,从而可以构成有源矩阵型的液晶装置。
更具体地说,显示面板12是在有源矩阵基板(例如玻璃基板)上形成有非晶硅薄膜的非晶硅液晶面板。在有源矩阵基板上配置有多条沿图1的Y方向排列并分别向X方向延伸的栅极线G1~GM(M是大于等于2的自然数)、多条沿X方向排列并分别向Y方向延伸的栅极线S1~SN(N是大于等于2的自然数)。此外,在与栅极线GK(1≤K≤M,K是自然数)和源极线SL(1≤L≤N,L是自然数)的交叉点对应的位置上设置有薄膜晶体管TFTKL(广义上的开关元件)。
TFTKL的栅电极连接于栅极线GK,TFTKL的源电极连接于源极线SL,TFTKL的漏电极连接于像素电极PEKL。在该像素电极PEKL和对置电极CE(共同电极、公共电极)之间形成液晶电容CLKL(液晶元件)和辅助电容CSKL,其中,该对置电极CE与像素电极PEKL隔着液晶(广义上的光电物质)对置。此外,在形成有TFTKL、像素电极PEKL等的有源矩阵基板和形成有对置电极CE的对置基板之间封入液晶,像素的穿透率根据像素电极PEKL和对置电极CE之间的外加电压而发生变化。
给定对置电极CE的对置电极电压VCOM的电压电平(高电位侧电压VCOMH、低电位侧电压VCOML)是由电源电路50所包含的对置电极电压生成电路生成的。例如,对置电极CE在对置基板上形成为一面。
源极驱动器20基于灰阶数据驱动显示面板12的源极线S1~SN。另一方面,栅极驱动器30扫描(依次驱动)显示面板12的栅极线G1~GM。
显示控制器40根据未图示的中央运算处理装置(CentralProcessing Unit:CPU)等主机设定的内容控制源极驱动器20、栅极驱动器30以及电源电路50。更具体地说,显示控制器40对于源极驱动器20和栅极驱动器30进行例如工作模式的设定或提供在内部生成的垂直同步信号或水平同步信号,对于电源电路50,控制外加于对置电极CE上的对置电极电压VCOM的电压电平的极性反转定时(timing)。
电源电路50基于从外部提供的基准电压,生成驱动显示面板12所必须的各种电压电平(灰阶电压)或对置电极CE的对置电极电压VCOM的电压电平。
这样结构的液晶装置10,在显示控制器40的控制下,基于从外部提供的灰阶数据,源极驱动器20、栅极驱动器30以及电源电路50相互协调以驱动显示面板12。
此外在图1中,将源极驱动器20、栅极驱动器30以及电源电路50集成化,可以构成作为半导体装置(集成电路、IC)的显示驱动器60。
此外,在图1中显示驱动器60可以内置有显示控制器40。或者在图1中,显示驱动器60也可以是将源极驱动器20及栅极驱动器30中的任何一个与电源电路50集成化的半导体装置。
1、栅极驱动器
图2示出了图1的栅极驱动器30的结构例。
栅极驱动器30包括移位寄存器32、电平移位器34、输出缓冲器36。
移位寄存器32包括与各栅极线对应设置、依次连接的多个触发器。该移位寄存器32如果与时钟信号CLK同步将使能输入输出信号EIO保持在触发器中,则依次与时钟信号CLK同步将使能输入输出信号EIO移位至邻接的触发器。这里,所输入的使能输入输出信号EIO是从显示控制器40提供的垂直同步信号。
电平移位器34将来自移位寄存器32的电压电平移位为与显示面板12的液晶元件和TFT的晶体管能力相适应的电压电平。作为该电压电平需要高电压电平,因此,采用了和其他逻辑电路部不同的高耐压工序。
输出缓冲器36将电平移位器34移位了的扫描电压(选择信号)进行缓冲并输出到栅极线,并驱动栅极线。扫描电压是非选择电压和选择电压中的任意一种。
本实施例中的数据驱动器30的输出缓冲器36至少在驱动作为第一及第二栅极线的栅极线G1、G2时进行电荷的再利用,从而可以降低栅极线的驱动导致的功耗。
此外,在本实施例中,是由移位寄存器32通过移位使能输入输出信号EIO从而扫描栅极线,但是并不仅限定于此,例如也可以是栅极驱动器30包括地址解码器,基于该地址解码器的解码结果选择栅极线。
1、源极驱动器
图3示出了图1的源极驱动器20的结构例。
源极驱动器20包括移位寄存器22、线锁存器24、26、基准电压发生电路27、DAC 28(Digital-to-Analog Converter)(广义上的数据电压生成电路)、源极线驱动电路29。
移位寄存器22包括与各源极线对应设置、依次连接的多个触发器。该移位寄存器22如果与时钟信号CLK同步保持使能输入输出信号EIO,则依次与时钟信号CLK同步将使能输入输出信号EIO移位至邻接的触发器。
例如以18位(6位(灰阶数据)×3(RGB各色))为单位从显示控制器40向线锁存器24输入灰阶数据(DIO)。线锁存器24与由移位寄存器22的各触发器依次移位的使能输入输出信号EIO同步锁存该灰阶数据(DIO)。
线锁存器26与由显示控制器40提供的水平同步信号LP同步,锁存由线锁存器24锁存的一水平扫描单位的灰阶数据。
基准电压发生电路27生成64(=26)种的基准电压。由基准电压发生电路27将生成的64种基准电压提供给DAC 28。
DAC(数据电压生成电路)28生成应该提供给各源极线的模拟的数据电压。具体地说,DAC 28基于来自线锁存器26的数字的灰阶数据,选择来自基准电压发生电路27的基准电压中的任意一个基准电压,输出数字的灰阶数据对应的模拟的数据电压。
源极线驱动电路29缓冲来自DAC 28的数据电压并输出到源极线,并驱动源极线。具体地说,源极线驱动电路29包括对应各源极线设置的以电压输出器方式连接的运算放大器OPC(广义上的阻抗转换电路),这些各运算放大器OPC将来自DAC 28的数据电压进行阻抗转换,并输出到各源极线。
此外,在图3中采用了将数字的灰阶数据进行数字/模拟转换,通过源极线驱动电路29输出到源极线的结构,但是也可以采用将模拟的视频信号进行取样保持,通过源极线驱动电路29输出到源极线的结构。
图4示出了图3的基准电压发生电路27、DAC 28以及源极线驱动电路29的结构例。在图4中,灰阶数据是六位的数据D0~D5,XD0~XD5表示各位的数据的反转数据。此外,在图4中,和图3相同的部分标注了相同的符号,并省略了对其的说明。
基准电压发生电路27将两端的电压VDDH、VSSH进行电阻分割,生成64种基准电压。各基准电压与6位的灰阶数据所表示的各灰阶值对应。各基准电压共同地提供给源极线S1~SN的各源极线。
DAC 28包括与各条源极线对应设置的解码器,各解码器将灰阶数据对应的基准电压输出到运算放大器OPC。
1、电源电路
图5示出了图1的电源电路的结构例。
电源电路50包括正方向两倍升压电路52、扫描电压生成电路54、对置电极电压生成电路56。该电源电路50上提供有***接地电源电压VSS和***电源电压VDD。
在正方向两倍升压电路52上提供有***接地电源电压VSS和***电源电压VDD。此外,正方向两倍升压电路52以***接地电源电压VSS为基准,生成将***电源电压VDD在正方向上升压到两倍的电源电压VOUT。即正方向两倍升压电路52将***接地电源电压VSS和***电源电压VDD之间的电压差升压到两倍。这样的正方向两倍升压电路52可以由公知的充电泵电路构成。将电源电压VOUT提供给源极驱动器20、扫描电压生成电路54或对置电极电压生成电路56。此外,优选正方向两倍升压电路52在以大于等于两倍的升压倍率升压之后,由稳压器调整电压电平,输出将***电源电压VDD在正方向上升压到两倍的电源电压VOUT。
扫描电压生成电路54上提供有***接地电源电压VSS和***电源电压VDD。此外,扫描电压生成电路54生成扫描电压。扫描电压是外加于栅极驱动器30所驱动的栅极线的电压。该扫描电压的高电位侧电压是VDDHG,低电位侧电压是VEE。
对置电极电压生成电路56生成对置电极电压VCOM。对置电极电压生成电路56基于极性反转信号POL,将高电位侧电压VCOMH或低电位侧电压VCOML作为对置电极电压VCOM进行输出。极性反转信号POL是根据极性反转定时由显示控制器40生成的。
2.驱动波形
图6示出了图1的显示面板12的驱动波形的一个例子。
在源极线上外加有对应灰阶数据的灰阶值的灰阶电压DLV。在图6中,以***接地电源电压VSS(=0V)为基准外加有5V的振幅的灰阶电压DLV。
在栅极线上,非选择时外加有低电位侧电压VEE(=-10V)作为非选择电压、选择时外加有高电位侧电压VDDHG(=15V)的扫描电压GLV作为选择电压。
在对置电极CE上外加有高电位侧电压VCOMH(=3V)、低电位侧电压VCOML(=-2V)的对置电极电压VCOM。此外,以预设的电压为基准的对置电极电压VCOM的电压电平的极性根据极性反转定时进行反转。在图6中示出了所谓的扫描线反转驱动时的对置电极电压VCOM的波形。根据该极性反转定时,源极线的灰阶电压DLV也是以预设的电压为基准反转其极性。
但是,液晶元件具有长时间外加直流电压其品质就会劣化的性质。因此,需要每隔规定期间使外加于液晶元件的电压极性进行反转的驱动方式。作为这样的驱动方式有帧反转驱动、扫描(栅极)线反转驱动、数据(源极)线反转驱动、点反转驱动等。
其中,帧反转驱动虽然功耗量低,但是具有画质不好的缺点。此外,数据线反转驱动、点反转驱动画质很好,但是具有驱动显示面板需要高电压的缺点。
在本实施例中,例如采用了扫描线反转驱动。在该扫描线反转驱动中,外加于液晶元件的电压每个扫描期间(对应每条栅极线)都进行极性反转。例如,在第一扫描期间(扫描线)内正极性的电压外加于液晶元件,在第二扫描期间内负极性的电压外加于液晶元件,在第三扫描期间内正极性的电压外加于液晶元件。另一方面,在下一帧当中,这次是在第一扫描期间内负极性的电压外加于液晶元件,在第二扫描期间内正极性的电压外加于液晶元件,在第三扫描期间内负极性的电压外加于液晶元件。
此外,在该扫描线反转驱动中,对置电极CE的对置电极电压VCOM的电压电平每个扫描期间都进行极性反转。
更具体的如图7所示,在正极的期间T1(第一期间)中,对置电极电压VCOM的电压电平为低电位侧电压VCOML,在负极的期间T2(第二期间)中则为高电位侧电压VCOMH。此外,根据该定时外加于源极线的灰阶电压其极性也进行反转。此外,低电位侧电压VCOML是以预设的电压电平为基准反转了高电位侧电压VCOMH的极性的电压电平。
这里,正极的期间T1是提供有源极线的灰阶电压的像素电极的电压电平高于对置电极CE的电压电平的期间。在该期间T1中正极性的电压外加于液晶元件。另一方面,负极的期间T2是提供有源极线的灰阶电压的像素电极的电压电平低于对置电极CE的电压电平的期间。在该期间T2中负极性的电压外加于液晶元件。
通过这样地极性反转对置电极电压VCOM,可以降低驱动显示面板所需要的电压。由此,可以降低驱动电路的耐压,实现驱动电路制造工序的简单化、低成本化。
3.本实施例的说明
在本实施例中,栅极驱动器30通过进行电荷的再利用,可以降低栅极线的驱动导致的功耗量。以下,对这样的栅极驱动器30的结构要部进行说明。
图8示出了本实施例中栅极驱动器30的结构要部的一个例子。图8示出了图2的输出缓冲器36的结构例的电路图。
输出缓冲器36包括对应各栅极线设置的栅极输出电路。
向栅极线G1输出扫描电压的栅极输出电路GO1(第一栅极输出电路)包括:作为第一开关电路的n型(第二导电型)金属氧化膜半导体(Metal Oxide Semiconductor:MOS)晶体管SW1n;以及作为第二开关电路的p型(第一导电型)MOS晶体管SW1p。晶体管SW1n的源极上连接有非选择电压用电源线,该非选择电压用电源线上提供有作为栅极线的非选择电压的电压VEE。晶体管SW1n的漏极上连接有栅极输出电路GO1的输出节点。晶体管SW1 n的栅极上提供有控制信号G1CNT。晶体管SW1p的源极上连接有选择电压用电源线,该选择电压用电源线上提供有作为栅极线的选择电压的电压VDDHG。晶体管SW1p的漏极上连接有栅极输出电路GO1的输出节点。晶体管SW1p的栅极上提供有控制信号XG1CNT。生成控制信号G1CNT、XG1CNT以使晶体管SW1n、SW1p不同时导通。并且,从电平移位器34向输出缓冲器36提供控制信号G1CNT、XG1CNT,或者在输出缓冲器36内生成控制信号G1CNT、XG1CNT。
同样地,向栅极线G2输出扫描电压的栅极输出电路GO2(第二栅极输出电路)包括:作为第一开关电路的n型MOS晶体管SW2n;以及作为第二开关电路的p型MOS晶体管SW2p。晶体管SW2n的源极上连接有非选择电压用电源线,该非选择电压用电源线上提供有作为栅极线的非选择电压的电压VEE。晶体管SW2n的漏极上连接有栅极输出电路GO2的输出节点。晶体管SW2n的栅极上提供有控制信号G2CNT。晶体管SW2p的源极上连接有选择电压用电源线,该选择电压用电源线上提供有作为栅极线的选择电压的电压VDDHG。晶体管SW2p的漏极上连接有栅极输出电路GO2的输出节点。晶体管SW2p的栅极上提供有控制信号XG2CNT。生成控制信号G2CNT、XG2CNT以使晶体管SW2n、SW2p不同时导通。并且,从电平移位器34向输出缓冲器36提供控制信号G2CNT、XG2CNT,或者在输出缓冲器36内生成控制信号G2CNT、XG2CNT。
栅极输出电路GO3~GOM也具有和栅极输出电路GO1相同的结构。
这样的输出缓冲器36还包括作为第一~第(M-1)的栅极线短路电路的n型MOS晶体管Q1~QM-1。作为第一栅极线短路电路的晶体管Q1设置在栅极输出电路GO1的输出和栅极输出短路GO2的输出(输出节点)之间。即、晶体管Q1的源极(漏极)连接于栅极输出电路GO1的输出,晶体管Q1的漏极(源极)连接于栅极输出短路GO2的输出。晶体管Q1的栅极上提供有控制信号SWC1。同样地,作为第二栅极线短路电路的晶体管Q2设置在栅极输出电路GO2的输出和栅极输出短路GO3的输出之间。即、晶体管Q2的源极(漏极)连接于栅极输出电路GO2的输出,晶体管Q2的漏极(源极)连接于栅极输出短路GO3的输出。晶体管Q2的栅极上提供有控制信号SWC2。下面,同样地例如作为第(M-1)的栅极线短路电路的晶体管QM-1设置在栅极输出电路GOM-1的输出和栅极输出电路GOM的输出之间。
此外,作为第一栅极线短路电路的晶体管Q1在栅极线G1(第一栅极线)的选择期间和栅极线G2(第二栅极线)的选择期间之间,使栅极输出电路GO1、GO2的输出短路。同样地,作为第二栅极线短路电路的晶体管Q2在栅极线G2的选择期间和栅极线G3的选择期间之间,使栅极输出电路GO2、GO3的输出短路。即、晶体管Qj(1≤j≤M-1,j是整数)在栅极线Gj的选择期间和栅极线Gj+1的选择期间之间,使栅极输出电路GOj、GOj+1的输出短路。
图9是图8的输出缓冲器36的控制信号的一个例子的时序图。
如果着眼于栅极输出短路GO1,则控制信号G1CNT为H电平时,将作为非选择电压的电压VEE输出到栅极线G1。之后,如果控制信号G1CNT为L电平,则经过预定的OFF-OFF期间后,控制信号XG1CNT从H电平变化为L电平。控制信号XG1CNT为L电平时,将作为选择电压的电压VDDHG输出到栅极线G1。此外,控制信号XG1CNT变化为H电平后,经过预定的OFF-OFF期间后,控制信号G1CNT从L电平变化为H电平。由此,将作为非选择电压的电压VEE输出到栅极线G1。在该OFF-OFF期间内控制信号SWC1具有脉冲。基于控制信号G1CNT、XG1CNT在例如输出缓冲器36(栅极输出电路GO1)中生成控制信号SWC1。
接着,如果着眼于栅极输出电路GO2,则在栅极线G1、G2的OFF-OFF期间就要开始之前,控制信号G2CNT从H电平变化为L电平。此外,在经过上述的OFF-OFF期间后,控制信号XG2CNT从H电平变化为L电平。控制信号XG2CNT为L电平时,将作为选择电压的电压VDDHG输出到栅极线G2。实际上通过控制信号SWC1在栅极线G1、G2之间进行电荷再利用,因此,在栅极线G2的选择期间之前,栅极线G2的电压为比电压VEE高电位侧的电压。即、栅极控制作为第一栅极线短路电路的晶体管Q1,以使在作为第一及第二栅极线的栅极线G1、G2的非选择期间,晶体管Q1为导通状态。此外,在使栅极线G1、G2短路后、电截止栅极线G1、G2的状态下,在栅极线G2的选择期间,输出用于选择栅极线G2的选择信号。这样,可以削减从外部向栅极线G2充放电的电荷量。此外,控制信号XG2CNT变化为H电平后,在经过预定的OFF-OFF期间后,控制信号G2CNT从L电平变化为H电平。由此,将作为非选择电压的电压VEE输出到栅极线G2。在该OFF-OFF期间控制信号SWC2具有脉冲。基于控制信号G2CHT、XG2CNT在例如输出缓冲器36(栅极输出电路GO2)生成控制信号SWC2。
同样地,如果着眼于栅极输出电路GO3,则在栅极线G2、G3的OFF-OFF期间就要开始之前,控制信号G3CNT从H电平变化为L电平。此外,在经过上述的OFF-OFF期间后,控制信号XG3CNT从H电平变化为L电平。控制信号XG3CNT为L电平时,将作为选择电压的电压VDDHG输出到栅极线G3。实际上通过控制信号SWC2在栅极线G2、G3之间进行电荷再利用,因此,在栅极线G3的选择期间之前,栅极线G3的电压为比电压VEE高电位侧的电压。即、栅极控制作为第二栅极线短路电路的晶体管Q2,以使在作为第二及第三栅极线的栅极线G2、G3的非选择期间,晶体管Q2为导通状态。此外,在使栅极线G2、G3短路后、电截止栅极线G2、G3的状态下,在栅极线G3的选择期间,输出用于选择栅极线G3的选择信号。这样,可以削减从外部向栅极线G3充放电的电荷量。此外,控制信号XG3CNT变化为H电平后,在经过预定的OFF-OFF期间后,控制信号G3CNT从L电平变化为H电平。由此,将作为非选择电压的电压VEE输出到栅极线G3。在该OFF-OFF期间控制信号SWC3具有脉冲。基于控制信号G3CHT、XG3CNT在例如输出缓冲器36(栅极输出电路GO3)生成控制信号SWC3。
栅极输出电路GO4~GOM也是相同的情况。
图10示出了本实施例中的栅极驱动器30的驱动波形的一个例子。
在控制信号SWC1~SWCM-1为H电平的电荷再利用期间,通过作为基于控制信号SWC1~SWCM-1的各控制信号而成为导通状态的栅极线短路电路的晶体管Q1~QM-1,将两条栅极线设定为相同电位。
即、当栅极线G1的选择信号为H电平后,控制信号SWC1为H电平,并使栅极线G1、G2短路。其结果是栅极线G1和栅极线G2为相同电位。之后,控制信号SWC1为L电平,并向栅极线G2输出H电平的选择信号。由此,在电荷再利用期间,栅极线G1可以在不从外部进行充放电电荷的情况下,使电压仅变化从电压VDDHG的电位到栅极线G1、G2的短路后的电位的电压ΔVG1。此外,在该电荷再利用期间,栅极线G2可以在不从外部进行充放电电荷的情况下,使电压仅变化从电压VEE的电位到栅极线G1、G2的短路后的电位的电压ΔVG2。因此,可以削减使栅极线G1、G2的电压进行变化时应该充放电的电荷量,所以可以削减功耗量。
这里,将栅极线G1从电压VEE变化为电压VDDHG的定时到栅极线G1回到电压VEE的定时为止的期间作为栅极线G1的像素选择期间。栅极线G1回到电压VEE的定时是栅极线G1、G2的短路期间结束后、经过了预定的OFF-OFF期间后的定时。因为由栅极线的电压将像素所具有的TFT设定为导通状态,所以,栅极线G1、G2的短路期间后、栅极线G1变化为电压VEE(低电位侧电压)的定时的源极线电压被写入由栅极线G1选择的像素的像素电极。即、在由栅极线G1选择的像素的像素电极中写入灰阶电压,因此,源极驱动器20至少在栅极线G1、G2的短路期间结束后、到经过预定的OFF-OFF期间之后为止,需要保持灰阶数据GD1所对应的灰阶电压。这样,即便是由于栅极线G1、G2的短路导致像素选择期间重复,也不会使画质劣化。
同样地,当栅极线G2的选择信号为H电平后,控制信号SWC2为H电平,并使栅极线G2、G3短路。其结果是栅极线G2和栅极线G3为相同电位。之后,控制信号SWC2为L电平,并向栅极线G3输出H电平的选择信号。由此,在电荷再利用期间,栅极线G2可以在不从外部进行充放电电荷的情况下,使电压仅变化从电压VDDHG的电位到栅极线G2、G3的短路后的电位的电压ΔVG1。此外,在该电荷再利用期间,栅极线G3可以在不从外部进行充放电电荷的情况下,使电压仅变化从电压VEE的电位到栅极线G2、G3的短路后的电位的电压ΔVG2。因此,可以削减使栅极线G2、G3的电压进行变化时应该充放电的电荷量,所以可以削减功耗量。
这里,将栅极线G2从电压VEE变化为电压VDDHG的定时到栅极线G2回到电压VEE的定时为止的期间作为栅极线G2的像素选择期间。栅极线G2回到电压VEE的定时是栅极线G2、G3的短路期间结束后、经过了预定的OFF-OFF期间后的定时。由栅极线的电压将像素所具有的TFT设定为导通状态,所以,栅极线G2、G3的短路期间后、栅极线G2变化为电压VEE(低电位侧电压)的定时中的源极线电压被写入由栅极线G2选择的像素的像素电极。即、在由栅极线G2选择的像素的像素电极中写入灰阶电压,因此,源极驱动器20至少在栅极线G2、G3的短路期间结束后、到预定的OFF-OFF期间经过之后为止,需要保持灰阶数据GD2所对应的灰阶电压。这样,即便是由于栅极线G2、G3的短路导致像素选择期间重复,也不会使画质劣化。
下面,栅极线G3~GM也同样地进行电荷的再利用。
如上所述,根据本实施例可以在栅极线G1的选择信号的上升沿、栅极线G2~GM-1的选择信号的上升沿及下降沿、栅极线GM的选择信号的上升沿,再利用电荷,从而在不从外部充放电电荷的情况下,使选择信号的电平进行变化。因此,可以削减使栅极线G1~GM的电压进行变化时应该充放电的电荷量,削减功耗量。
4.变形例
在本实施例中,如图1所示,液晶装置10为包括显示控制器40的结构,但是,显示控制器40也可以设置于液晶装置10的外部。或者,液晶装置10一起包括显示控制器40和主机。此外,源极驱动器20、栅极驱动器30、显示控制器40、电源电路50的一部分或者全部形成于显示面板12上。或者,只有晶体管Q1~QM-1形成在显示面板12上,栅极驱动器30的输出缓冲器36的其他电路设置于显示面板12的外部,其中,晶体管Q1~QM-1作为栅极驱动器30的输出缓冲器36的第一~第(M-1)的栅极线电路电路。
图11是本实施例的变形例中液晶装置的其他结构例的框图。
在图11中,和图1相同的部分标注了相同的符号,并适当省略了对其的说明。在本变形例中,在显示面板12上(面板基板上)形成有包括源极驱动器20、栅极驱动器30以及电源电路50的显示驱动器60。这样,显示面板12可以构成为包括:多条栅极线、多条源极线、与多条栅极线的各栅极线以及多条源极线的各源极线连接的多个像素(像素电极)、用于驱动多条源极线的源极驱动器、用于扫描多条栅极线的栅极驱动器。在显示面板12的像素形成区域44形成有多个像素。各像素可以包括源极上连接有源极线、栅极上连接有栅极线的TFT;以及该TFT的漏极上连接的像素电极。
此外,在图11中,也可以是在显示面板12上省略了栅极驱动器30以及电源电路50中至少-个的结构。
2、电子设备
图12是使用了本实施例或变形例中的栅极驱动器的电子设备的结构例框图。这里,作为电子设备示出了便携式电话机的结构例框图。
便携式电话机900包括照相机模块910。照相机模块910包括CCD摄像机,由CCD摄像机拍摄的图像数据以YUV格式提供给显示控制器540。显示控制器540具有图1或图11的显示控制器40的功能。
便携式电话机900包括显示面板512。显示面板512由源极驱动器520和栅极驱动器530进行驱动。显示面板512包括多条栅极线、多条源极线、多个像素。显示面板512具有图1或图11的显示面板12的功能。
显示控制器540连接于源极驱动器520和栅极驱动器530,向源极驱动器520提供RGB格式的灰阶数据。
电源电路542连接于源极驱动器520和栅极驱动器530,向各驱动器提供驱动用的电源电压。电源电路542具有图1或图11的电源电路50的功能。作为显示驱动器544包括源极驱动器520、栅极驱动器530以及电源电路542,该显示驱动器544可以驱动显示面板512。
主机940连接于显示控制器540。主机940控制显示控制器540。此外,主机940可以将通过天线960接收的灰阶数据由调制解调器950进行解调后,提供给显示控制器540。显示控制器540基于该灰阶数据由源极驱动器520和栅极驱动器530在显示面板512上进行显示。源极驱动器520具有图1或图11的源极驱动器20的功能。栅极驱动器530具有图1或图11的栅极驱动器30的功能。
主机940可以将照相机模块910所生成的灰阶数据在调制解调部950进行调制之后,通过天线960指示向其他通信装置进行发送。
主机940基于来自操作输入部970的操作信息进行灰阶数据的发送-接收处理、照相机模块910的摄像、显示面板512的显示处理。
而且,本发明并不限于上述实施例,在本发明的发明宗旨范围内可以各种变型。例如,本发明并不仅仅适用于上述液晶显示面板的驱动,也可以适用于场致发光、等离子显示装置的驱动。
此外,在本发明中从属权利要求所涉及的技术方案中,可以是省略所引用的权利要求的结构要件一部分的结构。此外,本发明的独立权利要求1所涉及的技术方案的要部也可以从属于其他的独立权利要求。
附图标记说明
10液晶装置 12显示面板
20源极驱动器 22、32移位寄存器
24、26线锁存器 27基准电压发生电路
28DAC 29源极线驱动电路
30栅极驱动器 32移位寄存器
34电平移位器 36输出缓冲器
40显示控制器 50电源电路
52正方向两倍升压电路 54扫描电压生成电路
56对置电极电压生成电路 60显示面板
CE对置电极 G1~GM栅极线
G1CNT~GMCNT、SWC1~SWCM-1、XG1CNT~XGMCNT
控制信号
GO1~GOM 栅极输出电路 S1~SN 源极线
SW1p~SWMp p型MOS晶体管
Q1~QM-1、SW1n~SWMn n型MOS晶体管
Claims (15)
1.一种栅极驱动器,用于扫描光电装置的第一及第二栅极线,其特征在于,包括:
第一栅极输出电路,输出用于选择所述第一栅极线的选择信号;
第二栅极输出电路,在所述第一栅极线的选择期间的下一个选择期间,输出用于选择所述第二栅极线的选择信号;以及
第一栅极线短路电路,设置于所述第一及第二栅极输出电路的输出之间,
其中,所述第一栅极线短路电路在所述第一栅极线的选择期间和所述第二栅极线的选择期间之间,使所述第一及第二栅极输出电路的输出短路。
2.根据权利要求1所述的栅极驱动器,其特征在于,所述第一及第二栅极输出电路的各栅极输出电路包括:
第一开关电路,设置于提供有栅极线的非选择电压的非选择电压用电源线和该栅极输出电路的输出之间;以及第二开关电路,设置于提供有栅极线的选择电压的选择电压用电源线和该栅极输出电路之间,
其中,在所述第一及第二开关电路为非导通状态的期间之后,将所述第一及第二开关电路的其中之一设定为导通状态。
3.根据权利要求1或2所述的栅极驱动器,其特征在于:
所述第一栅极线短路电路是晶体管,
在所述第一及第二栅极线的非选择期间,进行栅极控制以使所述晶体管为导通状态。
4.根据权利要求1至3中任一项所述的栅极驱动器,其特征在于:在所述第一及第二栅极输出电路的输出的短路期间后,在所述第一栅极线的电压变化为低电位侧电压的定时,在所述第一栅极线所选择的像素中写入灰阶信号。
5.一种光电装置,其特征在于,包括:多条栅极线;
多条源极线;
多个像素,各像素由各栅极线和各源极线指定;
根据权利要求1至4中任一项所述的栅极驱动器,用于扫描所述多条栅极线中的至少所述第一及第二栅极线。
6.一种光电装置,其特征在于,包括:
多条栅极线;
多条源极线;
多个像素,各像素由各栅极线和各源极线指定;
第一栅极线短路电路,设置于所述多条栅极线中的第一栅极线和接着该第一栅极线被选择的第二栅极线之间,
其中,所述第一栅极线短路电路,在所述第一栅极线的选择期间和所述第二栅极线的选择期间之间,使所述第一及第二栅极线短路。
7.根据权利要求6所述的光电装置,其特征在于,
所述第一栅极线短路电路为晶体管,
在所述第一及第二栅极线的非选择期间,进行栅极控制以使所述晶体管为导通状态。
8.根据权利要求6或7所述的光电装置,其特征在于,
在所述第一及第二栅极输出电路的输出的短路期间后,在所述第一栅极线的电压变化为低电位侧电压的定时,在所述第一栅极线所选择的像素中写入灰阶信号。
9.根据权利要求5至8中任一项所述的光电装置,其特征在于,还包括:
第一栅极输出电路,输出用于选择所述第一栅极线的选择信号;以及
第二栅极输出电路,在所述第一栅极线的选择期间的下一个选择期间,输出用于选择所述第二栅极线的选择信号。
10.根据权利要求5至9中任一项所述的光电装置,其特征在于,还包括:
源极驱动器,用于向所述多条源极线提供与各像素对应的灰阶信号。
11.一种光电装置,其特征在于,包括:
根据权利要求1至4中任一项所述的栅极驱动器。
12.一种电子设备,其特征在于,包括:
根据权利要求1至4中任一项所述的栅极驱动器。
13.一种电子设备,其特征在于:包括根据权利要求5至10中任一项所述的光电装置。
14.一种驱动方法,用于扫描光电装置的第一及第二栅极线,其特征在于:
在所述第一栅极线的选择期间,输出用于选择该第一栅极线的选择信号,
在所述第一栅极线的选择期间和所述第二栅极线的选择期间之间,使所述第一及第二栅极线短路,
使第一及第二栅极线短路后、在电截止所述第一及第二栅极线的状态下,在所述第二栅极线的选择期间,输出用于选择所述第二栅极线的选择信号。
15.根据权利要求14所述的驱动方法,其特征在于:在所述第一及第二栅极线短路后,在所述第一栅极线的电压变化为低电位侧电压的定时,在所述第一栅极线选择的像素中写入灰阶信号。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006276049 | 2006-10-10 | ||
JP2006276049 | 2006-10-10 | ||
JP2007229712 | 2007-09-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101162335A true CN101162335A (zh) | 2008-04-16 |
CN100570457C CN100570457C (zh) | 2009-12-16 |
Family
ID=39297278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101631330A Expired - Fee Related CN100570457C (zh) | 2006-10-10 | 2007-10-10 | 栅极驱动器、光电装置、电子设备以及驱动方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100570457C (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102568409A (zh) * | 2010-12-15 | 2012-07-11 | 联咏科技股份有限公司 | 液晶显示器的栅极驱动方法及装置 |
US8896586B2 (en) | 2010-12-15 | 2014-11-25 | Novatek Microelectronics Corp. | Gate driving method for controlling display apparatus and gate driver using the same |
CN111681600A (zh) * | 2020-01-09 | 2020-09-18 | 友达光电股份有限公司 | 显示装置 |
CN114550659A (zh) * | 2022-03-24 | 2022-05-27 | 京东方科技集团股份有限公司 | 数据电压提供电路、模组、数据驱动器和显示装置 |
-
2007
- 2007-10-10 CN CNB2007101631330A patent/CN100570457C/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102568409A (zh) * | 2010-12-15 | 2012-07-11 | 联咏科技股份有限公司 | 液晶显示器的栅极驱动方法及装置 |
US8896586B2 (en) | 2010-12-15 | 2014-11-25 | Novatek Microelectronics Corp. | Gate driving method for controlling display apparatus and gate driver using the same |
CN111681600A (zh) * | 2020-01-09 | 2020-09-18 | 友达光电股份有限公司 | 显示装置 |
CN114550659A (zh) * | 2022-03-24 | 2022-05-27 | 京东方科技集团股份有限公司 | 数据电压提供电路、模组、数据驱动器和显示装置 |
CN114550659B (zh) * | 2022-03-24 | 2023-10-24 | 京东方科技集团股份有限公司 | 数据电压提供电路、模组、数据驱动器和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN100570457C (zh) | 2009-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100412943C (zh) | 源极驱动器、光电装置及电子设备 | |
US7102610B2 (en) | Display system with frame buffer and power saving sequence | |
US8416176B2 (en) | Data driver and liquid crystal display device using the same | |
US8102352B2 (en) | Liquid crystal display device and data driving circuit thereof | |
US9230496B2 (en) | Display device and method of driving the same | |
US10748465B2 (en) | Gate drive circuit, display device and method for driving gate drive circuit | |
KR20080056905A (ko) | 액정표시장치 및 그의 구동 방법 | |
KR100912737B1 (ko) | 게이트 드라이버, 전기 광학 장치, 전자 기기 및 구동 방법 | |
KR20080011896A (ko) | 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치 | |
US7079096B2 (en) | Image display device and display driving method | |
WO2009101877A1 (ja) | 表示装置およびその駆動方法 | |
KR101485583B1 (ko) | 표시 장치 및 그 구동 방법 | |
CN100570457C (zh) | 栅极驱动器、光电装置、电子设备以及驱动方法 | |
KR101284940B1 (ko) | 액정표시소자의 구동 장치 및 방법 | |
CN106057154B (zh) | 像素电路、显示器件、显示装置以及驱动方法 | |
JP2008216893A (ja) | 平面表示装置及びその表示方法 | |
KR101206726B1 (ko) | 표시 장치 | |
KR20040016029A (ko) | 액정표시장치의 구동방법 및 구동장치 | |
CN101154365A (zh) | 驱动电路、光电装置和电子设备 | |
KR20080086060A (ko) | 액정표시장치 및 이의 구동방법 | |
JP4830424B2 (ja) | 駆動装置 | |
KR101243439B1 (ko) | 액정표시소자 및 그의 구동 방법 | |
CN113990265A (zh) | 驱动方法及其驱动电路 | |
CN115188341B (zh) | 阵列基板及其控制方法、显示面板 | |
CN101162570A (zh) | 电源电路、驱动电路、装置、设备、对置电极驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091216 Termination date: 20141010 |
|
EXPY | Termination of patent right or utility model |