CN101154645A - 防止翘曲的电路基板及使用它的封装 - Google Patents

防止翘曲的电路基板及使用它的封装 Download PDF

Info

Publication number
CN101154645A
CN101154645A CNA2007101619606A CN200710161960A CN101154645A CN 101154645 A CN101154645 A CN 101154645A CN A2007101619606 A CNA2007101619606 A CN A2007101619606A CN 200710161960 A CN200710161960 A CN 200710161960A CN 101154645 A CN101154645 A CN 101154645A
Authority
CN
China
Prior art keywords
pattern
warpage
substrate
circuit substrate
bight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101619606A
Other languages
English (en)
Inventor
李大虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101154645A publication Critical patent/CN101154645A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种电路基板。在一实施例中，电路基板包括基板和设置于该基板上的防翘曲图案。该防翘曲图案包括在该基板的第一角部的第一图案和在该基板的第二角部的第二图案。该第一角部和该第二角部彼此相邻地设置。相对于该基板，该第一图案的总体取向不同于该第二图案的总体取向。半导体封装的翘曲可通过切断电路基板角部的应力线而显著减小。提供防翘曲图案的各种配置和取向以有效阻挡电路基板角部的应力集中。

Description

防止翘曲的电路基板及使用它的封装
技术领域
本发明涉及电路基板和包括这样的电路基板的封装。更特别地，本发明涉及具有改善的防翘曲特性的电路基板和制作防翘曲电路基板的方法，以及具有防翘曲电路基板的封装。
背景技术
现代电子器件要求小尺寸、大存储量和高性能以用于其应用，诸如移动应用。相应地，加入现代电子器件例如移动电子器件中的半导体芯片封装也不得不具有小尺寸，大存储量和高性能。通常，半导体芯片封装或者是引线框型或者是球栅阵列(BGA)/栅格阵列(LGA)型。印刷电路板(PCB)或膜基板常和BGA/LGA型封装一起使用以获得半导体芯片封装的高可靠性和较小的尺寸和重量。
PCB包括通常由聚酰亚胺(polyimide)材料制成的绝缘基板和通常由铜(Cu)制成的导电图案。导电图案可设置于基板的层之间或者它可设置于基板的一个表面上。当芯片封装用于电子***例如移动电子器件里的主板(main board)中时，为了键合(bonding)，该封装会受到加热步骤。作为加热步骤的结果，封装翘曲会由于芯片封装中各种元件之间的热膨胀系数(CTE)不匹配而发生。这些元件包括半导体芯片、基板和模塑化合物。
图1示出常规半导体芯片封装设计。半导体芯片20设置于电路基板10上。芯片20通过导线16耦接到导电图案22。导线一端连接到芯片焊盘18，导线的另一端连接到键合指(bond finger)14。虚设(dummy)图案12设置于基板10上以增加基板10的强度，如美国专利No.6864434所公开的那样。虚设图案12可连接到半导体芯片封装的电源引线或接地引线。导电图案22可包括其上可形成焊球的焊球焊盘。焊球可通过将焊膏应用在焊球焊盘上并利用加热步骤从焊膏形成焊球来形成。
图2是安装于电路板40上的半导体芯片封装的截面图，示出了在芯片封装边缘处的翘曲。制造具有半导体芯片的电子器件的常规工艺包括将半导体芯片20附着到电路基板10上。然后将半导体芯片通过导线16电连接到电路基板10。如本领域公知地，此步骤可通过标准导线键合工艺完成。接着，半导体芯片20和导线16通过环氧模塑化合物(EMC)50被包封。然后将焊球或焊料凸起(solder bump)30附着到电路基板10。接着，实施单片化(singulation)步骤以使各半导体芯片封装相互分离。此步骤可以通过晶片切割工艺完成。最后，焊球或焊料凸起30用于将芯片封装附着到电路板40。此步骤可包括热处理以熔化焊球或熔化其他导电材料，例如焊膏，以将芯片封装附着到电路板。
常规半导体芯片封装设计的问题是不论是用于形成焊球还是用于将芯片封装连接到电路板的加热步骤均可能造成芯片封装的翘曲，如图2中“a”处所示。该翘曲可由半导体芯片20、电路基板10和EMC 50之间的CTE不匹配所造成。该翘曲可导致芯片封装和电路板之间的连接断开故障，如图2的电路板的中央区域所示。此外，由基板的厚度方向上的材料(即基板材料、导电图案和虚设图案)的CTE差别导致的应力在造成芯片封装的翘曲中也起重要作用。
图3a和3b是电路基板10在将芯片封装安装到电路板上的热处理过程中的应力轮廓图。图3a和3b的较暗区域表示较高应力的区域。如图所示，电路基板的角部和中央区域比电路基板10的其他区域具有相对更高的应力集中。然而，由于半导体芯片20在电路基板10的中央区域中并因此可以抵抗中央区域的应力集中，所以电路基板10的中央区域的应力较小。然而，没有足够的抵抗力(resistance)来抵消电路基板10角处的应力。因此，电路基板10角处的应力导致翘曲。此外，铜制的导电图案和虚设图案具有高的CTE，或者高的收缩率，因此在角处造成额外的应力集中。
换句话说，应力集中在如“b”所示的电路基板10的四个角。由于芯片20的热膨胀或收缩率较低，芯片20对抗形成于电路基板10和EMC 50之间的应力。因此，芯片20附着的电路基板10的区域的翘曲较小。相反，在区域“b”，没有足够的诸如芯片20的抗应力材料来对抗应力。因此，应力得以施加而没有太多抵抗力。特别地，具有较高收缩率的导电图案造成指向电路基板10的角部的热应力。此外，虚设图案12使电路基板10的收缩率增得更大，因此增加了区域“b”的翘曲。这样的翘曲导致安装期间焊球30相对电路板40的高度不均匀，因此导致如上所述图2示出的接触故障。
阻止芯片封装翘曲的一种方法公开在JP2000-151035(′035)中。′035教导了设置于PCB上的防翘曲图案。防翘曲的另一途径公开在美国专利No.6864434中，如上文所述。
这些常规方法没有考虑到可集中在基板的不同角部的应力线的不同方向。因此，应力不会在基板的角部处有效减小。本发明解决了常规方法的这些和其他不足。
发明内容
本发明的目的在于提供一种具有改善的防翘曲特性的电路基板。还提供一种制造防翘曲电路基板的方法。
在一实施例中，电路基板包括基板；以及设置于基板上的防翘曲图案。该防翘曲图案包括在基板的第一角部的第一图案和在基板的第二角部的第二图案。第一角部和第二角部彼此相邻设置。相对于基板，第一图案的总体取向与第二图案的总体取向不同。半导体封装的翘曲可以通过切断电路基板角部中的应力线而有效地减小。
附图说明
通过参照附图详细描述其示例性实施例，本发明的上述和其他特征和优点将变得更加明显，附图中：
图1是包括半导体芯片的常规半导体芯片封装的平面图；
图2是包括图1所示的芯片封装的常规电子器件的截面图；
图3a和3b是电路基板的应力轮廓图；
图4是根据本发明一实施例的半导体芯片封装的平面图；
图5是电路基板的示意图，示出了应力线；
图6是包括本发明一些实施例的电路基板的角部的分解视图；
图7是电路基板的平面图，示出根据本发明一实施例的终止于导电图案区域的防翘曲图案；
图8是电路基板的平面图，示出根据本发明一实施例的来自不同角部相遇在电路基板的长边的防翘曲图案；
图9是电路基板的平面图，示出根据本发明一实施例的来自不同角部相遇在电路基板的短边的防翘曲图案；
图10是电路基板的平面图，示出根据本发明一实施例的具有与另一防翘曲图案不同的倾斜的一个防翘曲图案；
图11是电路基板的平面图，示出根据本发明一实施例的穿入防翘曲图案的导电图案；
图12是电路基板的平面图，示出根据本发明一实施例的穿入防翘曲图案的焊球焊盘；
图13和14是电路基板的平面图，示出根据本发明一些实施例的具有成角的防翘曲部件的防翘曲图案；
图15和16是电路基板的平面图，示出根据本发明一些实施例的具有弧状防翘曲部件的防翘曲图案；
图17是电路基板的平面图，示出根据本发明一实施例的来自不同的角部的通过沿电路基板的长边的补充图案(subsidiary pattern)连接的防翘曲图案；
图18是电路基板的平面图，示出根据本发明一实施例的来自不同的角部的通过沿电路基板的短边的补充图案连接的防翘曲图案；
图19是电路基板的平面图，示出根据本发明一实施例的连接在一起的相同级的防翘曲部件；
图20是电路基板的平面图，示出根据本发明一实施例的***在两个角部防翘曲图案之间的另一个防翘曲图案；
图21是电路基板的平面图，示出根据本发明一些实施例的虚设区域；
图22a-22c是根据本发明一些实施例的各种类型的电路基板的图示；
图23是示出在热处理期间芯片封装的翘曲的图；
图24示出采用加工艺形成防翘曲图案的方法；
图25示出采用蚀刻工艺形成防翘曲图案的方法；以及
图26a到26c示出依照本发明一些实施例的阻焊剂(solder resist)在核心基板上的形成。
具体实施方式
下面结合附图更加全面地描述本发明，附图中示出本发明的各种实施例。然而，本发明可以以许多不同的形式实现，不应解释为局限于这里提出的特定实施例。而是，提供这些实施例以使本说明全面和完整，并向本领域技术人员传达本发明的范围。附图中，层和区域的尺寸和相对尺寸可为了清楚而被放大。
除非另外定义，这里使用的全部术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的意义相同的含义。还将理解，术语，诸如常用字典中定义的那些，应理解为具有与其在相关领域背景中的意义一致的含义，且不应在理想化或过于正式的意义上理解，除非这里清楚地如此定义。
图4是根据本发明一实施例的利用下文参照图5和6描述的一些发明概念的半导体芯片封装的平面图。
参考图4，半导体芯片封装包括电路基板100和半导体芯片120。电路基板100包括导电图案区域102和防翘曲区域104，其每个定义在电路基板100中。防翘曲区域104可通过导电图案区域102定义在电路基板100的角部或周边中，导电图案区域102可定义在例如电路基板100的与防翘曲区域104相邻的内部区域。电路基板100可包括绝缘的核心基板(core substrate)，例如一个或更多PCB，或者它可以是膜型封装基板。电路基板100可以是适于用在很多种电子器件中的基板类型，例如用于移动应用或个人计算机的存储器、显示器件、或者显示驱动IC(DDI)器件。导电图案区域102包括导电图案112，其可包括键合指106和焊球焊盘(未标示)。导电图案区域102还可以包括虚设图案(未示出)。当导电图案区域102包括虚设图案时，虚设图案不设置在形成导电图案112和键合指106的区域中。例如，虚设图案可以以平面、网格(mesh)或岛的形状形成。半导体芯片120可包括键合焊盘110和将键合焊盘110与键合指106相连的导线108。本领域技术人员将意识到，其他已知方法如倒装芯片(flip chip)焊接可用于连接键合焊盘110和键合指106。
防翘曲区域104可以具有适于定位在封装基板100的角部的任何形状，例如可以具有三角形状。防翘曲区域104的形状还可以根据电路基板100的角部的位置而变化。此外，虽然未示出，为了更好地驱散应力，导电图案区域102和防翘曲区域104相遇的界面可以是圆形或弧形。防翘曲区域104的尺寸在必要时可以改变以适应导电图案区域102。
可以在电路基板100的一些或全部角部设置防翘曲图案P。例如，如果电路基板100具有矩形形状，防翘曲图案P可形成在三个或四个角部上。
防翘曲图案P可包括在电路基板100的第一角部的第一防翘曲图案P1和在电路基板100的第二角部的第二防翘曲图案P2。电路基板100的第一和第二角部可以是电路基板100的任意两个相邻角部。第一和第二图案P1和P2可包括一个或更多防翘曲部件L0、L1，如将进一步说明的那样。第一和第二图案P1和P2可以彼此不连接。
根据本发明一方面，第一图案P1相对于电路基板100的总体取向(overall orientation)可以不同于第二图案P2相对于电路基板100的总体取向。这里，当确定第一和第二图案P1和P2相对于电路基板100的取向时，电路基板100的边缘、角或整体可以是参照点。例如，第一图案P1的防翘曲部件的总体取向不同于第二图案P2的防翘曲部件的总体取向。在该方面，第一图案P1的防翘曲部件在电路基板100的第一角部共同定义第一取向，第二图案P2的防翘曲部件在电路基板100的第二角部共同定义第二取向。图4中，第一图案P1相对于电路基板100可大致取向为从左底侧到右顶侧，或相反情况；第二图案P2相对于电路基板100可大致取向为从右底侧到左顶侧，或相反情况。
在一些实施例中，第一角部中的基本所有防翘曲部件可相对于基板100以基本相同的取向来布置，第二角部中的基本所有防翘曲部件可相对于基板100以基本相同的取向来布置。例如，第一角部中的基本所有防翘曲部件沿第一取向布置，例如从左底侧到右顶侧，或相反情况；第二角部中的基本所有防翘曲部件以第二取向布置，例如从右底侧到左顶侧，或相反情况。
在一些情况下，本领域技术人员将意识到，一些防翘曲部件可以与其佘防翘曲部件不同地取向。
一方面，第一图案P1的至少某部分的纵轴可相对于第二图案P2的至少某部分的纵轴以一角度设置。
在图4中，防翘曲图案P示出为直线型，如将进一步说明的那样。然而，如果防翘曲图案P包括一个或更多弧(arc)，如例如图15所示，则防翘曲图案P的总体取向可由弦(即连接弧曲线上的两点的直线)的取向确定。具有直线或弧以外形状的防翘曲图案P的总体取向可以利用上述确定弧的取向的方法确定。
在又一方面，第一图案P1的至少某部分可沿与平分第一角的轴基本正交的方向延伸。另外，第二图案P2可沿与平分第二角的轴基本正交的方向延伸。
半导体芯片封装的一些元件可设置在电路基板100的一面，其他元件可设置在电路基板100的另一面。例如，键合指106可以设置在电路基板100的第一面上，焊球焊盘可设置于电路基板100的相反的第二面上。此外，虚设图案和/或防翘曲图案P可设置于电路基板100的一面或另一面，或可设置在两面上。当电路基板100包括超过一层时，防翘曲图案P可设置以安置在超过一层上，尽管未示出。特别地，当电路基板100包括多层PCB时，防翘曲图案P可设置在多层PCB的最底层、最顶层或中间层的任意层中。因此，第一图案P1可以形成在多层PCB的与第二图案P2不同的层上。防翘曲图案P可以通过丝网印刷、镀、光刻或其他合适的工艺来形成。
如图4所示，在电路基板100的一些或所有角部中至少一些防翘曲图案P可包括一个或更多防翘曲部件，如L1、L2。全部或一些防翘曲部件例如L1、L2可彼此基本平行地延伸。此外，一些防翘曲部件可以与相同角部中的其他防翘曲部件形成锐角或钝角，例如，如图6或图10所示。防翘曲部件可由与导电图案112相同的材料构成，且可为例如约100微米宽。防翘曲部件的宽度可根据应用而大于或小于100微米。此外，防翘曲部件L1、L2可以按级(order)布置在单个防翘曲图案例如P1、P2中。例如，离角最近的防翘曲部件L1可称为第一级防翘曲部件，离角次近的防翘曲部件L2可称为第二级防翘曲部件，等等。每个角部防翘曲图案P1或P2可包括按级对应于其他防翘曲图案的其他防翘曲部件的防翘曲部分。防翘曲部件例如L1、L2的长度可从电路基板100的角逐渐增大。换句话说，设置得较接近电路基板100的角的防翘曲部件L1可小于设置得远离电路基板100的角的防翘曲部件L2。
在本发明一些实施例中，至少一个防翘曲部件可与从基板100的中央区域延伸到第一角的轴成约90度角，如下面关于图6所述。
防翘曲部件可延伸直到电路基板100的边缘，或者防翘曲部件可仅延伸到接近(不接触)电路基板100的边缘。当光刻用于形成防翘曲部件时，防翘曲部件不一直延伸到电路基板100的边缘。因此，第一或第二图案的一端或两端与形成角的边缘间隔开。
在一些实施例中，防翘曲部件可以基本是直线、曲流线(meanderingline)、成角的(angled)、圆的(rounded)、局部圆的，或其组合。特别地，防翘曲部件可以是局部直线和/或局部圆线。防翘曲部件可以具有均匀的宽度，或者宽度可以沿防翘曲图案P的长轴而改变。防翘曲部件之间的间隔可以与防翘曲部件的宽度大致相同，但这不是必须的。防翘曲部件的节距(pitch)可根据导电图案区域102内的应力大小而改变。防翘曲图案P内防翘曲部件的数目可根据半导体芯片封装的类型或尺寸而改变。如果导电图案区域102内应力较大，则可使用更多的防翘曲部件。
根据图4所示的实施例，防翘曲部件例如L1、L2是直线形的。在该实施例中，直线防翘曲部件的末端终止于电路基板100的边缘。换句话说，根据本发明一方面，图案例如L1、L2的至少某部分的纵轴取向为交叉电路基板100的形成角的两边或边缘。
参照图4描述的本发明的上述方面的全部或部分可应用于下文中参照图6至22描述的本发明的其他实施例。
图5是电路基板的示意图，示出应力线以进一步说明本发明的概念。
参照图5，导电图案区域102和防翘曲区域104可具有不同的热膨胀系数(CTE)。此外，电路基板100和半导体芯片120可具有不同的CTE。该CTE的不同造成热处理例如用于将芯片封装表面安装到电路板的焊料回流工艺期间芯片封装中的应力。在芯片封装的角部经受的总应力S是长边缘应力S1、中央应力S2和短边缘应力S3的组合。在图6中，S2表示从中央区域(与电路基板100的点O相邻的区域)产生的应力，S1和S3表示从与电路基板100的角部相邻的区域产生的应力。这些不同的应力组合以形成应力场。防翘曲图案P的功能是通过横切或交叉从导电图案区域102朝向各个角部延伸的应力线来显著减小在电路基板100的角部的应力集中。防翘曲图案P可以以某角度与应力线相交。优选地，防翘曲图案P以约90度角(直角)交叉应力线，但是该特定配置不是必须的，只要防翘曲图案P至少在其某些部分不与应力线平行延伸。换言之，长轴(或者纵轴)或防翘曲图案P的弧的方向横切应力线。这样，当应力线遇到防翘曲图案P时，应力的方向改变或应力被驱散(dissipate)，因此最小化或显著减小电路基板100的翘曲。通过与应力线交叉，防翘曲图案P反抗例如从基板100的内部区域指向基板100的角部的应力场。这导致热处理工艺或焊料回流工艺期间较小的芯片封装翘曲。此外，在一些实施例中，当形成防翘曲图案P的防翘曲部件彼此间隔开或不连接时，例如如图4所示，造成基板100翘曲的应力可以被更有效地阻挡。例如，(虽然申请人不希望限于特别的操作理论)申请人相信如果防翘曲部件被连接，则应力场可以通过相连的防翘曲部件一直到达角部。换言之，如果防翘曲部件被连接，则它们可将应力场引导到基板的角部而不是阻挡应力场。在该情况下，防翘曲部件不会很有效地减小基板角部中的应力。然而，根据本发明的一些实施例，应力线或场可在每次与交叉它们的防翘曲部件相遇时被阻挡。当防翘曲部件包括与电路基板不同的材料时，应力线或场在朝向基板角部穿过不同材料时可被更有效地阻挡。具体地，当它们穿过不互连的一连串(successive)材料界面时，应力线或场可被减小或驱散。这样，本发明的多个不连接的防翘曲部件可有效地阻挡应力线或场，从而阻止它们集中在基板的角部。
图6是电路基板的一个示例角部的分解视图，引入本发明的一些实施例以进一步详细说明本发明的基本概念。
参照图6，本发明的防翘曲图案可形成于电路基板100的角部区域并可在与平分电路基板100的角的轴线基本正交的方向上延伸。防翘曲图案还可在与从电路基板100的中央延伸到角部的轴线正交的方向上延伸。通过具有在电路基板100上沿这些和其他方向延伸的防翘曲图案，从电路基板内部延伸到角部的应力线可被有效阻挡。然而，防翘曲图案不必与应力线正交，只要应力线可以被有效阻挡以减小电路基板100的翘曲。因此，应力线可以仅需要与防翘曲部件的纵轴形成锐角或钝角。
图7是电路基板的平面图，示出根据本发明一实施例的终止于导电图案区域102的防翘曲图案的防翘曲部件例如L2。
参照图7，防翘曲图案的放翘曲部件之一L2可接触导电图案区域102。具体地，防翘曲部件L2的一端可接触导电图案区域102而不是接触电路基板100的边缘。在该示例性实施例中，防翘曲部件L2相对于电路基板100的边的角度不同于上面关于图4描述的防翘曲图案P的防翘曲部件。
图8是电路基板100的平面图，示出根据本发明另一实施例的从不同角部相遇在电路基板的长边的防翘曲图案P。
参照图8，来自相邻角部的防翘曲区域104(或防翘曲图案P1、P2，尽管未示出)可沿电路基板100的长边相遇。交叉点在图8中示出为大致在长边的中央，但是交叉点可以在沿长边的不同点。如图8所示，三角形防翘曲区域104具有比前面论述的图4和7的那些更长的斜边。防翘曲部件L3可以与防翘曲区域104的较长斜边基本平行地延伸，或者它们可以交叉较长斜边。
图9是电路基板100的平面图，示出根据本发明又一实施例的从不同角部相遇在电路基板的短边的防翘曲区域104(或防翘曲图案P1、P2，尽管未示出)。
参照图9，来自相邻角部的防翘曲图案P1、P2可沿电路基板100的短边相遇。两个相邻防翘曲图案P1、P2还可在沿电路基板100的短边的一点处相遇导电图案区域102，尽管未示出。交叉点在图9中示出为大致在短边的中央，但是交点可以是在沿着短边的不同点。如图9所示，三角形防翘曲区域104具有比前面论述的图4和7中的那些更长的斜边。防翘曲部件L4可以与防翘曲区域104的较长斜边基本平行地延伸，或者替代地，它们可交叉较长斜边。
图10是电路基板100的平面图，示出根据本发明又一实施例的具有与相同角部中的另一防翘曲部件不同的斜度(slope)的防翘曲部件。
参照图10，一个防翘曲部件L2可具有与相同角部中单个防翘曲图案P2内的另一防翘曲部件L1不同的斜度。具体地，防翘曲部件L2可相对于防翘曲部件L1成一角度。换句话说，至少一级防翘曲部件可相对于至少另一级防翘曲部件以一角度设置。单个防翘曲图案P2内具有处于不同角度的防翘曲部件可以有助于分散来自电路基板100的长边和短边的应力。具体地，从不同方向进入角部的应力可被彼此相对成角的防翘曲部件L1和L2有效阻挡。
图11是电路基板的平面图，示出根据本发明一实施例的穿入防翘曲图案的导电图案。
参照图11，导电图案112可穿入防翘曲图案P中。导电图案112可将一个或更多防翘曲部件分成防翘曲子部件L7。单个防翘曲部件可被分成两个防翘曲子部件。该配置可有助于节约电路基板100的用于导电图案112的表面积，从而允许较小的整体半导体芯片封装。换句话说，将导电图案112穿入防翘曲图案P可允许更大的设计灵活性。
图12是电路基板的平面图，示出根据本发明又一实施例的穿入防翘曲图案的焊球焊盘。
参照图12，焊球焊盘142可穿入防翘曲部件中。焊球焊盘142可将一个或更多防翘曲部件分成防翘曲子部件L9。单个防翘曲部件L可以被分成两个防翘曲子部件。
图13和14是电路基板100的平面图，示出根据本发明一些实施例的具有成角的防翘曲部件的防翘曲图案P。
参照图13和14，防翘曲部件L8、L9可以是角形状。角形状的防翘曲部件L8、L9的尖端可指向导电图案区域102(L8)或者基板100的中央区域，如图13所示；或者它们可指向电路基板100的角(L9)，如图14所示。角形的防翘曲部件L8、L9可有效驱散或阻挡从不同方向逼近角部的应力线。
图15和16是电路基板的平面图，示出根据本发明一些实施例的具有弧形防翘曲部件的防翘曲图案P。
参照图15和16，防翘曲部件可以是弧形。弧形防翘曲部件的凹部分可指向电路基板的角部(C1)，如图15所示；或者他们可指向导电图案区域(C2)或电路基板100的中央区域，如图16所示。弧形防翘曲部件C1、C2可有效驱散或阻挡从不同方向逼近角部的应力线。
图17是电路基板100的平面图，示出根据本发明一实施例的来自不同角部的通过沿电路基板100的长边的补充图案A1连接的防翘曲图案P。
参照图17，相邻的防翘曲图案P可通过沿电路基板100的长边的补充图案A1连接。沿电路基板100的长边的补充图案A1可包括防翘曲部件CL3、CL4，其按级布置，与上面关于图4论述的第一和第二图案P1、P2类似。在该情况下，第一图案P1和第二图案P2的防翘曲部件L0、L1可连接到补充图案C1的防翘曲部件CL3，使得对应的级连接在一起。当半导体芯片120是矩形形状且沿电路基板100的长边伸长时，该布置特别有用。
图18是电路基板100的平面图，示出根据本发明另一实施例的来自不同角部的通过沿电路基板100的短边的补充图案A1连接的防翘曲图案P。
参照图18，相邻的防翘曲图案P1、P2可通过沿电路基板100的短边的补充图案A1连接。沿电路基板100的短边的补充图案A1可包括防翘曲部件CL3、CL4，其按级布置，与上面关于图4论述的第一和第二图案P1、P2类似。在该情况下，第一图案P1和第二图案P2的防翘曲部件L0、L1可连接到补充图案A1的防翘曲部件CL3，使得对应的级连接在一起。当半导体芯片120是矩形形状且沿电路基板100的短边伸长时，该布置特别有用。
图19是电路基板100的平面图，示出根据本发明又一实施例的连接在一起的相同级的防翘曲部件。
参照图19，所有防翘曲图案可通过补充图案A1连接在一起。例如，特定级的全部防翘曲部件可连接在一起。该布置对LCD驱动器IC(LDI)特别有用，因为半导体芯片120的尺寸小且具有从其长边延伸的多个互连图案。
图20是电路基板的平面图，示出根据本发明一实施例的***两个角部防翘曲图案之间的另一防翘曲图案。
参照图20，附加的(辅助的(auxiliary))防翘曲图案A2可***在两个角部防翘曲图案之间以减小角部之间的横越应力(cross-over stress)。附加防翘曲图案A2可包括一个或更多辅助防翘曲部件CL5，其可以相对于角部防翘曲图案P1、P2的防翘曲部件L0、L1成一角度。该布置可对阻挡沿电路基板100边缘即垂直于附加防翘曲图案A2传播的应力尤其有效。附加的防翘曲图案C2可具有上文关于防翘曲图案P论述的任何形状，例如弧、直线、成角的、曲流线等等。附加的防翘曲图案C2的防翘曲部件CL5还可沿电路基板100的边缘以各种方向设置，从而阻挡沿各种方向传播的应力。
图21是电路基板的平面图，示出根据本发明一些实施例的虚设区域。
参照图21，虚设图案160可设置在导电图案区域102内。虚设图案160可协同防翘曲图案P以减小或最小化电路基板100角部的应力集中。虚设图案160可以是诸如网格(mesh)、平面或岛形图案的任一种。在上面描述的常规技术中，形成虚设图案而没有防翘曲图案，因此恶化了上述翘曲问题。然而，如果虚设图案160与本发明的防翘曲图案P一起形成，则虚设图案160可有助于减小翘曲问题。
图22a-22c是各种类型电路基板的图示。
参照图22a至22c，电路基板100可由具有至少三个角或顶点的各种类型的多边形形成，例如三角形类型(图22a)、五边形类型(图22b)、或多边形类型(图22c)。换言之，防翘曲图案P的使用不受电路基板的形状约束。防翘曲图案P可以形成在各种形状的电路基板的所有角处，或者可以仅形成在一些角处。此外，三角形和五边形类型电路基板的防翘曲图案P可包括上面参照矩形电路基板100描述的各种实施例的特征。
图23是示出在诸如焊料回流工艺的加热工艺期间芯片封装的翘曲的图。
参照图23，芯片封装种包括防翘曲图案P减小了在加热工艺期间芯片封装经受的电路基板角部处的应力集中，以及所导致的翘曲。如图23所示，在回流工艺期间的高温范围中，常规芯片封装具有超过50μm的翘曲，导致封装的角部翘曲。然而，在高温范围内，包括根据本发明一些实施例的防翘曲部件的芯片封装的翘曲保持在50μm以下。因此，芯片封装在角部部分的翘曲被显著减小。通过减小芯片封装的翘曲，芯片封装的可靠性得以改善且连接断开的发生得以减少。
再次参照图4和19，半导体芯片封装可包括矩形电路基板100，矩形电路基板100具有两条长边和两条短边。半导体芯片封装还可包括设置在电路基板100上的导电图案区域102和防翘曲图案P。防翘曲图案P可包括第一图案、第二图案、第三图案和第四图案，其每个分别设置在电路基板100的第一、第二、第三和第四角部。第一图案的总体取向可不同于第二图案的总体取向，第一角部和第二角部可彼此相邻。第一角部和第三角部可彼此相对，第一图案和第三图案可沿基本相同方向取向。第一图案、第二图案、第三图案和第四图案可每个包括多个防翘曲部件。如图19所示，第一图案可通过第一补充图案连接到第二图案，第二图案可通过第二补充图案连接到第三图案，第三图案可通过第三补充图案连接到第四图案，第四图案可通过第四补充图案连接到第一图案。
下面，提供关于形成电路基板的方法的简要描述而没有具体的处理步骤。这里，省略公知的工艺以避免不必要的细节使得本发明的说明难以理解。
根据一实施例，制造具有防翘曲图案P的电路基板例如图4所示的那个的方法可包括准备电绝缘基板100，在基板100的导电图案区域102中形成导电图案112，在基板100的第一角部形成第一防翘曲图案切在基板100的第二角部形成第二防翘曲图案。第一和第二角部彼此相邻。第一防翘曲图案和第二防翘曲图案可被定向从而反抗从基板的内部区域指向基板的第一和第二区域的应力场。相对于基板，第一防翘曲图案的总体取向可不同于第二防翘曲图案的总体取向。
图24示出利用加工艺(additive process)形成防翘曲图案的方法。图25示出利用蚀刻工艺形成防翘曲图案的方法。
由导电材料诸如铜形成防翘曲图案可通过加型工艺或蚀刻型工艺实现。如图24所示，在加工艺中，首先在具有诸如铜箔层174的导电材料箔层的核心基板172上形成诸如光致抗蚀剂图案的干膜图案170。核心基板172可包括电介质材料，例如包括聚合物(例如环氧树脂、聚酰亚胺、聚四氟乙烯(TEFLON)或聚酯)且用编织的玻璃垫加强的叠层(laminate)，或者用碎玻璃纤维加强的聚合物。核心基板172的杨氏模量可在约23100到约23300MPa的范围。另外，导电材料的杨氏模量可大于核心基板的杨氏模量，例如在铜的情况下120000MPa。然后例如铜镀层用来在铜箔层174上构建铜图案。铜箔层174的被干膜170覆盖的区域不会有铜镀于其上。最后，除去干膜图案170和铜箔层174的被干膜图案170覆盖的部分，留下所需的防翘曲图案P。
在蚀刻型工艺中，如图25所示，诸如铜的合适导电材料首先镀在具有诸如铜箔层174的导电材料箔层的核心基板172上。
然后，干膜图案170诸如光致抗蚀剂图案形成于镀的铜层174′上。接下来，镀的铜层174′被蚀刻从而除去层174′的通过干膜图案170暴露的部分。最后，从镀的铜层174′剥离干膜图案170，留下所需的防翘曲图案P。
图26a至26c示出根据本发明一些实施例的阻焊剂(图4未示出)在核心基板172上的形成。
一旦在核心基板172上形成防翘曲图案P，可形成阻焊剂180以覆盖至少一部分防翘曲图案P和核心基板172，如图26a所示。阻焊剂层180可以不形成在防翘曲图案P上，如图26b所示。换言之，阻焊剂180暴露至少一部分防翘曲图案P。
应理解，用于形成防翘曲图案P的上述工艺可以与在基板100上形成导电图案的工艺基本同时进行。此外，防翘曲图案P可由除铜以外的材料制成。作为示例，防翘曲图案P可通过形成阻焊剂层180并将其构图来形成，如图26c所示。
另外，当基板100包括超过一层时，形成防翘曲图案P的上述工艺可在超过一层上重复。例如，部分防翘曲图案P可形成在基板100的第一角部在第一层上，另一部分防翘曲图案P可形成在基板100的第二角部在第二层上。这些层然后可组合到基板100中，基板100可具有在超过一个表面上或在超过一个角部处的防翘曲图案P。
根据本发明另一些实施例，尽管未具体说明，制造具有防翘曲图案P的电路基板例如图4所示的那个的方法可包括准备矩形电绝缘基板100，在基板100的导电图案区域102中形成导电图案，在基板100上形成防翘曲区域104使得导电图案区域102和防翘曲区域104不交迭，以及分别在防翘曲区域104的第一、第二、第三和第四角部区域形成第一、第二、第三和第四防翘曲图案。防翘曲区域104可包括基板100的四角。第一防翘曲图案和第二防翘曲图案可不同地取向以分别反抗从基板100的内部区域指向基板100的第一和第二角部区域的应力场。
根据另一实施例，形成第一防翘曲图案可包括在第一角部区域形成多个防翘曲部件，形成第二防翘曲图案可包括在第二角部区域形成多个防翘曲部件。在该情况下，第一角部区域的防翘曲部件可相对于第二角部区域的防翘曲部件成一角度。
防翘曲部件可由与导电图案相同的材料形成。替代地，防翘曲部件可由与导电图案不同的材料形成。在该情况下，防翘曲部件可由阻焊剂材料形成。
尽管这里没有提供形成上述电路基板的所有方法，但是本领域技术人员将意识到利用关于图4和图24至26c描述的方法和其他已知的组装技术来形成本申请的这样的电路基板的方法。
整个说明书中对“一实施例”或“实施例”的提及意味着关于该实施例描述的特定特征、结构或特性包含在本发明的至少一个实施例中。因此，短语“在一实施例中”或“在实施例中”在整个说明书中不同位置的出现不是必须全部涉及相同实施例。此外，特定特征、结构或特性可在一个或更多实施例中以任何合适的方式组合。
各种操作将描述为以最有助于理解本发明的方式进行的多个离散的步骤。然而，描述步骤的顺序不暗示操作是顺序相关的或者进行步骤的顺序必须是描绘步骤的顺序。
前面仅是本发明在较宽方面的示例，不应理解为本发明的限制。尽管已经描绘了本发明的一些示例性实施例，但是本领域技术人员将容易地意识到，在示例性实施例中许多修改是可行的，而本质上不背离本发明的新颖的教导和优点。因此，所有这些修改意在被包括在权利要求书定义的本发明的范围内。因此，将理解，前面是本发明的示例，不应理解为局限于所公开的特定实施例，且对所公开的实施例以及其他实施例的修改意在包括在所附权利要求书的范围内。本发明由所附权利要求书和包括在其中的权利要求书的等价物定义。
本申请要求2006年9月27日提交的韩国专利申请No.2006-0094330的优先权，在此引入其全部内容作为参考。

Claims (50)

1.一种电路基板，包括：
基板；以及
设置于该基板上的防翘曲图案，该防翘曲图案包括在该基板的第一角部的第一图案和在该基板的第二角部的第二图案，该第一角部和第二角部彼此相邻，
其中相对于该基板，该第一图案的总体取向不同于该第二图案的总体取向。
2.根据权利要求1的电路基板，其中该第一图案和该第二图案彼此不连接。
3.根据权利要求1的电路基板，其中该基板包括多层印刷电路板，该第一图案和第二图案每个设置在该印刷电路板内在不同层上。
4.根据权利要求1的电路基板，其中该第一图案的至少一部分的纵轴相对于该第二图案的至少一部分的纵轴以一角度取向。
5.根据权利要求1的电路基板，其中该第一图案和第二图案取向得交叉从该基板的内部区域指向该基板的第一和第二角部的应力线。
6.根据权利要求1的电路基板，其中该第一图案和第二图案每个包括多个防翘曲部件。
7.根据权利要求6的电路基板，其中该防翘曲部件包括基本直的线、曲流线、成角线、圆线、局部圆线、或其组合。
8.根据权利要求6的电路基板，还包括设置于该基板的内部区域的导电图案区域，其中至少一个防翘曲部件的至少一端接触该导电图案区。
9.根据权利要求8的电路基板，其中该导电图案区域包括导电图案且该导电图案穿入所述至少一个防翘曲部件使得所述至少一个防翘曲部件被分成多个防翘曲子部件。
10.根据权利要求6的电路基板，还包括设置于基板上的多个焊球焊盘，其中至少一个焊球焊盘穿入该第一图案使得至少一个防翘曲部件被分成多个防翘曲子部件。
11.根据权利要求6的电路基板，其中该防翘曲部件是角形，该防翘曲部件的顶点指向该电路基板的中央区域。
12.根据权利要求6的电路基板，其中该防翘曲部件是角形，该防翘曲部件的顶点指向远离该电路基板的中央区域。
13.根据权利要求6的电路基板，其中从该基板的中央区域延伸到该第一角部的轴以约90度角交叉至少一个防翘曲部件。
14.根据权利要求6的电路基板，其中该第一图案中防翘曲部件的长度从该第一角部逐渐增大。
15.根据权利要求6的电路基板，其中该第一和第二图案的至少一个的所述防翘曲部件的至少一个基本平行于该第一和第二图案的所述至少一个的另一防翘曲部件。
16.根据权利要求1的电路基板，其中该第一图案和该第二图案通过沿该基板的长边的补充图案连接。
17.根据权利要求1的电路基板，其中该第一图案和该第二图案通过沿该基板的短边的补充图案连接。
18.根据权利要求1的电路基板，还包括设置于该第一图案和第二图案之间的辅助图案，该辅助图案包括一个或更多辅助防翘曲部件。
19.根据权利要求18的电路基板，其中该一个或更多辅助防翘曲部件相对于该第一图案或第二图案的所述防翘曲部件以一角度设置。
20.根据权利要求1的电路基板，其中该第一图案在该基板的长边上接触该第二图案。
21.根据权利要求20的电路基板，其中该第一图案大致在该长边的中央接触该第二图案。
22.根据权利要求1的电路基板，其中该第一图案在该基板的短边上接触该第二图案。
23.根据权利要求1的电路基板，还包括设置于该基板的与该第一和第二图案相邻的内部区域中的虚设图案。
24.根据权利要求23的电路基板，其中该虚设图案是网格型图案、平面型图案和岛型图案之一。
25.根据权利要求1的电路基板，其中该基板是具有至少三个角的多边形。
26.根据权利要求25的电路基板，其中该多边形是矩形类型、三角形类型和五边形类型之一。
27.根据权利要求1的电路基板，其中该第一图案或第二图案沿与平分对应的角的轴正交的方向延伸。
28.根据权利要求1的电路基板，其中该第一图案或第二图案的至少一部分的纵轴布置得交叉该基板的形成对应的角的两边缘。
29.根据权利要求1的电路基板，其中该第一或第二图案的一端或两端与形成所述角的边缘间隔开。
30.一种电路基板，包括：
基板，具有导电图案区域和由该导电图案区域定义的防翘曲区域；以及
设置于该防翘曲区域上的防翘曲图案，该防翘曲图案包括在该基板的第一角部的第一图案和在该基板的第二角部的第二图案，该第一角部和该第二角部彼此相邻，该第一图案包括共同定义相对于该基板的第一取向的第一组防翘曲部件，该第二图案包括共同定义相对于该基板的第二取向的第二组防翘曲部件，
其中该第一取向不同于该第二取向，且
其中该第一和第二图案的防翘曲部件彼此不连接。
31.根据权利要求30的电路基板，其中该第一角部的基本所有防翘曲部件相对于该基板以基本相同的取向布置，且该第二角部的基本所有防翘曲部件相对于该基板以基本相同的取向布置。
32.根据权利要求30的电路基板，其中该基板是矩形基板，该矩形基板具有两条长边和两条短边，该电路基板还包括：
设置于该导电图案区域的导电图案，
其中该防翘曲图案还包括：
在该矩形基板的第三角部的第三图案，其中该第一角部和该第三角部彼此相对且该第一图案和该第三图案沿基本相同的方向取向。
33.根据权利要求30的电路基板，其中至少一个防翘曲部件的宽度沿其长轴改变。
34.根据权利要求30的电路基板，其中该第一图案或该第二图案任一个的防翘曲部件的设置得靠近所述基板的相应角部的一个小于设置得远离该基板的该相应角部的另一防翘曲部件。
35.根据权利要求30的电路基板，其中所述防翘曲图案包括与导电图案相同的材料。
36.根据权利要求30的电路基板，其中该防翘曲图案包括与导电图案不同的材料。
37.根据权利要求30的电路基板，其中该防翘曲图案包括阻焊剂材料。
38.一种半导体封装，包括：
基板；
定义在该基板的内部区域的导电图案区域；
定义在该基板的在该导电图案区域外的角部的防翘曲区域；
设置于该导电图案区域上的导电图案；
设置于该导电图案区域上的多个键合指；
设置于该导电图案区上的多个焊球焊盘；
设置于该基板上的半导体芯片，该半导体芯片具有设置于其上的多个键合焊盘，至少一个键合焊盘电连接到至少一个键合指；以及
设置于该防翘曲区域的防翘曲图案，该防翘曲图案包括：
在该基板的第一角部的第一图案和在该基板的第二角部的第二图案，该第一角部和该第二角部彼此相邻，该第一图案和该第二图案彼此不连接，
其中相对于该基板，该第一图案的总体取向不同于该第二图案的总体取向。
39.一种制造防翘曲电路基板的方法，该方法包括：
准备电绝缘基板；
在该基板的导电图案区域形成导电图案；
在该基板的第一角部形成第一防翘曲图案；以及
在该基板的第二角部形成第二防翘曲图案，该第一角部和该第二角部彼此相邻，
其中该第一防翘曲图案相对于该基板的总体取向不同于该第二防翘曲图案相对于该基板的总体取向。
40.根据权利要求39的方法，其中该第一防翘曲图案和该第二防翘曲图案彼此不连接。
41.根据权利要求39方法，其中该基板包括多层印刷电路板，该第一防翘曲图案和该第二防翘曲图案每个形成在该印刷电路板中不同层上。
42.根据权利要求39的方法，其中该第一防翘曲图案和该第二防翘曲图案每个包括彼此间隔开的一个或更多防翘曲部件。
43.根据权利要求42的方法，其中该第一角部的基本所有防翘曲部件相对于该基板以基本相同的取向布置，该第二角部的基本所有防翘曲部件相对于该基板以基本相同的取向布置。
44.根据权利要求42的方法，其中该防翘曲部件由不同于该导电图案的材料形成。
45.根据权利要求39的方法，其中该第一和第二防翘曲图案的形成包括：
对具有导电材料箔层的核心基板应用干膜图案；
镀导电材料到该箔层上；以及
除去该干膜图案和部分该箔层。
46.根据权利要求39的方法，其中形成该第一和第二防翘曲图案包括：
镀导电材料到具有导电材料箔层的核心基板上，由此形成镀的导电材料层；
向该镀的导电材料层应用干膜图案；
蚀刻该镀的导电材料层以除去通过该干膜图案暴露的部分该镀的导电材料层；以及
除去该干膜图案。
47.根据权利要求39的方法，其中形成该第一和第二防翘曲图案包括在该基板上形成阻焊剂层和构图该阻焊剂层。
48.根据权利要求39的方法，还包括形成覆在该基板上的阻焊剂层。
49.根据权利要求48的方法，其中该阻焊剂层覆盖该第一和第二防翘曲图案中的至少一个的至少一部分。
50.根据权利要求48的方法，其中该阻焊剂层暴露该第一和第二防翘曲图案中的至少一个的一部分。
CNA2007101619606A 2006-09-27 2007-09-27 防止翘曲的电路基板及使用它的封装 Pending CN101154645A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20060094330 2006-09-27
KR94330/06 2006-09-27
US11/766,523 2007-06-21

Publications (1)

Publication Number Publication Date
CN101154645A true CN101154645A (zh) 2008-04-02

Family

ID=39224066

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101619606A Pending CN101154645A (zh) 2006-09-27 2007-09-27 防止翘曲的电路基板及使用它的封装

Country Status (3)

Country Link
US (1) US8014154B2 (zh)
CN (1) CN101154645A (zh)
TW (1) TWI443787B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376679A (zh) * 2010-08-24 2012-03-14 三星电子株式会社 封装基板以及包括该封装基板的倒装芯片封装
CN101877938B (zh) * 2009-11-26 2012-05-16 深南电路有限公司 薄板印制电路板加工方法及薄板印制电路板
CN102983414A (zh) * 2012-11-09 2013-03-20 深圳光启创新技术有限公司 反射阵列天线
CN102983412A (zh) * 2012-11-09 2013-03-20 深圳光启创新技术有限公司 反射阵列天线
WO2014071866A1 (zh) * 2012-11-09 2014-05-15 深圳光启创新技术有限公司 反射阵面及反射阵列天线
CN103814442A (zh) * 2011-07-14 2014-05-21 德克萨斯仪器股份有限公司 用于具有单金属层基底的半导体封装中的高速信号完整性的结构
CN104347682A (zh) * 2013-08-02 2015-02-11 颀邦科技股份有限公司 半导体结构
CN105280569A (zh) * 2014-07-07 2016-01-27 三星电子株式会社 具有残余应力层的半导体封装件及其制造方法
CN109904126A (zh) * 2017-12-07 2019-06-18 晨星半导体股份有限公司 芯片封装结构
CN110707049A (zh) * 2018-07-10 2020-01-17 三星电子株式会社 包括用于控制翘曲的通道的半导体芯片模块及其制造方法
CN111354647A (zh) * 2020-03-10 2020-06-30 淄博职业学院 一种多芯片堆叠封装结构及其制造方法
CN111465169A (zh) * 2020-03-25 2020-07-28 万安裕维电子有限公司 一种防翘曲pcb板
TWI784661B (zh) * 2021-08-09 2022-11-21 頎邦科技股份有限公司 軟性電路板之佈線結構

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135418A (ja) * 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
US8187983B2 (en) * 2009-04-16 2012-05-29 Micron Technology, Inc. Methods for fabricating semiconductor components using thinning and back side laser processing
JP2011029451A (ja) * 2009-07-27 2011-02-10 Fujitsu Ltd プリント配線基板、電子機器、およびプリント配線基板の製造方法
TWI393230B (zh) * 2009-08-13 2013-04-11 Unimicron Technology Corp 嵌埋有半導體元件之封裝結構及其製法
US8779553B2 (en) * 2011-06-16 2014-07-15 Xilinx, Inc. Stress-aware design for integrated circuits comprising a stress inducing structure and keep out zone
US20130087925A1 (en) * 2011-10-05 2013-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Structures of Integrated Circuits
US8703535B2 (en) 2012-06-07 2014-04-22 Stats Chippac Ltd. Integrated circuit packaging system with warpage preventing mechanism and method of manufacture thereof
US9105535B2 (en) 2012-06-19 2015-08-11 International Business Machines Corporation Copper feature design for warpage control of substrates
US9257412B2 (en) 2012-09-12 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Stress reduction apparatus
WO2014209994A2 (en) * 2013-06-24 2014-12-31 President And Fellows Of Harvard College Printed three-dimensional (3d) functional part and method of making
US9355967B2 (en) 2013-06-24 2016-05-31 Qualcomm Incorporated Stress compensation patterning
KR102116962B1 (ko) 2013-06-25 2020-05-29 삼성전자주식회사 반도체 패키지
US9867282B2 (en) * 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows
TWI467711B (zh) * 2013-09-10 2015-01-01 Chipbond Technology Corp 半導體結構
CN103496212B (zh) * 2013-09-27 2015-08-19 东莞美维电路有限公司 薄型防折芯板设计
CN103496213B (zh) * 2013-09-27 2015-08-19 东莞美维电路有限公司 薄型防折芯板设计
KR101540070B1 (ko) 2014-10-27 2015-07-29 삼성전자주식회사 패키지 기판 및 반도체 패키지의 제조방법
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
KR101733442B1 (ko) * 2014-12-29 2017-05-10 주식회사 케이씨씨 기판의 휨 방지 구조체
KR102611982B1 (ko) 2016-05-25 2023-12-08 삼성전자주식회사 반도체 장치
KR102005381B1 (ko) 2017-02-20 2019-07-30 신덴겐코교 가부시키가이샤 전자 장치
KR102437245B1 (ko) 2017-10-24 2022-08-30 삼성전자주식회사 인쇄회로기판 및 그를 포함하는 반도체 패키지
EP3483930B1 (de) * 2017-11-10 2023-08-09 Valeo Thermal Commercial Vehicles Germany GmbH Elektronikbaueinheit
KR20200098783A (ko) 2019-02-12 2020-08-21 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
US11217539B2 (en) 2019-07-12 2022-01-04 Samsung Electronics Co., Ltd. Package substrate and semiconductor package including the same
TWI726427B (zh) * 2019-09-27 2021-05-01 友達光電股份有限公司 元件基板
US11212912B1 (en) 2020-06-30 2021-12-28 Microsoft Technology Licensing, Llc Printed circuit board mesh routing to reduce solder ball joint failure during reflow

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069315B2 (ja) * 1987-03-30 1994-02-02 株式会社日立製作所 多層プリント板及びその製造方法
JP2002280676A (ja) * 2001-03-19 2002-09-27 Matsushita Electric Ind Co Ltd 液晶セルの駆動回路基板用のプリント配線板
JP2004288660A (ja) * 2003-01-29 2004-10-14 Kyocera Corp 配線基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0145768B1 (ko) * 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
JP2000151035A (ja) 1998-11-18 2000-05-30 Toshiba Corp 配線基板とその製造方法
US6258629B1 (en) * 1999-08-09 2001-07-10 Amkor Technology, Inc. Electronic device package and leadframe and method for making the package
JP3691993B2 (ja) * 1999-10-01 2005-09-07 新光電気工業株式会社 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
TWI229574B (en) 2002-11-05 2005-03-11 Siliconware Precision Industries Co Ltd Warpage-preventing circuit board and method for fabricating the same
KR20060064315A (ko) 2004-12-08 2006-06-13 삼성전기주식회사 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069315B2 (ja) * 1987-03-30 1994-02-02 株式会社日立製作所 多層プリント板及びその製造方法
JP2002280676A (ja) * 2001-03-19 2002-09-27 Matsushita Electric Ind Co Ltd 液晶セルの駆動回路基板用のプリント配線板
JP2004288660A (ja) * 2003-01-29 2004-10-14 Kyocera Corp 配線基板

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877938B (zh) * 2009-11-26 2012-05-16 深南电路有限公司 薄板印制电路板加工方法及薄板印制电路板
CN102376679B (zh) * 2010-08-24 2015-12-16 三星电子株式会社 封装基板以及包括该封装基板的倒装芯片封装
CN102376679A (zh) * 2010-08-24 2012-03-14 三星电子株式会社 封装基板以及包括该封装基板的倒装芯片封装
CN103814442A (zh) * 2011-07-14 2014-05-21 德克萨斯仪器股份有限公司 用于具有单金属层基底的半导体封装中的高速信号完整性的结构
CN103814442B (zh) * 2011-07-14 2016-12-21 德克萨斯仪器股份有限公司 用于具有单金属层基底的半导体封装中的高速信号完整性的结构
CN102983414B (zh) * 2012-11-09 2014-04-16 深圳光启创新技术有限公司 反射阵列天线的反射面
WO2014071866A1 (zh) * 2012-11-09 2014-05-15 深圳光启创新技术有限公司 反射阵面及反射阵列天线
CN102983412A (zh) * 2012-11-09 2013-03-20 深圳光启创新技术有限公司 反射阵列天线
CN102983414A (zh) * 2012-11-09 2013-03-20 深圳光启创新技术有限公司 反射阵列天线
US9583839B2 (en) 2012-11-09 2017-02-28 Kuang-Chi Innovative Technology Ltd. Reflective array surface and reflective array antenna
CN104347682A (zh) * 2013-08-02 2015-02-11 颀邦科技股份有限公司 半导体结构
CN105280569A (zh) * 2014-07-07 2016-01-27 三星电子株式会社 具有残余应力层的半导体封装件及其制造方法
CN109904126A (zh) * 2017-12-07 2019-06-18 晨星半导体股份有限公司 芯片封装结构
CN110707049A (zh) * 2018-07-10 2020-01-17 三星电子株式会社 包括用于控制翘曲的通道的半导体芯片模块及其制造方法
CN111354647A (zh) * 2020-03-10 2020-06-30 淄博职业学院 一种多芯片堆叠封装结构及其制造方法
CN111354647B (zh) * 2020-03-10 2021-12-28 芯创(天门)电子科技有限公司 一种多芯片堆叠封装结构及其制造方法
CN111465169A (zh) * 2020-03-25 2020-07-28 万安裕维电子有限公司 一种防翘曲pcb板
TWI784661B (zh) * 2021-08-09 2022-11-21 頎邦科技股份有限公司 軟性電路板之佈線結構

Also Published As

Publication number Publication date
TWI443787B (zh) 2014-07-01
US20080073784A1 (en) 2008-03-27
TW200818436A (en) 2008-04-16
US8014154B2 (en) 2011-09-06

Similar Documents

Publication Publication Date Title
CN101154645A (zh) 防止翘曲的电路基板及使用它的封装
KR100430861B1 (ko) 배선기판, 반도체장치 및 패키지 스택 반도체장치
US7906835B2 (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
US7586188B2 (en) Chip package and coreless package substrate thereof
JP5230157B2 (ja) 反り防止のための回路基板及びその製造方法
TWI387408B (zh) Soft and hard patch panels and electronic devices
US20150156880A1 (en) Printed wiring board and method for manufacturing printed wiring board
US7714427B2 (en) Integrated circuit die configuration for packaging
KR102072846B1 (ko) 임베디드 패키지 및 제조 방법
JP5581933B2 (ja) パッケージ基板及びこれを用いたモジュール並びに電気・電子機器
US8378482B2 (en) Wiring board
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
US6538213B1 (en) High density design for organic chip carriers
US10020248B2 (en) Tape for electronic devices with reinforced lead crack
KR102582421B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
US20100327452A1 (en) Mounting structure and method of manufacturing the same
TWI566352B (zh) 封裝基板及封裝件
US20230154904A9 (en) Electronic device
US10008441B2 (en) Semiconductor package
KR100725517B1 (ko) 본딩 패드와 볼 랜드가 복수 층에 형성된 다층 배선 기판및 이를 이용한 반도체 패키지 구조
US7547974B2 (en) Wiring substrate with improvement in tensile strength of traces
US20070209830A1 (en) Semiconductor chip package having a slot type metal film carrying a wire-bonding chip
EP4071792A1 (en) Three-dimensional pad structure and interconnection structure for electronic devices
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
KR102666151B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080402