CN101154212B - 一种8位兼容c51指令集微控制器 - Google Patents

Abstract

本发明的8位兼容C51指令集微控制器包括8比特高速算术逻辑部件模块，算术逻辑选择模块，8x8比特乘法/除法器，内部数据存储器，寄存器接口模块，特殊功能寄存器，执行指令/直接寄存器，指令状态机，中断控制器模块，指令解码器，程序存储器单元，定时器/计数器模块，外部端口模块；两个串行接口模块，3个16位定时器，1个16位的看门狗定时器；在内部指令运行时，每个机器周期所用的时钟周期由原来的12个时钟周期提升到2个时钟周期，可以达到传统51单片机6倍的指令运行速度，大幅度降低运行功耗，功能全面，性能优异，有着广泛的应用前景。

Description

一种8位兼容C51指令集微控制器

技术领域

本发明涉及半导体集成电路设计领域，尤其涉及一种微控制器(MCU，Micro Control Unit)。

背景技术

51单片机是常用的微控制器，是目前市场上使用的最广泛的单片机之一，其因为指令简单明晰，功能强大，使用范围极广，在不同的生产，控制领域有着极其广泛的应用。

传统51单片机的机器周期为12个时钟周期，运行频率低，指令执行速度慢；同时外设模块少，存储器不可被反复擦除，无***编程(ISP，In systemProgram)模式，应用编程(IAP，In application Program)模式，不可在线调试。

发明内容

有鉴于此，本发明提出一种8位兼容C51指令集微控制器，至少包括算术逻辑部件，算术逻辑选择，8x8比特乘法/除法器，内部数据存储器，寄存器接口，特殊功能寄存器，执行指令/直接寄存器，指令状态机，中断控制器，指令解码器，程序存储器单元，定时器/计数器，外部端口，两个串行接口，所述定时器/计数器包括3个16位定时器，1个16位的看门狗定时器；

其中，程序存储器单元用于存储在微控制器上运行的程序，将程序从程序存储器单元读出后，在指令状态机的控制下，送到指令解码器中进行解码，解码完毕后，经过执行指令/直接寄存器，特殊功能寄存器的控制，再经过算术逻辑选择模块的选择，送入到算术逻辑部件模块中进行运算，运算后的结果将送到内部数据存储器和特殊功能寄存器中，寄存器接口模块和内部数据存储器相互交互控制；

8x8比特乘法/除法器用于对特殊功能寄存器和内部数据存储器需要的乘法除法做专用运算，所述定时器/计数器模块，用于对微控制器内部精确设定时间的控制；

指令状态机由时钟控制模块驱动，中断控制器由外部中断源驱动，串行端口由串行输入接口驱动，与外部端口连接，外部端口引出输出输入端口线，组成输入输出端口。

微控制器还包括外部特殊寄存器、外部数据存储器和程序存储器，所述的外部特殊寄存器用于存储用户扩展的特殊寄存器，所述的外部数据存储器用于存储微控制器内核产生的需要外部存储的数据，所述的程序存储器用于存储程序。

外部端口模块包括四组8位的标准输入输出端口和一个4位的输入输出端口。

看门狗定时器在芯片进入到异常故障的时候复位微控制器芯片，使其重新工作，看门狗定时器需要软件在一定的间隔内复位其控制位，但是当微控制器芯片进入到调试模式的时候，看门狗电路停止工作，不会定期复位微控制器芯片，所以在调试模式的时候不用刷新看门狗定时器的控制位。

中断控制器模块的中断源包括12个中断，分别为不可屏蔽中断NMI，外部中断0，时钟0中断，外部中断1，时钟1中断，全双工异步串行通讯UART中断，时钟2中断，外部中断2，外部中断3，全双工异步串行通讯UART2中断，外部中断4，外部中断5。

12个中断中的不可屏蔽NMI中断的优先级最高，其中看门狗定时器的预警信号、程序存储器的读写错误都会引发不可屏蔽NMI中断。不同的中断触发类型可通过相应的中断状态标志位监测，每一种中断都由其使能控制位使其使能或者禁止。

中断分为两种模式，在这两种中断模式下，都可以通过中断使能寄存器的设置屏蔽掉所有除NMI之外的中断。中断模式一为：中断事件信号发生后，设置中断状态标记，此刻中断被标记成一个未决的中断，当相应的中断源被允许中断的时候，此中断才会对CPU内核有效，当中断被响应后，硬件会自动将中断清零，CPU中的时钟0中断，时钟1中断，外部中断0，外部中断1的中断状态标志位为TF0，TF1，IE0，IE1，此四位都在中断控制寄存器里，如果中断被响应，此四个标志位就会被清零，如果中断没有被响应，就需要用软件的方式将其清零，URAT在串行控制寄存器里的两个状态标志位RI和TI即使中断被响应后也不会被硬件清零，必须通过软件的形式将其清零。中断模式二为：中断状态标志和未决的中断请求是相互独立的，时钟2引发的中断会设置相应的中断状态标志位，只要本中断结点开放，就会引发CPU的中断，当本中断被响应后，未决的中断信号就会被硬件清零，而中断标志位仍然需要软件的方式将其清零。

微控制器的工作方式可设置为正常工作模式，空闲模式，掉电模式三种，在空闲模式下，只有***模块和微控制器状态机的驱动时钟工作，CPU核的驱动时钟停止工作，在掉电模式下所有模块的时钟都停止工作。

微控制器还包括时钟控制模块，其时钟为内部阻容振荡时钟RC或外部高精度振荡时钟。

微控制器还包括在线调试仿真器模块，***编程ISP模块和应用编程IAP模块，所述在线调试仿真器模块实现在线调试仿真功能，所述***编程ISP模块实现***编程功能，所述应用编程IAP模块实现应用编程功能。在线调试模块嵌入于微控制器内部，该模块通过一套专有的调试指令集操纵调试模块所有功能，通过实时方式监测微控制器内部各个数据总线和地址总线，操控微控制器内部状态，实现对程序储存器，内部数据储存器，外部数据储存器，特殊功能寄存器的监控操作，可以设置4个硬件触发断点。ISP模式可以通过微控制器上的UART接口和外部电脑主机通讯，下载程序到程序存储器中，实现程序的快速烧写。

程序存储器单元为16k的flash存储器，前8k的地址用来存储用户应用程序，中间6k为数据存储器，最后2k用来存放***编程ISP的引导服务程序，8k存储器的最低端存放中断和复位向量，中断向量从0x03开始，所述内部数据存储器为256字节的静态存储器。

Flash存储器有加密功能，可以防止用户源代码的泄漏或者误操作引起的Flash内存储的源程序被改动或者擦除，当Flash处在加密状态的时候，MOVC指令被禁止执行，存储在Flash中的数据不能被读出，除了ERASE_CHIP和PROGRAM_SEC指令外，所有的ISP命令都被禁止掉，所有的外部主机命令也都被禁止执行。Flash存储器使用两位安全加密位SB1和SB2，这两位可以通过ISP或者外部主机模式进行编程，无论在什么安全级别下，此两位安全加密位都可以被编程，一旦被编程后，此过程将不可逆转，除非将Flash存储器上所有的数据全部擦除才能进行再次编程。

安全加密位的状态可通过读取特殊功能寄存器中的安全加密状态寄存器得知。安全级别分为3种：第一种，不加密：当整片芯片被擦除后，安全加密位处于没有被编程的状态，所有的加密功能都没有开放，MOVC和所有的外部主机，ISP指令都可以运行；第二种，加密：FLASH存储器被锁住，MOVC指令被禁止，除了CHIP_ERASE指令外所有的ISP命令都被禁止，除了ERASE_CHIP和PROGRAM_SEC指令外，所有的外部主机命令都被禁止；第三种，特别加密：除了所有和第二种加密的特性之外，使能信号也被禁止，所有的程序都从内部存储器运行。

本发明的微控制器在内部指令运行时，每个机器周期所用的时钟周期由原来的12个时钟周期提升到2个时钟周期，可以达到传统51单片机6倍的指令运行速度，大幅度降低运行功耗，运行稳定，性能优异，外设模块齐全，性能高，稳定性高，功耗低，兼容51指令集，可广泛应用在工业控制领域。

附图说明

图1是本发明的内部结构图

图2是本发明的Flash存储器的功能地址划分结构图

图3是本发明的Flash加密结构图

图4是本发明的ISP模式引导程序流程图

具体实施方式

下面结合附图对本发明作进一步的详细说明。

如图1所示是本发明的内部结构图，本发明为新型的8位兼容C51指令集微控制器，微控制器内部模块包括8比特高速算术逻辑部件(ALU，Arithmetic Logical Unit)模块15，算术逻辑选择模块14，8x8比特乘法/除法器16，内部数据存储器7及寄存器接口模块8，特殊功能寄存器(SFR，Special Function Register)9，执行指令/直接寄存器模块10，指令状态机11，中断控制器模块12，指令解码器17，程序存储器模块18，定时器/计数器模块19，外部端口模块20，微控制器外部模块包括两个串行接口(UART，Universal Asynchronous Receiver/Transmitter)模块13，3个16位定时器，1个16位的看门狗定时器(WDT，Watch Dog Timer)。

程序存储器单元18用于存储在微控制器上运行的程序存储，程序存储器单元18在指令状态机11的控制下逐条读取程序，将程序从程序存储器单元18读出后，在指令状态机11的控制下，将其送到指令解码器17，指令解码后将控制数据的流动，操作特殊功能寄存器9，执行指令/直接寄存器10等，将其数据输出到算术逻辑选择14，算术逻辑选择通过的数据，将其送入到算术逻辑部件15中进行运算，需要乘除运算的数据送入到乘法器/除法器16中进行运算。经算术逻辑部件运算过的结果保存到内部数据存储器7和特殊功能寄存器9中，图中1为外部特殊寄存器，用来存储用户扩展的特殊寄存器，图中2为外部数据存储器，用来存储微控制器内核产生的需要外部存储的数据。时钟控制模块4用于产生微控制器所需要的各种时钟信号，控制微控制器的有效运行，中断控制器12用于管理中断源5所产生的各种中断信号，外部端口20为微控制器和外部信号交互的输入输出端口。寄存器接口单元8和内部数据存储器7，外部特殊寄存器1交互控制。

指令状态机11由时钟控制模块4所引出的时钟线路来驱动，中断控制器12由中断源5触发驱动。串行接口13由串行输入接口6驱动，连接外部端口20。乘法/除法器单元16，用于对特殊功能寄存器和内部数据存储器需要的乘法除法做专用运算，提升微控制器的运算速度，定时器/计数器单元19，用于对微控制器内部精确设定时间的控制。如图1中21所示，外部端口20包括0到3四个8位的标准输入输出端口，分别为0端口，1端口，2端口，3端口，还包括一个4位的输入输出端口。

当出现异常故障时，看门狗定时器WDT能复位微控制器，避免其限于死循环状态。看门狗定时器需软件在一定的间隔内复位其控制位，但是当进入调试模式时，WDT停止工作，故处于调试模式时不需刷新WDT。

本微控制器有12个中断，分别为不可屏蔽中断(NMI，non-maskableInterrupt)，外部中断0，时钟0中断，外部中断1，时钟1中断，UART中断，时钟2中断，外部中断2，外部中断3，UART2中断，外部中断4，外部中断5。中断优先级可以设置为2/4级。12个中断中包括一个NMI，NMI的中断优先级最高，其中WDT的预警信号、FLASH操作完成、发生FlASH ECC错误都会引发NMI中断。

其余的中断由在***模块或者外部触发引起中断，不同的中断触发类型可以在相应的中断状态标志位上监测出来。

每一种中断都由其使能控制位使其使能或者禁止。

本微控制器的中断分为两种模式，在这两种中断模式下，可以通过使能信号的设置屏蔽除NMI之外的其他中断。这些中断模式的实现方式都是通过中断控制器来完成的。

中断模式一特征：如图1中所列出的中断源5中的中断事件信号发生后，会设置中断状态标记，此刻中断被标记成一个未决的中断，当相应的中断源被特殊功能寄存器9允许中断的时候，此中断才会对CPU内核有效。当中断被响应后，硬件会自动将中断清零。CPU中的时钟0中断，时钟1中断，外部中断0，外部中断1的中断状态标志位为TF0，TF1，IE0，IE1。此四位都在TCON特殊寄存器里，如果中断被响应，此四个标志位就会被清零，如果中断没有被响应，就需要用软件的方式将其清零。URAT在SCON寄存器里的两个状态标志位RI和TI即使中断被响应后也不会被硬件清零，必须通过软件的形式将其清零。

中断模式二特征：中断状态标志和未决的中断请求是相互独立的。在时钟2的中断中应用到了本结构。时钟2引发的中断会设置相应的中断状态标志位，只要本中断结点开放，就会引发CPU的中断，当本中断被响应后，未决的中断信号就会被硬件清零，而中断标志位仍然需要软件的方式将其清零。

本微控制器的存储器分三部分：内部数据存储器，程序存储器，外部储存器。

其中程序存储器为16k的flash存储器。内部数据存储器为256字节的静态存储器(SRAM，Static Random Access Memory)。

本控制器为双数据指针，数据的读、写各占用一指针，可同步实现数据读写，有效地提高指令的读写效率。

本微控制器的工作方式可设置为正常工作模式，空闲模式，掉电模式三种。在空闲模式下，只有***模块和微控制器状态机的驱动时钟工作，可节省约70％的能量，在掉电模式下所有模块的时钟都停止工作，节省能量为100％。

本微控制器的时钟可选择内部阻容振荡时钟(RC，ResistanceCapacitance Oscillator)和外部高精度振荡时钟，RC时钟的频率易受温度等外部条件的影响，所以用在对频率要求精度不高的情况下，外部晶振的精度很高，但需要外接电路，这些都是由时钟控制模块4控制的。

本微控制器包括还包括在线调试仿真器(ICE，In-circuit Emulator)模块，***编程(ISP，In system Program)模块和应用编程(IAP，Inapplication Program)模块，实现ICE线上调试，ISP和IAP功能。

在线调试模块嵌入于微控制器内部，该模块通过一套专有的调试指令集来操纵完成调试模块所有功能，整个模块嵌入于微控制器内部，通过实时方式监测微控制器内部各个数据总线和地址总线，操控微控制器内部状态，实现对程序储存器，内部数据储存器，外部数据储存器，特殊功能寄存器的监控操作，可以设置4个硬件触发断点。

ISP模式可以通过微控制器上的UART接口和外部主机通讯，下载程序到Flash存储器中，实现程序的快速烧写。

本微控制器的程序存储器模块为Flash存储器有加密功能，可以防止用户源代码的泄漏，或者误操作引起的Flash内存储的源程序被改动或者擦除，当Flash处在加密状态的时候，MOVC指令被禁止执行，存储在Flash中的数据不能被读出，除了ERASE_CHIP和PROGRAM_SEC指令外，所有的ISP命令都被禁止掉，所有的外部主机命令也都被禁止执行。

安全加密位共有两位，SB1和SB2，这两位可以通过ISP或者外部主机模式进行编程，无论在什么安全级别下，此两位安全加密位都可以被编程，但是一旦被编程后，此过程就不可逆转，除非将Flash上所有的数据全部擦除才能进行再次编程。安全加密位的状态可以通过读SFR中的FST寄存器得到。

安全级别分为3种：第一种，不加密：当整片芯片被擦除后，安全加密位处于没有被编程的状态，所有的加密功能都没有开放，MOVC和所有的外部主机，ISP指令都可以运行。第二种：加密：FLASH被锁住，MOVC指令被禁止，除了CHIP_ERASE指令外所有的ISP命令都被禁止，除了ERASE_CHIP和PROGRAM_SEC指令外，所有的外部主机命令都被禁止。第三种：特别加密：除了所有和第二种加密的特性之外，使能信号也被禁止，所有的程序都从内部存储器运行。

图2是本发明的程序存储器的功能地址划分结构图。201区域为程序存储器，包含中断入口地址。NMI的中断入口地址为0x0073，外部中断0入口地址为0x0003，时钟0中断入口地址为0x000B，外部中断1入口地址为0x0013，时钟1中断入口地址为0x001B，URAT中断入口地址为0x0023，时钟2中断入口地址为0x002B，外部中断2入口地址为0x0033，外部中断3入口地址为0x003B，UART2中断入口地址为0x0043，外部中断4入口地址为0x004B，外部中断5入口地址为0x0053，在所述的不同的入口地址上存放对应的跳转指令，从而使程序跳转至对应的中断服务程序执行。

202区域为外部数据存储器模块。

203区域为ISP引导区，微控制器上电后，程序从图中的203区域的0x3800地址处开始执行，ISP模式的启动代码存放于以0x3800开始的地址中。

微控制器的加密过程如图3所示，31为微控制器，经过地址总线34将需访问的地址传送到加密解密单元32，加密解密单元32设置于程序存储器单元18中，经过加密后将加密过的地址传送到程序存储器33中；加密解密单元32读出加密过的数据，然后经数据总线35将解密后的数据传送到微控制器内核当中。加密解密单元需要从外部人为设定加密种子38，使能信号39用于使能加密解密单元32。

图4是本发明的ISP模式引导程序流程图。将微控制器的串行输入接口与电脑的COM1口相连，运行ISP模式软件，执行如下的运行步骤：

步骤41、初始化微控制器；

步骤42、检测电脑上ISP模式软件设置的串行数据的波特率，根据所述波特率进行微控制器的URAT口的波特率设置，然后对看门狗定时器进行时间值设置；

步骤43、判断微控制器的URAT口接收的命令是否来自电脑上的ISP模式软件(也即是主机)，进而判断所述命令是否为指示微控制器进入ISP模式的命令，如果所述命令是“U”，则需进入ISP模式，故停止看门狗定时器，进入ISP模式，进而执行步骤44；如果不是”U”，循环判断，直到看门狗定时器的时间溢出，触发内部复位信号，进而执行步骤48，也即是开始正式执行程序存储器中原存储的程序，不进行新的ISP编程操作；

步骤44、读取主机的端口号，也即是波特率、奇偶校验等信息；

步骤45、如端口号正确，也即波特率、奇偶校验等信息正确，则进入步骤46，如端口号不正确，则执行步骤49，发送端口号到主机，然后转到步骤48；

步骤46、将新的用户程序下载至程序存储器；

步骤47、判断是否处理完毕，如果没有处理完毕，则转至步骤46继续下载，循环执行步骤46、步骤47，直至处理完毕，转到步骤48；

步骤48、微控制器内部复位，从0x0000开始执行用户的应用程序。

以上所述仅为本发明的较佳实施例而已，并不用于限制本发明。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (18)

1.一种8位兼容C51指令集微控制器，其特征在于，包括算术逻辑部件，算术逻辑选择模块，8x8比特乘法/除法器，内部数据存储器，寄存器接口，特殊功能寄存器，执行指令/直接寄存器，指令状态机，中断控制器，指令解码器，程序存储器单元，定时器/计数器，时钟控制模块，外部端口，两个串行接口，所述定时器/计数器包括3个16位定时器，1个16位的看门狗定时器；所述微控制器还包括在线调试仿真器模块，***编程模块和应用编程模块；

所述的程序存储器单元用于存储在微控制器上运行的程序，将程序从程序存储器单元读出后，在指令状态机的控制下，送到指令解码器中进行解码，解码完毕后，经过执行指令/直接寄存器，特殊功能寄存器的控制，再经过算术逻辑选择模块的选择，送入到算术逻辑部件中进行运算，运算后的结果将送到内部数据存储器和特殊功能寄存器中，寄存器接口和内部数据存储器交互控制；

所述的8x8比特乘法/除法器用于对特殊功能寄存器和内部数据存储器需要的乘法除法做专用运算；

所述定时器/计数器，用于对微控制器内部精确设定时间的控制；

所述的指令状态机由时钟控制模块驱动，中断控制器由中断源触发驱动，串行接口由串行输入接口驱动，与外部端口连接，外部端口连接输出输入端口线，组成输入输出端口；

所述在线调试仿真器模块实现在线调试仿真功能，所述***编程模块实现***编程功能，所述应用编程模块实现应用编程功能。

2.如权利要求1所述的微控制器，其特征在于，还包括外部特殊寄存器和外部数据存储器，所述的外部特殊寄存器是用于用户扩展的特殊寄存器，所述的外部数据存储器用于存储微控制器内核产生的需要外部存储的数据。

3.如权利要求1所述的微控制器，其特征在于，所述的外部端口包括四组8位的标准输入输出端口和一个4位的输入输出端口。

4.如权利要求1所述的微控制器，其特征在于，所述的看门狗定时器在微控制器芯片进入到异常故障的时候复位微控制器芯片，使其重新工作，看门狗定时器需要软件在一定的间隔内复位其控制位；当微控制器芯片处于调试模式时，看门狗定时器停止工作，在所述调试模式下不需复位其控制位。

5.如权利要求1所述的微控制器，其特征在于，所述的中断控制器的中断源包括12个中断，分别为不可屏蔽中断，外部中断0，时钟0中断，外部中断1，时钟1中断，全双工异步串行通讯UART1中断，时钟2中断，外部中断2，外部中断3，全双工异步串行通讯UART2中断，外部中断4，外部中断5。

6.如权利要求5所述的微控制器，其特征在于，所述不可屏蔽中断的优先级最高，看门狗定时器的预警信号、程序存储器单元的读写错误会触发不可屏蔽中断。

7.如权利要求5所述的微控制器，其特征在于，所述不同的中断的触发类型可由相应的中断状态标志位监测，每一中断由其使能控制位使能或者禁止。

8.如权利要求5所述的微控制器，其特征在于，所述中断分为两种模式。

9.如权利要求8所述的微控制器，其特征在于，所述中断模式一为：中断事件信号发生后，设置中断状态标记，此刻中断被标记成一个未决的中断，当相应的中断源被允许中断的时候，此中断才会对微控制器的CPU内核有效，当中断被响应后，硬件会自动将中断清零，CPU中的时钟0中断，时钟1中断，外部中断0，外部中断1的中断状态标志位为TF0，TF1，IE0，IE1，此四位都在中断控制寄存器里，如果中断被响应，此四个标志位就会被清零，如果中断没有被响应，就需要用软件的方式将其清零，串行接口在串行控制寄存器里的两个状态标志位RI和TI即使中断被响应后也不会被硬件清零，必须通过软件的形式将其清零。

10.如权利要求8所述的微控制器，其特征在于，所述中断模式二为：中断状态标志和未决的中断请求是相互独立的，时钟2中断会设置相应的中断状态标志位，只要本中断结点开放，就会引发微控制器的CPU的中断，当本中断被响应后，未决的中断信号就会被硬件清零，而中断标志位仍然需要软件的方式将其清零。

11.如权利要求1所述的微控制器，其特征在于，所述微控制器的工作方式分为正常工作模式、空闲模式和掉电模式。

12.如权利要求1所述的微控制器，其特征在于，所述时钟控制模块的时钟为内部阻容振荡时钟RC或外部高精度振荡时钟。

13.如权利要求2所述的微控制器，其特征在于，所述在线调试仿真器模块嵌入于微控制器内部，该模块通过一套专有的调试指令集操纵完成在线仿真器调试模块的功能，通过实时的方式监测微控制器内部各个数据总线和地址总线，操控微控制器内部状态，实现对程序存储器单元，内部数据存储器，外部数据存储器，特殊功能寄存器的监控操作，可以设置4个硬件触发断点。

14.如权利要求12所述的微控制器，其特征在于，所述***编程模块可以通过微控制器上的串行接口和外部主机通讯，下载程序到程序存储器单元中。

15.如权利要求1所述的微控制器，其特征在于，所述的程序存储器单元为16k的Flash存储器。

16.如权利要求15所述的微控制器，其特征在于，所述Flash存储器有加密功能，可以防止用户源代码的泄漏或者误操作引起的Flash存储器内的源程序被修改或者擦除，当Flash存储器处在加密状态的时候，MOVC指令被禁止执行，存储在Flash存储器中的数据不能被读出，所有的外部主机命令也都被禁止执行，除了ERASE_CHIP和PROGRAM_SEC指令外，所有的***编程命令都被禁止掉。

17.如权利要求16所述的微控制器，其特征在于，所述Flash存储器使用两位安全加密位SB1和SB2，所述两位安全加密位可以通过***编程或者外部主机模式进行编程，无论在任何安全级别下，此两位安全加密位都可以被编程，但是一旦被编程后，此过程就不可逆转，除非将Flash存储器上所有的数据全部擦除掉才能进行再次编程。

18.如权利要求17所述的微控制器，其特征在于，所述安全加密位的状态由特殊功能寄存器中的安全加密状态寄存器标识。

Images