CN101145875B

CN101145875B - 在sdh虚级联成帧器中实现多通道封装处理的方法和装置

Info

Publication number: CN101145875B
Application number: CN2007101240159A
Authority: CN
Inventors: 冯景斌
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2007-10-17
Filing date: 2007-10-17
Publication date: 2011-05-11
Anticipated expiration: 2027-10-17
Also published as: CN101145875A

Abstract

本发明公开了一种在SDH虚级联成帧器中实现多通道封装处理的方法和装置，利用一多通道封装处理器实现单字节处理到多字节突发模式处理的转换，其方法包括以下步骤：多通道封装处理器从时间片N-1进入等待状态，等待时间片N开始；时间片N开始后，所述多通道封装处理器中的调度器决定时间片N+1需要处理的通道虚级联组N+1；判断虚级联组N+1是否与虚级联组N相同，如果不相同，则将虚级联组N-1的封装状态和中间变量保存到状态缓存RAM中，并读取虚级联组N+1的封装状态和中间变量，其中，N为用于计数的自然数。本发明方法和装置由于只使用一个封装处理器实现多路VCG通道的封装处理，提高了处理效率，降低了使用成本。

Description

在SDH虚级联成帧器中实现多通道封装处理的方法和装置

技术领域

本发明涉及一种SDH(Synchronous Digital Hierarchy，同步数字体系)的方法和装置，尤其涉及的是一种在SDH虚级联成帧器上实现多通道封装处理的方法和装置。

背景技术

SDH设备作为目前传送网的主流设备，在通信领域业已得到广泛应用，其标准的VC-12、VC-3、VC-4(Virtual Container，虚容器)容器可以分别用于承载E1、E3/T3、E4等固定带宽的TDM(Time Division Multiplexing，时分多路)业务，因此VC级联的需求并不强烈，但随着数据业务的迅猛发展，SDH设备承载数据业务成为必须解决的问题。

数据业务的一个特点就是带宽的不确定性，由于其属于分组业务，实际业务带宽与其使用的接口并没有必然的关系，而SDH设备VC的种类非常有限，想使用单独的VC传输各种带宽的数据业务会带来带宽的浪费或限制，使用非常不便，因此通过将多个VC成员绑定成一个VCG(VirtualContainer Group，虚级联组)的方式，可以解决这个问题；提供灵活多变的VCG带宽用于传送数据业务，称为VC级联。VC级联包括实级联(Continuous Concatenation)和虚级联(Virtual Concatenation)，其中虚级联由于传送路径上的SDH设备没有特殊要求而得到了广泛应用，完成SDH虚级联功能的设备称为SDH虚级联成帧器。

为了适配数据业务和VCG带宽之间速率差异，同时实现数据包的帧定界处理。数据包需要首先进行封装处理后再放到SDH VC中传送。目前主要的封装协议包括GFP(Generic Framing Procedure通用成帧规程)、PPP/HDLC和LAPS，其中以GFP的标准化程度最高。

一个实现1个或者多个通道的数据包封装、虚级联的SDH设备称为SDH虚级联成帧器。随着SPI-3、SPI-4、POS等包接口的普遍应用，在一个SDH虚级联成帧器中实现64、128甚至256路VCG的需求已经变得迫切。

对于数量比较少的多通道的封装处理，如4路、8路封装处理，可以采用每个通道使用一个单独的封装处理器的方式实现。但如果对于数量比较多的多通道封装处理，如64、128、256通道，如果每个VCG通道独立使用一个封装处理器，则芯片规模随VCG数量呈线形增长，实际上是不可用的。

对于大量的VCG通道封装处理，可以只实现1个封装处理器，由各个VCG通道通过时分复用的方式轮流使用。在时分复用处理时，需要将每个VCG的封装状态机的状态信息和中间变量保存在RAM中。在处理时，首先将需要处理的VCG通道的封装状态和中间变量从RAM中读出，然后进行封装处理，并更新状态和中间变量，最后再将新的状态和中间变量保存回RAM中。

由于VCG可能配置的VC位置具有一定的随机性，有可能连续两个VC都属于同一个VCG。因此，在无法提前判断下一个VC属于哪个VCG的情况下，在状态信息的RAM读出/写入的过程中，封装状态机必须处于停滞状态，否则可能导致封装出错，但状态机进入停滞状态会导致整体封装的效率下降。

如图1所示，以时间片N的处理为例，从RAM中读取VCG(N)的状态，VCG(N)的封装处理以及将VCG(N)状态写入RAM中，这3个步骤是串行执行的，在时间上分开。如果按SDH的以字节为单位进行处理，在最差情况下，1个时钟的封装处理为有效处理时间，另外还需花费4个时钟周期进行RAM的读取和4个时钟周期进行RAM的写入，这样就总共消耗了时间为7个时钟周期，封装效率为1/(1+8)＝11.1％，如此低下的效率是无法在实际中应用的。因此需要提高时分复用处理的封装效率。

现有技术有一种解决方法是提高每次封装处理的数据处理位宽，比如将位宽从1个字节变成6个字节。但无论GFP还是PPP/HDLC、LAPS封装协议，都是基于字节的协议，在将位宽提高时，封装过程的实现就非常困难了。

因此，现有技术还存在缺陷，而有待于改进和发展。

发明内容

本发明的目的在于提出一种时分复用封装处理的方法和装置，以较少代价实现大数量VCG通道的封装处理。

本发明的技术方案包括：

一种在SDH虚级联成帧器中实现多通道封装处理的方法，利用一多通道封装处理器实现单字节处理到多字节突发模式处理的转换，其包括以下步骤：

A、多通道封装处理器从时间片N-1进入等待状态，等待时间片N开始；

B、时间片N开始后，所述多通道封装处理器中的调度器决定时间片N+1需要处理的通道虚级联组N+1；

C、判断虚级联组N+1是否与虚级联组N相同，如果相同，则跳转回所述步骤A；如果不相同，则进行步骤D；

D、将虚级联组N-1的封装状态和中间变量保存到状态缓存RAM中，并读取虚级联组N+1的封装状态和中间变量，跳转回所述步骤A，其中，封装处理和对状态缓存RAM的读取/写入操作处理同时进行；

其中，N为用于计数的自然数。

所述的方法，其中，所述步骤D中封装的数据处理和状态处理同时进行。

所述的方法，其中，所述步骤D中，在时间片N对虚级联组N的数据进行封装处理时持续固定的时钟周期个数，该时钟周期个数不小于对所述状态缓存RAM一次读取和写入的时钟周期之和。

一种在SDH虚级联成帧器中实现多通道封装处理的装置，其包括一多通道封装处理器，用于连接在一包处理模块和一SDH处理模块之间；其中，所述多通道封装处理器还包括：

一虚级联组FIFO，用于缓存封装后将要装载到SDH虚容器中的数据，将封装处理和SDH处理隔离，实现单字节处理到多字节突发模式处理的转换；

一调度器，用于按照固定的时间片，根据虚级联组FIFO的状态，选择某个VCG通道进行封装处理；

一封装处理器，用于实现连续多个字节的封装处理；

一状态缓存RAM，用于保存每个虚级联组通道的封装状态和中间变量，由所述调度器决定是否读出和存入。

所述的装置，其中，在每个虚级联组通道上设置具有一个所述虚级联组FIFO。

所述的装置，其中，所述调度器还设置为自动适应各种虚级联组带宽情况。

本发明所提供的一种时分复用封装处理的方法和装置，由于只使用一个封装处理器实现多路VCG通道的封装处理，提高了处理效率，降低了使用成本。

附图说明

图1为现有技术的VCG通道单字节操作封装时序简图；

图2为本发明方法的突发操作封装控制流程图；

图3为本发明方法的突发操作封装时序简图；

图4为本发明方法的多通道封装处理装置图；

图5为本发明方法的一具体实施例中突发操作封装处理时序简图。

具体实施方式

以下结合附图，将对本发明的各较佳实施例进行更为详细的说明。

本发明方法的主要设计思想是将每次封装固定的“单字节操作”转换成固定的、多个字节时间片操作的突发模式的操作，封装处理和对RAM的读取/写入操作处理同时进行，其操作方式类似于主备轮流切换操作。

设定本发明封住处理过程按固定时间片0、1、......N-1、N、N+1、.....的顺序进行处理，时间片N处理的通道称为VCG(N)，由调度器决定VCG(N)对应的物理VCGi(i表示真正的物理VCG端口号，从0开始编号)。在时间片N，对VCG(N)的数据进行封装处理持续固定的B个时钟周期，此处B不小于对RAM一次读取和写入的时钟周期之和。比如RAM读写周期为8，则B大于或等于8。

本发明方法的控制流程图如图2所示：

第一步：从开始或者从时间片N-1进入等待状态，等待时间片N开始；如果时间片开始，跳转到第二步；

第二步：调度器决定时间片(N+1)需要处理的通道VCG(N+1)，跳转到第三步；

第三步：判断VCG(N+1)是否与VCG(N)相同，如果相同，跳转回第一步；如果不相同，跳转到第四步；

第四步：将VCG(N-1)的封装状态和中间变量保存到RAM中，并读取VCG(N+1)的封装状态和中间变量，跳转到第一步。

图3为本发明方法突发操作封装处理的时序简图，如图3和图4所示，从整体上看，在突发操作模式下，封装的数据处理和状态处理可以同时进行，状态处理时间和从RAM中读写时间同时进行，可以不考虑RAM的读写操作带来的时间浪费，相当于封装处理的效率为100％，因此效率非常高。

本发明方法的实现装置如图4所示的“多通道封装处理器”部分，主要包括4个模块：

1)虚级联组FIFO(VCG FIFO，First In First Out先进先出)：每个VCG通道具有一个VCG FFIO，用于缓存封装后将要装载到SDH VC中的数据，将封装处理和SDH处理隔离，实现单字节处理到多字节突发模式处理的转换。

2)调度器：按照固定时间片，根据VCG FIFO的状态，选择某个VCG通道进行封装处理，调度器需要保证能够自动适应各种VCG带宽情况。

3)封装处理器：实现连续多个字节的封装处理。

4)状态缓存RAM：保存每个VCG通道的封装状态和中间变量，由调度器决定是否读出和存入。

如图5所示，以SDH侧64个VCG为例，固定时间片为8个时钟周期，时间片序号从0开始依次递增，说明本发明方法的封装处理过程。

在时间片0，第1-4时钟周期，调度器决定时间片1需要处理的通道为VCG7；第5-8时钟周期，读取VCG7的封装状态和中间变量。在时间片0，不进行数据的封装处理和封装状态的保存。

在时间片1，第1-4时钟周期，调度器决定时间片2需要处理的通道为VCG8；第5-8时钟周期，保存VCG7的封装状态和中间变量，并读取VCG8封装状态和中间变量。在时间片1的8个时钟周期内，进行VCG7的数据封装处理。

在时间片2，第1-4时钟周期，调度器决定时间片2需要处理的通道仍为VCG8；第5-8时钟周期，不进行封装状态的保存和读取。在时间片2的8个时钟周期内，进行VCG8的数据封装处理。

后续时间片3、4、5、......等等的处理与时间片1或者2的处理类似，因此不再赘述。

本发明方法和装置通过采用一个封装处理器实现多路VCG通道的封装处理，封装的数据处理和状态处理可以同时进行，状态处理时间和从RAM中读写时间同时进行，可以不考虑RAM的读写操作带来的时间浪费，提高了处理效率，降低了设备成本。

应当说明的是，上述针对本发明较佳实施例的描述较为具体，并不能因此而理解为对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要求为准。

Claims

1.一种在SDH虚级联成帧器中实现多通道封装处理的方法，利用一多通道封装处理器实现单字节处理到多字节突发模式处理的转换，其包括以下步骤：

其中，N为用于计数的自然数。

2.根据权利要求1所述的方法，其特征在于，所述步骤D中封装的数据处理和状态处理同时进行。

3.根据权利要求1所述的方法，其特征在于，所述步骤D中，在时间片N对虚级联组N的数据进行封装处理时持续固定的时钟周期个数，该时钟周期个数不小于对所述状态缓存RAM一次读取和写入的时钟周期之和。

4.一种在SDH虚级联成帧器中实现多通道封装处理的装置，其包括一多通道封装处理器，用于连接在一包处理模块和一SDH处理模块之间；其特征在于，所述多通道封装处理器还包括：

一调度器，用于按照固定的时间片，根据虚级联组FIFO的状态，选择某个虚级联组通道进行封装处理；

一封装处理器，用于实现连续多个字节的封装处理；

5.根据权利要求4所述的装置，其特征在于，在每个虚级联组通道上设置具有一个所述虚级联组FIFO。

6.根据权利要求4所述的装置，其特征在于，所述调度器还设置为自动适应各种虚级联组带宽情况。