CN101141129A - 电压控制振荡器电路 - Google Patents
电压控制振荡器电路 Download PDFInfo
- Publication number
- CN101141129A CN101141129A CN 200710163753 CN200710163753A CN101141129A CN 101141129 A CN101141129 A CN 101141129A CN 200710163753 CN200710163753 CN 200710163753 CN 200710163753 A CN200710163753 A CN 200710163753A CN 101141129 A CN101141129 A CN 101141129A
- Authority
- CN
- China
- Prior art keywords
- metal oxide
- oxide semiconductor
- semiconductor transistor
- voltage
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种电压控制振荡器电路，其包括：一环形振荡器电路，其由多个延迟电路单元串接而成，前一延迟电路单元的输出端电连接至后一延迟电路单元的输入端而形成一节点；以及多个受控延迟电路单元，其中某一受控延迟电路单元的输入端与输出端分别电性连接至该环形振荡器电路中的一第一节点与一第二节点，而该第一节点与该第二节点间所具有的延迟电路单元数量相同，且每一个受控延迟电路单元受一控制信号控制而于一导通状态与一断路状态间切换，进而改变所述节点所输出的相位互异的多个振荡信号的频率。本发明所述的电压控制振荡器电路，可提高电压控制振荡器电路的性能。
Description
技术领域
本发明为一种电压控制振荡器电路，尤指应用于相锁回路时脉产生器中的电压控制振荡器电路。
背景技术
请参阅图1，其是一相锁回路(Phase Locked Loop，简称PLL)时脉产生器(clock generator)的功能方块示意图，其主要由相位/频率侦测器(Phase/Frequency Detector，简称PFD)1010、电荷泵(charge pump)1011、回路滤波器(Loop Filter)1012、压控振荡器(Voltage C ontrol Oscillator，简称：VCO)1013以及一分频器1014等元件所构成。其中相位/频率侦测器1010便根据参考时脉信号Fref与分频器1014所输出的一反馈时脉信号间的相位/频率差而输出代表两个时脉信号间的相位/频率差的上数/下数信号，而上数/下数信号经过电荷泵1011以及回路滤波器1012的转换，最后输出一控制电压至压控振荡器1013中，使得压控振荡器1013输出的一时脉信号Fout的相位能够持续与参考时脉信号的相位达到一致。
而在现今的技术手段中，有许多电路可以用来完成上述的压控振荡器1013，例如有LC振荡器以及环形振荡器(RingOscillator)等等，而其中环形振荡器因结构简单、组成元件单纯及可提供多个不同相位的时脉信号等特点，因此被广泛应用于完成于集成电路上的压控振荡器。而图2便是一传统环形振荡器的功能方块示意图，其通常由n个数字反相器21～2n串接而成(n为大于或等于三的奇数)，而每个数字反相器分别输出不同相位的输出时脉信号，且每个输出时脉信号的频率皆为1/(2×n×τ)，而τ为上述一个数字反相器的延迟时间(delay time)。因此，只要调整供应给数字反相器的电源电压的大小，便可相对应控制数字反相器的延迟时间的长短，进而改变输出时脉信号Fo的频率fo，如此便可达成一压控振荡器的功能。
而由上述说明可看出，环形振荡器所输出时脉信号的频率大小与数值n成反比，但却与可提供的不同相位的输出时脉信号的数量成正比，因此在环形振荡器的设计上，产生高频的时脉信号与增加不同相位的输出时脉信号的数量的两个要求是互相冲突的。而为能改善此一问题，如图3a所示的具有副回路的多相位环形振荡器便被发展出，其详细内容可参见L.Sun，T.A.Kwasniewski，A1.25-GHz 0.35-μm monolithic CMOS PLL basedon a multiphase ring oscillator，IEEE J.Solid-State Circuits 36(6)(2001)910-916.的说明。其主要概念是将原本n个数字反相器M1～Mn串接而成(n为大于或等于三的奇数)的环形振荡器电路中，再加入n个内插反相器(interpolating inverter)S1～Sn，进而建立起n个具有快速路径的副回路，其中X1～Xn代表n个数字反相器M1～Mn间的电路节点，而i则代表该副回路中的反相器数目。而以n＝5、i＝3为例，吾人便可画出如图3b中所示的具有副回路的5阶多相位环形振荡器的功能方块示意图。而从图中可看出，由于该副回路中的反相器数目(3个)较主反馈回路中的反相器数目(5个)为少，而根据电路的物理特性，将副回路与主反馈回路并联后的电路的延迟时间将由两者分别的延迟时间的加权总和(weighted sum)来决定，因此图3b中电路的振荡频率将比没有副回路的电路高，而且仍可保有较多的不同相位输出时脉信号的数量(5个)。但是，在操作频率范围的要求日益增加的现今，仅能通过对数字反相器的延迟时间长短的控制来改变输出时脉信号的频率的作法，已无法满足目前电路的需求，而如何改善缺失而增加压控振荡器的操作频率范围，便是发展本发明的主要目的。
发明内容
本发明为一种电压控制振荡器电路，其包括：一环形振荡器电路，其由多个延迟电路单元串接而成，前一延迟电路单元的输出端电连接至后一延迟电路单元的输入端而形成一节点；以及个受控延迟电路单元，其中某一受控延迟电路单元的输入端与输出端分别电性连接至该环形振荡器电路中的一第一节点与一第二节点，而该第一节点与该第二节点间所具有的延迟电路单元数量相同，且每一个受控延迟电路单元受一控制信号控制而于一导通状态与一断路状态间切换，进而改变所述节点所输出的相位互异的多个振荡信号的频率。
本发明另提供一种电压控制振荡器电路，其包括：一环形振荡器电路，其由n个延迟电路单元串接而成，其中前一延迟电路单元的输出端电连接至后一延迟电路单元的输入端而形成一节点，n为大于1的正奇数；以及多个受控延迟电路单元，其中某一受控延迟电路单元的输入端与输出端分别电性连接至该环形振荡器电路中的一第一节点与一第二节点，而该第一节点、该第二节点及该受控反相器所形成的一副回路上所具有的延迟电路单元数量都同为i且i小于n，而因受控反相器的置入所略过的数字反相器的数目则为x且x小于n，而x、i、n的关系为x＝n-i+1，且每一个受控延迟电路单元受一控制信号控制而于一导通状态与一断路状态间切换，进而改变所述节点所输出的相位互异的多个振荡信号的频率。
本发明所述的电压控制振荡器电路，可提高电压控制振荡器电路的性能。
附图说明
图1，其是一相锁回路时脉产生器的功能方块示意图。
图2，其是一传统环形振荡器的功能方块示意图。
图3a，其是具有副回路的多相位环形振荡器的功能方块示意图。
图3b，其是具有副回路的5阶多相位环形振荡器的功能方块示意图。
图4a，其是本发明为改善已知手段缺失所发展出来关于一电压控制振荡器电路的功能方块示意图。
图4b，其是具有副回路的7阶多相位环形振荡器的功能方块示意图。
图5a，其是本发明数字反相器的较佳实施例电路图。
图5b，其是本发明受控反相器的较佳实施例电路图。
图6，其是本发明发展出的电源装置与该电压控制振荡器电路配合运作的一功能电路方块示意图。
具体实施方式
本发明得通过下列图式及说明，可得一更深入的了解。
请参见图4a，其是本发明为改善已知手段缺失所发展出来关于一电压控制振荡器电路的功能方块示意图，其主体仍是由n个数字反相器M1～Mn所组成的延迟电路单元串接而成的环形振荡器电路，而n为大于1的正奇数。前一数字反相器的输出端电连接至后一数字反相器的输入端而形成节点X1～Xn，而从节点X1～Xn中可分别取出多个不同相位的振荡信号P1～Pn(本图未示出)。但用以建立副回路的元件则改用受控延迟电路单元来完成，例如图中所示的受控反相器C1～Cn。其中任一受控反相器的输入端与输出端分别电性连接至上述环形振荡器电路中的一第一节点与一第二节点，而该第一节点与该第二节点间包括有该受控反相器的副回路上所具有的延迟电路单元数量都同为i且i小于n，而因受控反相器的置入而略过(pass over)的数字反相器的数目则为x且x小于n，而x、i、n的关系为x＝n-i+1。以图为例，受控反相器C2的输入端与输出端分别电性连接至上述环形振荡器电路中的一第一节点X2与一第二节点Xx+2，而该第一节点与该第二节点间包括有该受控反相器C2的副回路上所具有的延迟电路单元数量都相同为x。至于图4b则是表示出n＝7，i＝5，x＝3的实例方块示意图，其中包括有受控反相器C2的副回路系由C2、M6、M7、M1、M2所构成。
而上述所述受控反相器C1～Cn可受一控制信号控制而于一导通状态与一断路状态间切换，进而改变该节点X1～Xn所输出的一振荡信号的频率。例如当所述受控反相器C1～Cn处于导通状态时，副回路将会发挥作用而让整个电路工作在一第一频率，而当所述受控反相器C1～Cn处于断路状态时，副回路不会动作而让整个电路工作在一第二频率，其中第一频率大于第二频率。以图4b为例，当C1～Cn处于导通状态时，具有五个延迟电路单元数量的副回路将会发挥作用而让整个电路工作在第一频率，而当C1～Cn处于断路状态时，副回路不会动作而让具有七个延迟电路单元数量的整个电路工作在第二频率，其中第一频率大于第二频率。
再请参见图5a，其是本发明数字反相器的较佳实施例电路图，其主要由两个金属氧化物半导体晶体管501、502来完成，其中栅极所共同组成的输入端503接收该前一节点上的振荡信号，经过延迟与反相后再由输出端504送出至下一节点。而因第一电压电源Vct与第二电压电源Vss间的电流路径上的电流大小代表该数字反相器的驱动能力，因此通过第一电压电源Vct与第二电压电源Vss间电流路径上电流大小的改变，便可微幅改变该数字反相器的延迟时间，例如电流变大将缩短延迟时间而让振荡信号频率变快，而电流变小将增加其延迟时间而让振荡信号频率变慢，如此便可达到微幅调整该振荡信号的频率的目的。
至于图5b则是上述受控反相器的较佳实施例电路图，其主要由四个金属氧化物半导体晶体管来完成，其中第二金属氧化物半导体晶体管52与第三金属氧化物半导体晶体管53则组成一数字反相器，其输入端591系接收该前一节点上的振荡信号，经过反相后再由输出端592送出至下一节点。至于第一金属氧化物半导体晶体管51的栅极与第四金属氧化物半导体晶体管54的栅极系用以分别接收该控制信号的一反相信号HIB及该控制信号的本身HI，且第一金属氧化物半导体晶体管51的源极电连接至该第一电压电源Vct，而第四金属氧化物半导体晶体管54的源极则电连接于该第二电压电源Vss。如此一来，当控制信号的电压为高电平时，第一金属氧化物半导体晶体管51与第四金属氧化物半导体晶体管54皆导通，整个电路将工作在较高频率，而当控制信号的电压为低电平时，第一金属氧化物半导体晶体管51与第四金属氧化物半导体晶体管54皆关闭，整个电路将工作在较低频率。而在本例中，该第一金属氧化物半导体晶体管51与该第二金属氧化物半导体晶体管52同为P型金属氧化物半导体晶体管，该第三金属氧化物半导体晶体管53与该第四金属氧化物半导体晶体管54同为N型金属氧化物半导体晶体管。但实际作法可不限于此例，而可由本领域技术人员任意选用。
再请参见图6，其是本发明所发展出的一电源装置与该电压控制振荡器电路配合运作的一功能电路方块示意图，该电源装置60主要包括有数字控制电流源601、第五金属氧化物半导体晶体管602、第六金属氧化物半导体晶体管603以及一电容604，其中数字控制电流源601可应一m位的数字信号B[m-1:0]的变化而改变其输出电流的大小；第五金属氧化物半导体晶体管602的栅极与漏极相连接并串接至该数字控制电流源601，而第六金属氧化物半导体晶体管603的栅极连接至该第五金属氧化物半导体晶体管602的栅极，第六金属氧化物半导体晶体管603的源极与该第五金属氧化物半导体晶体管602的源极共同连接至一定电压源Vdd。至于电容604的一端连接至该第六金属氧化物半导体晶体管603的漏极，另一端连接至第二电压电源Vss，该电容两端电压Vct、Vss间的电流路径上的电流大小受该数字控制电流源601的输出电流而变化，进而达成该对该电压控制振荡器电路61所输出的多个不同相位的振荡信号P1～Pn的频率的微调。
综上所述，本发明装置可提供使用者利用控制信号来切换电压控制振荡器电路61的操作模式，进而可让电压控制振荡器电路61操作于两种频带不同的状态，而且是在不减少不同相位的输出时脉信号的数量的情况下，达到增大操作频率范围的要求，另外，通过控制信号的电平切换动作，还可将原本可能操作在错误状态的电压控制振荡器电路61进行重置，而能操作在输出正确相位关系的振荡信号P1～Pn的状态。而且，电容604的设置还可有效稳定电压控制振荡器电路61的电源Vct、Vss，进而对电源干扰有较佳的抑制能力。因此，本发明确可改善已知手段的缺失而增加电压控制振荡器电路的性能，进而达成发展本发明的主要目的。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
相位/频率侦测器：1010
电荷泵：1011
回路滤波器：1012
压控振荡器：1013
分频器：1014
数字反相器：21～2n
数字反相器：M1～Mn
内插反相器：S1～Sn
电路节点：X1～Xn
受控反相器：C1～Cn
金属氧化物半导体晶体管：501、502
输入端：503
输出端：504
第一电压电源：Vct
第二电压电源：Vss
第一金属氧化物半导体晶体管：51
第二金属氧化物半导体晶体管：52
第三金属氧化物半导体晶体管：53
第四金属氧化物半导体晶体管：54
输入端：591
输出端：592
控制信号的反相信号：HIB
控制信号：HI
电源装置：60
数字控制电流源：601
第五金属氧化物半导体晶体管：602
第六金属氧化物半导体晶体管：603
电容：604
振荡信号：P1～Pn。
Claims (12)
1.一种电压控制振荡器电路，其特征在于，包括：
一环形振荡器电路，其由多个延迟电路单元串接而成，前一延迟电路单元的输出端电连接至后一延迟电路单元的输入端而形成一节点；以及
多个受控延迟电路单元，其中一受控延迟电路单元的输入端与输出端分别电性连接至该环形振荡器电路中的一第一节点与一第二节点，而该第一节点与该第二节点间所具有的延迟电路单元数量相同，且每一个受控延迟电路单元受一控制信号控制而于一导通状态与一断路状态间切换，进而改变所述节点所输出的相位互异的多个振荡信号的频率。
2.根据权利要求1所述的电压控制振荡器电路，其特征在于，所述延迟电路单元为n个数字反相器，而n为大于1的正奇数。
3.根据权利要求1所述的电压控制振荡器电路，其特征在于，该受控延迟电路单元包括：
一第一金属氧化物半导体晶体管，其栅极受该控制信号的控制而导通或断路，其源极电连接至一第一电压电源；
一第二金属氧化物半导体晶体管，其栅极电连接于该第一节点，其源极电连接至该第一金属氧化物半导体晶体管的漏极，其漏极电连接于该第二节点；
一第三金属氧化物半导体晶体管，其栅极电连接于该第一节点，其漏极电连接至该第二金属氧化物半导体晶体管的漏极；以及
一第四金属氧化物半导体晶体管，其栅极受该控制信号的控制而导通或断路，其漏极电连接至该第三金属氧化物半导体晶体管的源极，其源极电连接于一第二电压电源。
4.根据权利要求3所述的电压控制振荡器电路，其特征在于，该第一金属氧化物半导体晶体管与该第二金属氧化物半导体晶体管同为P型金属氧化物半导体晶体管，该第三金属氧化物半导体晶体管与该第四金属氧化物半导体晶体管同为N型金属氧化物半导体晶体管，而该第一金属氧化物半导体晶体管的栅极用以接收该控制信号的一反相信号，该第四金属氧化物半导体晶体管的栅极则用以接收该控制信号。
5.根据权利要求3所述的电压控制振荡器电路，其特征在于，该高电压电源与该低电压电源由一电源装置提供，该电源装置包括：
一数字控制电流源，其应一数字信号的变化而改变其输出电流的大小；
一第五金属氧化物半导体晶体管，其栅极与漏极相连接并串接至该数字控制电流源；
一第六金属氧化物半导体晶体管，其栅极连接至该第五金属氧化物半导体晶体管的栅极，其源极与该第五金属氧化物半导体晶体管的源极共同连接至一定电压源；以及
一电容，该电容一端连接至该第六金属氧化物半导体晶体管的漏极，该电容另一端连接至该第二电压电源，该电容两端间的电压差受该数字控制电流源的输出电流而变化，进而于其两端分别输出该第一电压电源的电压与该第二电压电源的电压至该受控延迟电路单元的第一金属氧化物半导体晶体管的源极及该第四金属氧化物半导体晶体管的源极。
6.根据权利要求1所述的环形振荡器电路，其特征在于，所述受控延迟电路处于该导通状态时，该节点所输出的该振荡信号的频率为一第一频率，所述受控延迟电路处于断路状态时，该节点所输出的该振荡信号的频率为一第二频率，其中第一频率大于第二频率。
7.一种电压控制振荡器电路，其特征在于，包括：
一环形振荡器电路，其由n个延迟电路单元串接而成，其中前一延迟电路单元的输出端电连接至后一延迟电路单元的输入端而形成一节点，n为大于1的正奇数；以及
多个受控延迟电路单元，其中一受控延迟电路单元的输入端与输出端分别电性连接至该环形振荡器电路中的一第一节点与一第二节点，而该第一节点、该第二节点及该受控反相器所形成的一副回路上所具有的延迟电路单元数量都同为i且i小于n，而因受控反相器的置入所略过的数字反相器的数目则为x且x小于n，而x、i、n的关系为x＝n-i+1，且每一个受控延迟电路单元受一控制信号控制而于一导通状态与一断路状态间切换，进而改变所述节点所输出的相位互异的多个振荡信号的频率。
8.根据权利要求7所述的电压控制振荡器电路，其特征在于，n个延迟电路单元为n个数字反相器。
9.根据权利要求7所述的电压控制振荡器电路，其特征在于，该受控延迟电路单元包括：
一第一金属氧化物半导体晶体管，其栅极受该控制信号的控制而导通或断路，其源极电连接至一第一电压电源；
一第二金属氧化物半导体晶体管，其栅极电连接于该第一节点，其源极电连接至该第一金属氧化物半导体晶体管的漏极，其漏极电连接于该第二节点；
一第三金属氧化物半导体晶体管，其栅极电连接于该第一节点，其漏极电连接至该第二金属氧化物半导体晶体管的漏极；以及
一第四金属氧化物半导体晶体管，其栅极受该控制信号的控制而导通或断路，其漏极电连接至该第三金属氧化物半导体晶体管的源极，其源极电连接于一第二电压电源。
10.根据权利要求9所述的电压控制振荡器电路，其特征在于，该第一金属氧化物半导体晶体管与该第二金属氧化物半导体晶体管同为P型金属氧化物半导体晶体管，该第三金属氧化物半导体晶体管与该第四金属氧化物半导体晶体管同为N型金属氧化物半导体晶体管，而该第一金属氧化物半导体晶体管的栅极用以接收该控制信号的一反相信号，该第四金属氧化物半导体晶体管的栅极则用以接收该控制信号。
11.根据权利要求9所述的电压控制振荡器电路，其特征在于，该高电压电源与该低电压电源系由一电源装置提供，该电源装置包括：
一数字控制电流源，其应一数字信号的变化而改变其输出电流的大小；
一第五金属氧化物半导体晶体管，其栅极与漏极相连接并串接至该数字控制电流源；
一第六金属氧化物半导体晶体管，其栅极连接至该第五金属氧化物半导体晶体管的栅极，其源极与该第五金属氧化物半导体晶体管的源极共同连接至一定电压源；以及
一电容，该电容一端连接至该第六金属氧化物半导体晶体管的漏极，该电容另一端连接至该第二电压电源，该电容两端间的电压差受该数字控制电流源的输出电流而变化，进而于其两端分别输出该第一电压电源的电压与该第二电压电源的电压至该受控延迟电路单元的第一金属氧化物半导体晶体管的源极及该第四金属氧化物半导体晶体管的源极。
12.根据权利要求7所述的环形振荡器电路，其特征在于，所述受控延迟电路处于该导通状态时，该节点所输出的该振荡信号的频率为一第一频率，所述受控延迟电路处于断路状态时，该节点所输出的该振荡信号的频率为一第二频率，其中第一频率大于第二频率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710163753 CN101141129B (zh) | 2007-10-26 | 2007-10-26 | 电压控制振荡器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710163753 CN101141129B (zh) | 2007-10-26 | 2007-10-26 | 电压控制振荡器电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101141129A true CN101141129A (zh) | 2008-03-12 |
| CN101141129B CN101141129B (zh) | 2010-12-22 |
Family
ID=39192912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200710163753 Active CN101141129B (zh) | 2007-10-26 | 2007-10-26 | 电压控制振荡器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101141129B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103326715A (zh) * | 2013-05-31 | 2013-09-25 | 中国人民解放军国防科学技术大学 | 一种低本征抖动的单端压控振荡器 |
| CN103780257A (zh) * | 2012-10-23 | 2014-05-07 | 鑫创科技股份有限公司 | 环型振荡器电路 |
| CN104410413A (zh) * | 2014-11-20 | 2015-03-11 | 江汉大学 | 原子频标频率修正方法、装置及原子频标 |
| CN104954012A (zh) * | 2014-03-28 | 2015-09-30 | 扬智科技股份有限公司 | 布局结构 |
| CN109167571A (zh) * | 2018-08-13 | 2019-01-08 | 中科芯集成电路股份有限公司 | 一种低功耗环形振荡器及其实现方法 |
| CN109194287A (zh) * | 2011-12-19 | 2019-01-11 | 英特尔公司 | 多相电压控制振荡器 |
| WO2022088847A1 (zh) * | 2020-10-28 | 2022-05-05 | 长鑫存储技术有限公司 | 振荡器版图 |
| US11424745B2 (en) | 2020-10-28 | 2022-08-23 | Changxin Memory Technologies, Inc. | Oscillation circuit and clock generation circuit |
| US11855636B2 (en) | 2020-10-28 | 2023-12-26 | Changxin Memory Technologies, Inc. | Oscillator and clock generation circuit |
| US11881858B2 (en) | 2020-10-28 | 2024-01-23 | Changxin Memory Technologies, Inc. | Clock generation circuit, memory and method for calibrating clock duty cycle |
| US11923043B2 (en) | 2020-10-28 | 2024-03-05 | Changxin Memory Technologies, Inc. | Memory including clock generation circuit and duty cycle adjustment |
| US11935621B2 (en) | 2020-10-28 | 2024-03-19 | Changxin Memory Technologies, Inc. | Calibration circuit, memory and calibration method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2830735B2 (ja) * | 1994-04-19 | 1998-12-02 | 日本電気株式会社 | 位相同期型タイミング発生回路 |
| JP2734380B2 (ja) * | 1994-09-06 | 1998-03-30 | 日本電気株式会社 | 電圧制御発振器およびフェーズロックドループ回路 |
| US6989697B2 (en) * | 2004-01-15 | 2006-01-24 | Organicid, Inc. | Non-quasistatic phase lock loop frequency divider circuit |
| JP2006067190A (ja) * | 2004-08-26 | 2006-03-09 | Nec Electronics Corp | クロック生成回路 |
-
2007
- 2007-10-26 CN CN 200710163753 patent/CN101141129B/zh active Active
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109194287A (zh) * | 2011-12-19 | 2019-01-11 | 英特尔公司 | 多相电压控制振荡器 |
| CN103780257A (zh) * | 2012-10-23 | 2014-05-07 | 鑫创科技股份有限公司 | 环型振荡器电路 |
| CN103780257B (zh) * | 2012-10-23 | 2017-05-17 | 鑫创科技股份有限公司 | 环型振荡器电路 |
| CN103326715B (zh) * | 2013-05-31 | 2015-11-18 | 中国人民解放军国防科学技术大学 | 一种低本征抖动的单端压控振荡器 |
| CN103326715A (zh) * | 2013-05-31 | 2013-09-25 | 中国人民解放军国防科学技术大学 | 一种低本征抖动的单端压控振荡器 |
| CN104954012A (zh) * | 2014-03-28 | 2015-09-30 | 扬智科技股份有限公司 | 布局结构 |
| CN104954012B (zh) * | 2014-03-28 | 2018-04-10 | 扬智科技股份有限公司 | 布局结构 |
| CN104410413A (zh) * | 2014-11-20 | 2015-03-11 | 江汉大学 | 原子频标频率修正方法、装置及原子频标 |
| CN104410413B (zh) * | 2014-11-20 | 2017-10-20 | 江汉大学 | 原子频标频率修正方法、装置及原子频标 |
| CN109167571A (zh) * | 2018-08-13 | 2019-01-08 | 中科芯集成电路股份有限公司 | 一种低功耗环形振荡器及其实现方法 |
| WO2022088847A1 (zh) * | 2020-10-28 | 2022-05-05 | 长鑫存储技术有限公司 | 振荡器版图 |
| US11424745B2 (en) | 2020-10-28 | 2022-08-23 | Changxin Memory Technologies, Inc. | Oscillation circuit and clock generation circuit |
| US11855636B2 (en) | 2020-10-28 | 2023-12-26 | Changxin Memory Technologies, Inc. | Oscillator and clock generation circuit |
| US11881858B2 (en) | 2020-10-28 | 2024-01-23 | Changxin Memory Technologies, Inc. | Clock generation circuit, memory and method for calibrating clock duty cycle |
| US11923043B2 (en) | 2020-10-28 | 2024-03-05 | Changxin Memory Technologies, Inc. | Memory including clock generation circuit and duty cycle adjustment |
| US11935621B2 (en) | 2020-10-28 | 2024-03-19 | Changxin Memory Technologies, Inc. | Calibration circuit, memory and calibration method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101141129B (zh) | 2010-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101141129B (zh) | 电压控制振荡器电路 | |
| US7978012B2 (en) | Dual PLL loop for phase noise filtering | |
| Tak et al. | A 6.3-9-ghz cmos fast settling pll for mb-ofdm uwb applications | |
| CN1992527B (zh) | 用于信号产生电路的切换电容回路滤波器 | |
| KR100211186B1 (ko) | 파형 정형장치 및 클럭 공급장치 | |
| JP5174055B2 (ja) | 広帯域発振回路 | |
| KR100593308B1 (ko) | 다상 클록 생성 회로 | |
| JPH0362052B2 (zh) | ||
| WO2016118936A1 (en) | Phase frequency detector and accurate low jitter high frequency wide-band phase lock loop | |
| EP1693965A1 (en) | Six phases synchronous by-4 loop frequency divider | |
| US20060280278A1 (en) | Frequency divider circuit with a feedback shift register | |
| JP2001515695A (ja) | デジタルワードにより同調される周波数合成回路 | |
| US20090128198A1 (en) | Digital frequency synthesizer | |
| CN103312319B (zh) | 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路 | |
| US20040119500A1 (en) | Non-overlapping clock generation | |
| CN110518896B (zh) | 一种提供任意频率及占空比的时钟发生电路与芯片 | |
| Ismail et al. | CMOS phase frequency detector for high speed applications | |
| CN101015124B (zh) | Pll频率合成器 | |
| Yang et al. | A $\Delta {-}\Sigma $ PLL-Based Spread-Spectrum Clock Generator With a Ditherless Fractional Topology | |
| JP4127208B2 (ja) | 周波数シンセサイザ | |
| CN104641560B (zh) | Rf逻辑分频器 | |
| WO2014042725A2 (en) | A high speed dual modulus divider | |
| US20060087350A1 (en) | Frequency divider with variable division rate | |
| Peng et al. | A 16-GHz Triple-Modulus Phase-Switching Prescaler and Its Application to a 15-GHz Frequency Synthesizer in 0.18-$\mu $ m CMOS | |
| JP2006211208A (ja) | スペクトラム拡散クロック生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |