CN101136036A - 一种组合式现场可编程门阵列验证装置 - Google Patents

一种组合式现场可编程门阵列验证装置 Download PDF

Info

Publication number
CN101136036A
CN101136036A CNA2006101409158A CN200610140915A CN101136036A CN 101136036 A CN101136036 A CN 101136036A CN A2006101409158 A CNA2006101409158 A CN A2006101409158A CN 200610140915 A CN200610140915 A CN 200610140915A CN 101136036 A CN101136036 A CN 101136036A
Authority
CN
China
Prior art keywords
fpga
configuration
fpga chip
module
jtag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101409158A
Other languages
English (en)
Other versions
CN100498801C (zh
Inventor
赵海港
卫亚东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CNB2006101409158A priority Critical patent/CN100498801C/zh
Publication of CN101136036A publication Critical patent/CN101136036A/zh
Application granted granted Critical
Publication of CN100498801C publication Critical patent/CN100498801C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种组合式现场可编程门阵列验证装置，其包括以下模块：FPGA芯片，PROM配置模块，FPGA重配置模块，JTAG模块，复位控制模块以及板间连接器；其中所述PROM配置模块保存着FPGA芯片的配置数据，通过连线接到所述FPGA芯片的配置管脚上，当有上电复位或重新下载操作时，所述PROM配置模块可以自动完成对FPGA芯片的配置；所述复位控制模块用于实现上电复位、配置结束自动复位；所述板间连接器用于将FPGA层叠连接并固定到用户开发的硬件单板上。本发明装置提供了统一的信号接口和级联插座，支持多组件之间级联，从而使组件能够根据用户的需要灵活扩展FPGA的容量，不再受到FPGA容量固定的限制。

Description

一种组合式现场可编程门阵列验证装置
技术领域
本发明涉及一种组合式FPGA验证装置，尤其涉及的是一种数字IC设计领域的FPGA原型验证装置，特别是大规模的数字电路设计，如SOC***等的FPGA验证装置。
背景技术
在数字IC设计验证领域，目前主要的验证手段有三种：RTL软件仿真、硬件仿真器、FPGA原型验证。对于SOC类型的芯片，还包括软硬件联合仿真技术。其中FPGA(Field Programmable Gate Array，现场可编程门阵列，以下简称FPGA)原型的性能可以接近或达到真实芯片的水平，具有验证速度快、可以和真实环境对接等优点，所以在数字IC的验证中具有不可替代的作用。
在芯片设计规模越来越大的情况下，使用FPGA原型验证也存在着一些困难，目前单片FPGA芯片最大规模在2000万门左右，能够容纳的设计逻辑约为200万门，且FPGA芯片容量的增长速度跟不上设计规模的增长速度。随着SOC***的复杂度越来越高、规模越来越大，一片FPGA芯片无法装下所有的设计代码，因此必须使用多片FPGA芯片，将原先的设计分解为几个模块，分别装入几片FPGA芯片中，并将几片FPGA芯片根据模块之间的相互关系连接起来，构成一个完整的原型验证***。
由于FPGA的容量是固定不变的，当***设计规模超过了原型能够容纳的逻辑规模，这样实现的原型结构因为缺乏可扩展性而无法使用，就不得不重新设计验证原型，否则***就无法进行充分验证。
因此，现有技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种组合式现场可编程门阵列验证装置，为了解决现有FPGA原型验证***容量无法扩展的问题，将FPGA芯片封装成一个电气、结构上相对独立的标准组件，如果单个FPGA装置容量达不到要求，则通过组件间的层叠，实现FPGA容量的成倍增加。
本发明的技术方案包括：
一种组合式现场可编程门阵列验证装置，其中，其包括以下组件：FPGA芯片，PROM配置模块，FPGA重配置模块，JTAG模块，复位控制模块以及板间连接器；其中
所述PROM配置模块保存着FPGA芯片的配置数据，通过连线接到所述FPGA芯片的配置管脚上，当有上电复位或重新下载操作时，所述PROM配置模块用于自动完成对FPGA芯片的配置；
所述JTAG模块的扫描链部分将PROM存储器、FPGA芯片的JTAG链路连接到一起，以使通用计算机通过JTAG接口能够检测到扫描链中的任何一个器件，并对每个器件进行数据配置；
所述复位控制模块用于实现上电复位、配置结束自动复位；
所述板间连接器用于将FPGA层叠连接并固定到用户开发的硬件单板上。
所述的装置，其中，所述复位控制模块在刚上电时，复位电路提供给各组件一个符合要求的全局复位信号；并当FPGA逻辑下载完毕后，由所述FPGA芯片给出一个结束信号，该信号送到所述复位控制模块，由该模块发出一个与刚上电时一样的全局复位信号。
所述的装置，其中，所述全局复位信号同时引到用户开发的硬件单板上，供用户使用。
所述的装置，其中，所述FPGA重配置模块用于用户将PROM存储器中的配置逻辑重新下载到FPGA芯片中，在需要逻辑重新下载时，由用户手工按下重配置键，所述FPGA芯片重新接收PROM存储器中的配置逻辑。
所述的装置，其中，所述JTAG扫描链支持FPGA芯片间JTAG信号级联，并在多个FPGA芯片通过板间连接器层叠到一起时，所述JTAG扫描链可检测到层叠后增加的器件。
所述的装置，其中，所述PROM存储器、FPGA芯片由板间连接器提供电源。
所述的装置，其中，所述FPGA芯片的引脚包括普通的IO引脚、全局IO引脚、电源引脚、JTAG信号引脚、FPGA配置完成指示信号引脚。
所述的装置，其中，所述组件PCB板上下两面对应位置分别焊接板间连接器的插头和插座，用户板也对应设置有连接插座。
本发明所述的可组合式FPGA验证装置，提供了统一的信号接口和级联插座，具有以下有益效果：支持多组件之间级联，从而使组件能够根据用户的需要灵活扩展FPGA的容量，不再受到FPGA容量固定的限制；并且其组件可以插拔重复使用，当一个项目结束，可以用到下一个项目的原型上；由于本发明组件尺寸较小，对验证原型体积要求较高的场合也能使用。
附图说明
图1是本发明的组合式可扩展FPGA验证装置的功能框图；
图2是本发明的JTAG扩展功能实现原理图；
图3是本发明两个装置组合时JTAG的连接关系图；
图4是本发明两个装置组合时复位控制的连接关系图；
图5是本发明的装置中插座的结构示意图；
图6是本发明的用户板插座的结构示意图。
具体实施方式
以下结合附图，将对本发明的较佳实施例进行更为详细的说明。
本发明的组合式现场可编程门阵列验证装置，参见图1所示，本发明所述组合式FPGA验证装置由以下几部分组成：FPGA芯片、PROM配置模块(Programmable Read-Only Memory，可编程只读存储器，以下简称：PROM)、FPGA重配置模块、JTAG(Joint Test Action Group，边界扫描，以下简称：JTAG)模块、复位控制模块以及板间连接器。其中，所述FPGA芯片是一片能够下载设计逻辑，实现FPGA所有功能的普通的FPGA芯片，其容量大小可以根据需要选取不同规模的FPGA芯片。在FPGA中使用的FPGA芯片引脚包括普通的IO引脚、全局IO引脚、电源引脚、JTAG信号引脚、FPGA配置完成指示信号引脚。
本发明所述PROM配置模块保存着FPGA芯片的配置数据，通过连线接到FPGA芯片的配置管脚上，当有上电复位、重新下载操作时，PROM配置模块可以自动完成对FPGA芯片的配置，配置结束后，FPGA芯片给出指示信号。
所述JTAG扫描链部分将PROM配置模块、FPGA芯片的JTAG链路连接到一起，通用计算机PC通过JTAG接口，能够检测到扫描链中的任何一个器件，并对每个器件进行数据配置。JTAG扫描链支持FPGA芯片间JTAG信号级联，当多个FPGA芯片通过板间连接器层叠到一起的时候，JTAG扫描链仍然可以检测到层叠后增加的器件。
所述FPGA重配置部分允许用户将PROM配置模块中的配置逻辑重新下载到FPGA芯片中，所述FPGA芯片调试需要逻辑重新下载时，用户手工按下重配置键，FPGA芯片就重新接收PROM配置模块中的配置逻辑。
所述复位控制部分实现两个功能：上电复位、配置结束自动复位。上电复位功能：刚上电时，复位电路提供给FPGA芯片上各个器件一个符合要求的全局复位信号；配置结束自动复位：当FPGA逻辑下载完毕，FPGA芯片给出一个结束信号，这个信号送到复位控制电路，由该部分发出一个与刚上电时一样的全局复位信号。这个全局复位信号同时引到用户开发的硬件单板上，供用户使用。
所述板间连接器将FPGA芯片连接并固定到用户开发的硬件单板上，板间连接器传递的信号包括FPGA芯片的普通IO信号、全局IO信号、JTAG信号、复位控制信号和电源。
另外，各组件中的PROM配置模块、FPGA芯片等器件由板间连接器提供电源，各组件向用户提供的资源包括普通IO管脚、全局IO管脚。这些管脚的使用与FPGA芯片一样。
图1中所示FPGA芯片模块选用Xilinx VIRTEX4系列的XC4VLX200-10FF1513C实现，该芯片采用90nm工艺，具有2000万等效逻辑门，可以完成约200万ASIC门的设计验证，每扩展一级验证装置资源将增加一倍；
图1中所示PROM配置模块的选用与FPGA芯片的选型有关，本发明选用了两片Xilinx的XCF32P-VO48C，每片PROM配置模块的容量是32Mbit。当有上电或重新下载操作时，FPGA芯片本身产生PROM配置模块读操作时序，把PROM配置模块中的内容下载给FPGA芯片，实现逻辑加载功能。
图1中所示电源通过板间连接器引入，为FPGA的各组件预设了四路不同用途、规格的电源：通用IO电源、辅助电源、FPGA芯片核电源、PROM配置模块电源。根据不同规格电源对电流的需求，可以使用DC/DC或者LDO为模块供电。
如图2、图3所示是本发明JTAG级联扩展功能的实现原理，图2是单个装置中级联扩展功能的实现原理：FPGA芯片级联是通过JTAG链路实现的；如果不级联，则级联开关闭合，两块PROM配置模块和1块FPGA芯片形成JTAG扫描链环路，只提供单个FPGA芯片的逻辑资源；如果需要级联扩展，则参照图3，打开装置1中的级联开关，闭合装置2的级联开关，即可实现FPGA资源扩展；依此类推，在电源功率允许的范围内，可以实现多块FPGA资源扩展。
如图4所示是本发明配置完毕自动复位功能级联实现原理图，图中显示了两个装置的级联。每个装置中当FPGA逻辑下载完后，FPGA芯片会给出一个完成指示信号(DONE信号)。图中DONE信号一方面连接到复位控制，复位本装置中FPGA芯片中的逻辑，同时连接到反相器。
当FPGA芯片下载完毕，DONE信号由低电平变为高电平，反相器输出为低电平，点亮发光二极管。反相器的输出驱动后面的NPN型三极管为开路状态。当多块FPGA芯片层叠使用时，任何一块FPGA芯片未完成配置，NPN三极管都会导通，将FPGA_DONE信号拉低为低电平。只有当所有的FPGA芯片全部配置完成后，FPGA_DONE信号才会变为高电平。
本发明所述级联扩展功能在结构上是通过板间连接器实现的，板间连接器插座和插头符合EAI-364标准的120管脚高速连接器，单针可通过1GHz频率，差分使用可以通过2GHz频率。连接器插头、座配合时有一定的导向功能，允许有一定的位置和角度公差，有一定的保持力，接触可靠；该连接器底材料为磷青铜，表面是镍底镀金，可保证信号可靠性；安装时使用SMT工艺焊接在PCB上。
本发明的板间连接器在FPGA装置板的布局见图5所示，在组件PCB板100上下两面对应位置分别焊接板间连接器的插头110和插座120，PCB板的上面焊接了四个连接器插头，PCB板的下面焊接了四个连接器插座。用户板200上焊接四个连接器插头210，连接器布局见图8，连接器的位置与本装置的插座位置准确对应，因此本装置可以通过连接器插到用户板上。
当单个FPGA装置容量不够时，多块FPGA芯片通过板间连接器层叠到一起，在提供给用户总的IO引脚数量不变的情况下，增加了可使用的逻辑资源。多个FPGA芯片层叠使用，普通IO信号、全局IO信号并联在一起，因此逻辑综合完后对没有使用的引脚应设为高阻态，以免干扰其他引脚的正常工作。四个连接器共提供480个引脚，其中普通IO有427个引脚，全局1O有16引脚，JTAG占用四根引脚，FPGA_DONE占用一根引脚，FPGA芯片核电源占用14根引脚，FPGA辅助电源占用6根引脚，FPGA的IO电源占用10根引脚，PROM电源占用2根引脚。
本发明所述的可组合式FPGA验证装置，由于提供了统一的信号接口和级联插座，因此具有下列方面的有益效果：支持多组件之间级联，从而使组件能够根据用户的需要灵活扩展FPGA的容量，不再受到FPGA容量固定的限制。组件可以插拔重复使用，当一个项目结束，可以用到下一个项目的原型上。由于组件尺寸较小，对验证原型体积要求较高的场合也能使用。例如电信机柜上的单板有标准尺寸要求，可以用一个或多个FPGA装置搭建验证原型，替代标准电信机柜上的单板，验证设计的算法和功能。
在多媒体IC设计、通讯终端IC设计等领域，本发明装置可以使用一个或多个FPGA装置开发出更加复杂的验证原型，完成多媒体加速、通讯Modem的基带处理器等原型的验证。
综上所述，本发明装置将单个的FPGA芯片封装成具有统一接口FPGA装置，使FPGA装置具有了通用性，可以用于不同项目的验证原型中；通过选用高性能板间连接器和构造合适的JTAG扫描链，使得多个FPGA装置实现了级联使用，等效增加了FPGA芯片的容量。
由于FPGA芯片具有统一的电气和机械接口，完全可以选用不同厂家、不同容量的各款FPGA芯片，开发出适应各种容量要求、速度要求、功耗要求的FPGA装置。
应当理解的是，上述针对具体实施例的描述较为详细，并不能因此而认为是对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要求为准。

Claims (8)

1.一种组合式现场可编程门阵列验证装置，其特征在于，其包括以下组件：FPGA芯片，PROM配置模块，FPGA重配置模块，JTAG模块，复位控制模块以及板间连接器；其中
所述PROM配置模块保存着FPGA芯片的配置数据，通过连线接到所述FPGA芯片的配置管脚上，当有上电复位或重新下载操作时，所述PROM配置模块用于自动完成对FPGA芯片的配置；
所述JTAG模块的扫描链部分将PROM配置模块、FPGA芯片的JTAG链路连接到一起，以使通用计算机通过JTAG接口能够检测到扫描链中的任何一个器件，并对每个器件进行数据配置；
所述复位控制模块用于实现上电复位、配置结束自动复位；
所述板间连接器用于将FPGA芯片层叠连接并固定到用户开发的硬件单板上。
2.根据权利要求1所述的装置，其特征在于，所述复位控制模块在刚上电时，复位电路提供给各组件一个符合要求的全局复位信号；并当FPGA逻辑下载完毕后，由所述FPGA芯片给出一个结束信号，该信号送到所述复位控制模块，由该模块发出一个与刚上电时一样的全局复位信号。
3.根据权利要求2所述的装置，其特征在于，所述全局复位信号同时引到用户开发的硬件单板上，供用户使用。
4.根据权利要求2所述的装置，其特征在于，所述FPGA重配置模块用于用户将PROM配置模块中的配置逻辑重新下载到FPGA芯片中，在需要逻辑重新下载时，由用户手工按下重配置键，所述FPGA芯片重新接收PROM配置模块中的配置逻辑。
5.根据权利要求2所述的装置，其特征在于，所述JTAG扫描链支持FPGA芯片间JTAG信号级联，并在多个FPGA芯片通过板间连接器层叠到一起时，所述JTAG扫描链可检测到层叠后增加的器件。
6.根据权利要求5所述的装置，其特征在于，所述PROM配置模块、FPGA芯片由板间连接器提供电源。
7.根据权利要求1所述的装置，其特征在于，所述FPGA芯片的引脚包括普通的IO引脚、全局IO引脚、电源引脚、JTAG信号引脚、FPGA配置完成指示信号引脚。
8.根据权利要求1至7任一所述的装置，其特征在于，所述组件PCB板上下两面对应位置分别焊接板间连接器的插头和插座，用户板也对应设置有连接插座。
CNB2006101409158A 2006-10-12 2006-10-12 一种组合式现场可编程门阵列验证装置 Expired - Fee Related CN100498801C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101409158A CN100498801C (zh) 2006-10-12 2006-10-12 一种组合式现场可编程门阵列验证装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101409158A CN100498801C (zh) 2006-10-12 2006-10-12 一种组合式现场可编程门阵列验证装置

Publications (2)

Publication Number Publication Date
CN101136036A true CN101136036A (zh) 2008-03-05
CN100498801C CN100498801C (zh) 2009-06-10

Family

ID=39160131

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101409158A Expired - Fee Related CN100498801C (zh) 2006-10-12 2006-10-12 一种组合式现场可编程门阵列验证装置

Country Status (1)

Country Link
CN (1) CN100498801C (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290640B (zh) * 2008-06-25 2010-06-23 北京中星微电子有限公司 集成电路设计的验证方法及装置
CN102289541A (zh) * 2011-07-01 2011-12-21 上海大学 基于fpga的可扩展多核处理器验证平台
CN102495743A (zh) * 2011-11-28 2012-06-13 曙光信息产业股份有限公司 一种利用Xilinx PROM实现FPGA配置的装置和方法
WO2012116654A1 (zh) * 2011-03-03 2012-09-07 浪潮(北京)电子信息产业有限公司 一种高端容错计算机原型验证***及验证方法
CN102693343A (zh) * 2012-05-25 2012-09-26 青岛海信信芯科技有限公司 片上***验证装置和片上***验证方法
CN103116554A (zh) * 2013-03-05 2013-05-22 中国人民解放军国防科学技术大学 用于fpga芯片调试的信号采样缓存装置
CN103217618A (zh) * 2013-04-16 2013-07-24 青岛中星微电子有限公司 一种测试fpga开发板的装置和方法
CN103645979A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种模块化soc验证平台
CN103678751A (zh) * 2012-09-25 2014-03-26 上海华虹集成电路有限责任公司 处理器芯片仿真调试***
CN105487035A (zh) * 2016-01-25 2016-04-13 深圳市同创国芯电子有限公司 Fpga边界扫描***的验证方法及装置
CN107678909A (zh) * 2017-07-31 2018-02-09 郑州云海信息技术有限公司 一种服务器中监控芯片配置状态的电路及方法
CN108226752A (zh) * 2017-12-25 2018-06-29 北京物芯科技有限责任公司 一种芯片的故障修复方法、装置和设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789185A (zh) * 2012-08-30 2012-11-21 南车株洲电力机车研究所有限公司 一种自动复位fpga的装置和方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290640B (zh) * 2008-06-25 2010-06-23 北京中星微电子有限公司 集成电路设计的验证方法及装置
WO2012116654A1 (zh) * 2011-03-03 2012-09-07 浪潮(北京)电子信息产业有限公司 一种高端容错计算机原型验证***及验证方法
US8769458B2 (en) 2011-03-03 2014-07-01 Inspur (Beijing) Electronic Information Industry Co., Ltd. Prototype verification system and verification method for high-end fault-tolerant computer
CN102289541A (zh) * 2011-07-01 2011-12-21 上海大学 基于fpga的可扩展多核处理器验证平台
CN102495743A (zh) * 2011-11-28 2012-06-13 曙光信息产业股份有限公司 一种利用Xilinx PROM实现FPGA配置的装置和方法
CN102495743B (zh) * 2011-11-28 2015-04-01 曙光信息产业股份有限公司 一种利用Xilinx PROM实现FPGA配置的装置和方法
CN102693343B (zh) * 2012-05-25 2014-12-03 青岛海信信芯科技有限公司 片上***验证装置和片上***验证方法
CN102693343A (zh) * 2012-05-25 2012-09-26 青岛海信信芯科技有限公司 片上***验证装置和片上***验证方法
CN103678751B (zh) * 2012-09-25 2018-04-27 上海华虹集成电路有限责任公司 处理器芯片仿真调试***
CN103678751A (zh) * 2012-09-25 2014-03-26 上海华虹集成电路有限责任公司 处理器芯片仿真调试***
CN103116554A (zh) * 2013-03-05 2013-05-22 中国人民解放军国防科学技术大学 用于fpga芯片调试的信号采样缓存装置
CN103116554B (zh) * 2013-03-05 2015-07-22 中国人民解放军国防科学技术大学 用于fpga芯片调试的信号采样缓存装置
CN103217618B (zh) * 2013-04-16 2015-09-09 青岛中星微电子有限公司 一种测试fpga开发板的装置和方法
CN103217618A (zh) * 2013-04-16 2013-07-24 青岛中星微电子有限公司 一种测试fpga开发板的装置和方法
CN103645979A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种模块化soc验证平台
CN105487035A (zh) * 2016-01-25 2016-04-13 深圳市同创国芯电子有限公司 Fpga边界扫描***的验证方法及装置
CN105487035B (zh) * 2016-01-25 2018-02-16 深圳市紫光同创电子有限公司 Fpga边界扫描***的验证方法及装置
CN107678909A (zh) * 2017-07-31 2018-02-09 郑州云海信息技术有限公司 一种服务器中监控芯片配置状态的电路及方法
CN107678909B (zh) * 2017-07-31 2020-06-16 苏州浪潮智能科技有限公司 一种服务器中监控芯片配置状态的电路及方法
CN108226752A (zh) * 2017-12-25 2018-06-29 北京物芯科技有限责任公司 一种芯片的故障修复方法、装置和设备

Also Published As

Publication number Publication date
CN100498801C (zh) 2009-06-10

Similar Documents

Publication Publication Date Title
CN100498801C (zh) 一种组合式现场可编程门阵列验证装置
CN115210589B (zh) 一种芯片测试装置及测试方法
US7661048B2 (en) Apparatus and method for embedded boundary scan testing
CN111366841B (zh) 一种fpga可编程逻辑单元测试设备及使用方法
KR102364055B1 (ko) 자동 회로기판 테스트 시스템 및 이에 응용되는 자동 회로기판 테스트 방법
CN105095569B (zh) 一种基于arm和flash的fpga重配置***
CN112463243B (zh) 基于边界扫描的在线级联加载固件***及其方法
CN101593903B (zh) 测试背板及基于该背板的下载方法和测试方法
CN111650493A (zh) 一种支持高低温测试的同测装置
CN106950875B (zh) 一种嵌入式编程器及其工装***
CN112067978A (zh) 一种基于fpga的fpga筛选测试***及方法
CN210742925U (zh) 一种仿真器接口转接电路板和开发测试***
CN114550795A (zh) 一种用于测试lpddr4颗粒的平台开发***及控制方法
CN201638219U (zh) 一种实时fpga验证***
CN112241388A (zh) 基于flash和继电器的fpga配置测试***及方法
CN113268386A (zh) 一种aocc***软件和鉴定级原理样机用调试平台及测试方法
CN111638444A (zh) 基于spi配置方式的大容量fpga的测试工装和测试方法
KR101452959B1 (ko) 실장형 테스트 장비 및 그 방법
CN100562848C (zh) 微处理器通用开发***
Mostardini et al. FPGA-based low-cost automatic test equipment for digital integrated circuits
CN111123321A (zh) 导航产品测试***及方法
CN114722754A (zh) 一种fpga原型验证设备
US20080270857A1 (en) Boundary scan connector test method capable of fully utilizing test i/o modules
US7287189B1 (en) I/O configuration and reconfiguration trigger through testing interface
CN1636171B (zh) 用于可编程控制器的通用功能电路和通用单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151104

Address after: Dameisha Yantian District of Shenzhen City, Guangdong province 518085 Building No. 1

Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518057 Nanshan District high tech Industrial Park, Guangdong, South Road, science and technology, ZTE building, legal department

Patentee before: ZTE Corp.

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20080305

Assignee: Xi'an Chris Semiconductor Technology Co.,Ltd.

Assignor: SANECHIPS TECHNOLOGY Co.,Ltd.

Contract record no.: 2019440020036

Denomination of invention: Combined on site programmable gate array verification device

Granted publication date: 20090610

License type: Common License

Record date: 20190619

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090610

Termination date: 20211012