CN101131995A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101131995A
CN101131995A CNA200710142788XA CN200710142788A CN101131995A CN 101131995 A CN101131995 A CN 101131995A CN A200710142788X A CNA200710142788X A CN A200710142788XA CN 200710142788 A CN200710142788 A CN 200710142788A CN 101131995 A CN101131995 A CN 101131995A
Authority
CN
China
Prior art keywords
substrate
electrode
capacitor cell
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710142788XA
Other languages
English (en)
Other versions
CN100550376C (zh
Inventor
韩载元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101131995A publication Critical patent/CN101131995A/zh
Application granted granted Critical
Publication of CN100550376C publication Critical patent/CN100550376C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例涉及一种半导体器件及其制造方法，制造方法相对简便并可以最大化产率。该半导体器件可以包含下述的至少其中之一：第一衬底，其包含电容单元；第二衬底，其具有晶体管及引线；以及连接电极，其电连接该电容单元与该电路单元。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
电容可以在相对高集成度半导体器件中实现。半导体器件中的电容可以具有下列结构，例如多晶硅-多晶硅结构，多晶硅-硅结构，金属-硅结构，金属-多晶硅结构，金属-金属结构，以及其它类似结构。由于电容中的金属-金属以及金属-绝缘层-金属(MIM)结构具有相对低的串联电阻，因此制造的电容可以具有相对高的存储电容。
发明内容
本发明实施例涉及一种半导体器件及其可最大化产率的相对简便的制造方法。在实施例中，半导体器件可以包含下列的至少其中之一：第一衬底，其包含电容单元；第二衬底，其包含具有晶体管及引线的电路单元；以及连接电极，其电连接该电容单元与该电路单元。
在本发明实施例中，一种半导体器件的制造方法可以包含下列步骤的至少其中之一：形成包含电容单元的第一衬底；形成包含电路单元的第二衬底，其中该电路单元包含晶体管及引线；叠置该第一衬底于该第二衬底之上；以及电连接该电容单元至该电路单元。
附图说明
图1和图2示出根据本发明实施例的具有电容单元的衬底。
图3示出根据本发明实施例的具有电路单元的衬底。
图4示出根据本发明实施例的具有电容的半导体器件。
具体实施方式
本发明实施例涉及一种具有通过叠置第一衬底与第二衬底而形成电容的半导体器件的高效制造方法。第一衬底可以具有电容单元。第二衬底可以具有电路单元。在实施例中，第一衬底和第二衬底可以分开制造。形成于第一衬底上的电容单元通过连接电极可以电连接至形成于第二衬底上的电路单元。电容单元可以是形成有电容的顶部电极和底部电极的区域。在电容单元中，可以以顶部电极/绝缘层/底部电极的方式形成叠置层。
示例性图1示出了根据本发明实施例的具有电容单元的衬底。示例性图2为根据本发明实施例的具有电容单元的衬底的剖面图。第一衬底100可以包含电容单元111和穿透电极(penetration electrode)113。电容单元111可以包含顶部电极111a和底部电极111b。穿透电极113可以连接电容单元111的顶部电极111a与电容单元111的底部电极111b。本领域普通技术人员应该能够根据本发明实施例理解穿透电极的不同位置和/或方向。
在实施例中，通过在半导体衬底110上和/或上方形成底部电极111b可以制造第一衬底100。可以在底部电极111b上和/或上方形成绝缘层115。可以在绝缘层115上和/或上方形成顶部电极111a。在实施例中，可以在半导体衬底110与底部电极111b之间形成至少一层绝缘层。
可以穿过半导体衬底110来形成穿透电极113。穿透电极113可以连接至电容单元111。通过执行图案化工艺、蚀刻工艺、金属成形工艺、和/或化学机械抛光(CMP)工艺可以在半导体衬底110上形成穿透电极113。根据本发明实施例，本领域技术人员可以理解穿透电极113的形成方法及其变化。
根据本发明实施例，顶部电极111a可以包含W、Cu、Al、Ag和Au的至少其中之一。根据本发明实施例，底部电极111b可以包含W、Cu、Al、Ag和Au的至少其中之一。根据本发明实施例，穿透电极113可以包含W、Cu，、Al、Ag和Au的至少其中之一。通过化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺、蒸发工艺、电化学注入(ECP，electrochemicalplanting)工艺、或其它类似工艺的至少其中之一可以沉积电容单元111和/或穿透电极113。在实施例中，电容单元111和穿透电极113的至少其中之一可以包含金属阻挡层。在实施例中，金属阻挡层可以包含TaN、Ta、TiN、Ti、TiSiN、或类似材料的至少其中之一。在实施例中，根据本发明实施例通过CVD工艺、PVD工艺、原子层沉积(ALD)工艺，或其它类似工艺可以形成金属阻挡层。在实施例中，在电容单元111上方可以形成钝化层117。
示例性图3示出了根据本发明实施例的包含电路单元的衬底。在实施例中，第二衬底200包含晶体管层210、第一金属层220、第二金属层230、以及第三金属层240的至少其中之一。根据本发明实施例，本领域普通技术人员可以理解金属层可采用的任何层数和/或晶体管层210的不同配置。
晶体管层210和金属层(例如第一金属层220，第二金属层230以及第三金属层240)可以形成可处理信号的电路单元。尽管图3示出了三层金属层，根据本发明实施例，本领域普通技术人员可以理解在第二衬底200上和/或上方可形成任意层数的金属层。
如示例性图4所示，根据本发明实施例，可以叠置第一衬底100与第二衬底200。根据本发明实施例，半导体器件可以包含电容，其包含于第一衬底100内，第一衬底100经连接电极300电连接至第二衬底200。根据本发明实施例，连接电极300可以将第一衬底100中的电容单元111连接至第二衬底200中的电路单元。通过形成于第一衬底100中的穿透电极113，连接电极300可以电连接电容单元111。连接电极300可以连接电路单元的第三金属层240中的顶部电极。在实施例中，电容单元的电极和穿透电极的至少其中之一可以包含W、Cu、Al、Ag、Au或类似材料的至少其中之一。
在实施例中，半导体器件可以包含***封装级(SiP)半导体器件中的电容。在实施例中，由于独立地制造包含电容单元的第一衬底和包含晶体管、金属引线的第二衬底，因此如果第一衬底和第二衬底的其中之一有缺陷无须丢弃整个器件而使得产率得以提高。例如，如果第一衬底有缺陷而第二衬底无缺陷，则无须丢弃第二衬底。
在实施例中，通过混合与匹配第一衬底和第二衬底的不同配置，使得制造商更容易和/或更成本有效地获得电容库(library of capacitors)。在实施例中，由于电容处于第一衬底中而电路单元处于第二衬底中，可以最小化电路单元上由电容造成的无意的影响(例如，来自半导体制造工艺的影响)。因此，根据本发明实施例的半导体器件及其制造方法可以具有相对简便的制造过程和/或最大化的产率。
本领域技术人员应该清楚和明了的是，可以对本发明公开内容进行各种改变和变化。因此，只要在所附的权利要求及其等同方案范围之内，本发明公开的实施例应该包括各种显而易见的改变和变化。

Claims (20)

1.一种装置，该装置包含：
第一衬底，其包含电容单元；
第二衬底，其包含电路单元，其中该电路单元包含至少一个晶体管及至少一条引线；以及
连接电极，其电连接该电容单元与该电路单元。
2.如权利要求1所述的装置，其中该第一衬底包含连接至该电容单元的穿透电极，其中该穿透电极穿透该半导体衬底。
3.如权利要求2所述的装置，其中该穿透电极包含W、Cu、Al、Ag和Au的至少其中之一。
4.如权利要求2所述的装置，其中该连接电极经该穿透电极电连接至该电容单元。
5.如权利要求2所述的装置，其中该穿透电极和该电容单元的至少其中之一包含金属阻挡层。
6.如权利要求1所述的装置，其中该第二衬底包含：
晶体管层，其中该晶体管层包含在半导体衬底上形成的至少一个晶体管；以及
至少一层金属层，其中所述至少一层金属层形成在该晶体管层上方。
7.如权利要求1所述的装置，其中该电容单元包含：
底部电极；
绝缘层；以及
顶部电极。
8.如权利要求7所述的装置，其中该底部电极和该顶部电极的至少其中之一包含W、Cu、Al、Ag和Au的至少其中之一。
9.如权利要求1所述的装置，其中该第二衬底包含：
晶体管层，其包含所述至少一个晶体管；以及
至少一层布线层，其包含所述至少一条引线。
10.如权利要求9所述的装置，其中所述至少一层布线层包含三层布线层。
11.一种方法，其包含下列步骤：
形成包含电容单元的第一衬底；
形成包含电路单元的第二衬底，其中该电路单元包含至少一个晶体管及至少一条引线；以及
利用连接电极电连接该电容单元与该电路单元。
12.如权利要求11所述的方法，包含形成穿过该第一衬底的穿透电极的步骤，其中该穿透电极连接至该电容单元，以及其中该穿透电极穿透该半导体衬底。
13.如权利要求12所述的方法，其中该穿透电极包含W、Cu、Al、Ag和Au的至少其中之一。
14.如权利要求12所述的方法，其中该连接电极经该穿透电极电连接至该电容单元。
15.如权利要求12所述的方法，其中该穿透电极和该电容单元的至少其中之一包含金属阻挡层。
16.如权利要求11所述的方法，还包含如下步骤：
在该第二衬底内形成晶体管层，其中该晶体管层包含形成在半导体衬底上的所述至少一个晶体管；以及
在该晶体管层上方形成至少一层金属层，其中所述至少一层金属层包含所述至少一条引线。
17.如权利要求11所述的方法，其中该电容单元包含：
底部电极；
绝缘层；以及
顶部电极。
18.如权利要求17所述的方法，其中该底部电极和该顶部电极的至少其中之一包含W、Cu、Al、Ag和Au的至少其中之一。
19.如权利要求11所述的方法，其中该第二衬底包含：
晶体管层，其包含所述至少一个晶体管；以及
至少一层布线层，其包含所述至少一条引线。
20.如权利要求19所述的方法，其中所述至少一层布线层包含三层布线层。
CNB200710142788XA 2006-08-23 2007-08-23 半导体器件及其制造方法 Expired - Fee Related CN100550376C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060080120A KR100778227B1 (ko) 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법
KR1020060080120 2006-08-23

Publications (2)

Publication Number Publication Date
CN101131995A true CN101131995A (zh) 2008-02-27
CN100550376C CN100550376C (zh) 2009-10-14

Family

ID=39047096

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200710142788XA Expired - Fee Related CN100550376C (zh) 2006-08-23 2007-08-23 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20080048290A1 (zh)
JP (1) JP2008053712A (zh)
KR (1) KR100778227B1 (zh)
CN (1) CN100550376C (zh)
DE (1) DE102007037894A1 (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714876A (ja) * 1993-06-17 1995-01-17 Matsushita Electron Corp 集積回路装置及びその製造方法
JPH08186235A (ja) * 1994-12-16 1996-07-16 Texas Instr Inc <Ti> 半導体装置の製造方法
DE19640213C1 (de) 1996-09-30 1998-03-05 Siemens Ag Speicheranordnung mit selbstjustierender nicht integrierter Kondensatoranordnung
US6104049A (en) * 1997-03-03 2000-08-15 Symetrix Corporation Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same
US6255899B1 (en) * 1999-09-01 2001-07-03 International Business Machines Corporation Method and apparatus for increasing interchip communications rates
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
JP2002329834A (ja) * 2001-05-07 2002-11-15 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
JP4012411B2 (ja) * 2002-02-14 2007-11-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4077261B2 (ja) * 2002-07-18 2008-04-16 富士通株式会社 半導体装置
JP2004071700A (ja) * 2002-08-02 2004-03-04 Nec Electronics Corp 半導体記憶装置及びその製造方法
JP3926753B2 (ja) * 2003-03-06 2007-06-06 富士通株式会社 コネクタ基板の製造方法
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP3961994B2 (ja) * 2003-07-28 2007-08-22 株式会社東芝 半導体記憶装置
US7132743B2 (en) * 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法

Also Published As

Publication number Publication date
JP2008053712A (ja) 2008-03-06
CN100550376C (zh) 2009-10-14
US20080048290A1 (en) 2008-02-28
DE102007037894A1 (de) 2008-03-13
KR100778227B1 (ko) 2007-11-20

Similar Documents

Publication Publication Date Title
US7879681B2 (en) Methods of fabricating three-dimensional capacitor structures having planar metal-insulator-metal and vertical capacitors therein
US8493709B2 (en) Method of forming capacitor structure
US7989919B2 (en) Capacitor arrangement and method for making same
US8274133B2 (en) Semiconductor package and method for making the same
KR101172783B1 (ko) 용량 소자 및 반도체 장치
US20120133021A1 (en) Semiconductor device comprising a capacitor and an electrical connection via, and fabrication method
US10229789B2 (en) Multilayer thin-film capacitor
CN102569250A (zh) 高密度电容器及其电极引出方法
CN1408126A (zh) 具有金属－绝缘体－金属电容器的集成元件
CN101989621B (zh) Mim电容器及其制造方法
CN102420107B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN102136430A (zh) 半导体封装结构及其制造方法
US20120057270A1 (en) Capacitor and method for making same
US7683489B2 (en) Semiconductor device and fabricating method thereof
WO2020215260A1 (zh) 电容器及其制备方法
CN100550376C (zh) 半导体器件及其制造方法
US6934143B2 (en) Metal-insulator-metal capacitor structure
CN106505063A (zh) 多层王冠型金属-绝缘体-金属电容器结构及其制作方法
EP3786991B1 (en) Capacitor and preparation method therefor
CN102420108B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN102420105B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
US7598583B2 (en) Image sensor
KR20120069797A (ko) 관통 실리콘 비아 커패시터, 이의 제조 방법 및 이를 포함하는 3차원 집적 회로
CN100461393C (zh) 用于将铜与金属-绝缘体-金属电容器结合的方法和结构
US20080048288A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20130823