CN101127505B

CN101127505B - 振荡器

Info

Publication number: CN101127505B
Application number: CN200610111245A
Authority: CN
Inventors: 沈文万
Original assignee: Princeton Technology Corp
Current assignee: Princeton Technology Corp
Priority date: 2006-08-17
Filing date: 2006-08-17
Publication date: 2010-05-12
Anticipated expiration: 2026-08-17
Also published as: CN101127505A

Abstract

本发明是关于一种振荡器，包括补偿电路、振荡模组以及控制器。补偿电路，包括充电电路及放电电路。充电电路包括第一电流源，耦接于电压源与第二晶体管之间，以及第二晶体管具有第二第一端子，耦接至第一电流源，第二第二端子，耦接至第一节点，以及第二栅极，用以接收第一开关信号。放电电路包括第三晶体管，具有第三第一端子，耦接至第一节点，以及第三栅极，用以接收第二开关信号，以及第二电流源，耦接于第三晶体管与接地点之间。振荡模组是耦接于补偿电路与控制器之间，并产生一输出信号。控制器是根据输出信号产生第一开关信号与第二开关信号。本发明所述的振荡器解决了RC振荡器的振荡频率受制程变异与电压影响的问题。

Description

振荡器

技术领域

本发明是有关于一种振荡器，且特别是有关于一种对电压、制程变异以及温度低敏度的振荡器。

背景技术

图1是显示传统RC振荡器100的示意图。RC振荡器100包括反相器102、反相器104、电容C₁、电阻R₁、反相单元106以及反相器108。

反相器102具有输入端，耦接至节点N₁₁，以及输出端。反相器104具有输入端，耦接至反相器102的输出端，以及输出端，耦接至节点N₁₂。电容C₁是耦接于节点N₁₁与节点N₁₂之间。电阻R₁是耦接于节点N₁₁与节点N₁₃之间。反相单元106是耦接于节点N₁₂与节点N₁₃之间。反相器108具有输入端，耦接至节点N₁₃，以及输出端，用以产生输出信号110。

反相单元106可以为与非门或是反相器。在此，反相单元106是以与非门为例，并且根据致能信号EN而使RC振荡器100为导通或不导通，以节省电力消耗。

RC振荡器100的振荡频率是取决于电阻R₁与电容C₁的时间常数。

以晶圆制造而言，电容C₁大致可分为三种，分别为金属-绝缘层-金属(Metal-Insulator-Metal，MIM)电容、多晶硅(Poly-Insulator-Poly，PIP)电容以及金属氧化物半导体(MetalOxide Semiconductor，MOS)电容。另外，RC振荡器100中的电阻R₁可以为高阻抗多晶硅(high-R poly)或是长沟道(longchannel)MOS晶体管。

然而，金属-绝缘层-金属电容与多晶硅电容受到制程变异(process variation)的影响会产生10％～20％的误差；且金属氧化物半导体电容会受到制程变异以及电压的影响而产生10％的误差。再者，高阻抗多晶硅受到制程变异的影响会产生20％的误差；且长沟道MOS晶体管会受到制程变异而产生10％的误差，并且受到电压平方反比的影响。

由于RC振荡器100的振荡频率是取决于电阻R₁与电容C₁的时间常数，且电阻R₁与电容C₁是受到制程变异与电压的影响而造成误差，因此振荡频率受制程变异与电压影响相当的明显(例如产生不同的RC值)。

因此，必须解决RC振荡器100的振荡频率受制程变异与电压影响此项问题。

发明内容

有鉴于此，本发明提供一种振荡器，包括补偿电路、振荡模组以及控制器.补偿电路，包括充电电路以及放电电路.充电电路包括第一电流源以及第二晶体管，第一电流源是耦接于电压源与第二晶体管之间，第二晶体管具有第二第一端子，耦接至第一电流源，第二第二端子，耦接至第一节点，以及第二栅极，用以接收第一开关信号.放电电路包括第三晶体管以及第二电流源，第三晶体管具有第三第一端子，耦接至第一节点，第三第二端子，以及第三栅极，用以接收第二开关信号，第二电流源是耦接于第三晶体管与接地点之间.振荡模组，包括第一反相器、第二反相器、电容、电阻、第三反相器以及第四反相器.第一反相器具有第一输入端，耦接至第一节点，以及第一输出端.第二反相器具有第二输入端，耦接至第一输出端，以及第二输出端，耦接至第二节点.电容是耦接于第一节点与第二节点之间.电阻是耦接于第一节点与第三节点之间.第三反相器是耦接于第二节点与第三节点之间.第四反相器具有第四输入端，耦接至第三节点，以及第四输出端，用以产生输出信号.控制器是用以根据输出信号而产生第一开关信号以及第二开关信号，其中当上述输出信号周期变小时，上述第一开关信号使得上述第二晶体管开启的时间变短.

本发明所述的振荡器，上述第一电流源是由一能隙电路与一第一晶体管所组合形成，而上述第二电流源是由上述能隙电路与一第四晶体管所组合形成。

本发明所述的振荡器，上述第一晶体管具有一第一第一端子，耦接至上述电压源，一第一第二端子，耦接至上述第二第一端子，以及一第一栅极，用以接收一第一偏压信号。

本发明所述的振荡器，上述第四晶体管具有一第四第一端子，耦接至上述第三第二端子，一第四第二端子，耦接至上述接地点，以及一第四栅极，用以接收一第二偏压信号。

本发明所述的振荡器，上述能隙电路是分别提供上述第一偏压信号与上述第二偏压信号来选择导通上述第一晶体管以及第四晶体管。

本发明所述的振荡器，上述第一晶体管与第二晶体管为PMOS(P型金属氧化物半导体)晶体管，且上述第三晶体管与第四晶体管为NMOS(N型金属氧化物半导体)晶体管。

本发明所述的振荡器，上述第一电流源与第二电流源可分别由一电流镜电路所构成。

本发明所述的振荡器，上述控制器是为一延迟元件。

本发明所述的振荡器，更包括一与门，耦接于上述第二反相器与第三反相器之间，用以根据一致能信号而使上述振荡模组启动或停用。

本发明所述的一种振荡器，包括：一振荡模组，包括：一第一反相器，具有一第一输入端，耦接至一第一节点，以及一第一输出端；一第二反相器，具有一第二输入端，耦接至上述第一输出端，以及一第二输出端，耦接至一第二节点；一电容，耦接于上述第一节点与上述第二节点之间；一电阻，耦接于上述第一节点与一第三节点之间；一第三反相器，耦接于上述第二节点与上述第三节点之间；以及一第四反相器，具有一第四输入端，耦接至上述第三节点，以及一第四输出端，用以产生一输出信号；一补偿电路，包括：一充电电路，耦接于一电压源与上述第一节点之间，用以根据一第一偏压信号以及一第一开关信号对上述振荡模组提供一充电路径；以及一放电电路，耦接于上述第一节点与一接地点之间，用以根据一第二偏压信号以及一第二开关信号对上述振荡模组提供一放电路径；以及一控制器，用以根据上述输出信号而产生上述第一开关信号以及上述第二开关信号，其中当上述输出信号周期变小时，上述第一开关信号使得上述充电电路提供上述充电路径的时间变短。

本发明所述的振荡器，上述充电电路包括一第一电流源以及一第二晶体管，上述第一电流源是耦接于上述电压源与上述第二晶体管之间，上述第二晶体管具有一第二第一端子，耦接至上述第一电流源，一第二第二端子，耦接至上述第一节点，以及一第二栅极，用以接收上述第一开关信号。

本发明所述的振荡器，上述放电电路包括一第三晶体管以及一第二电流源，上述第三晶体管具有一第三第一端子，耦接至上述第一节点，一第三第二端子，以及一第三栅极，用以接收上述第二开关信号，上述第二电流源是耦接于上述第三晶体管与上述接地点之间.

本发明所述的振荡器，上述第一晶体管具有一第一第一端子，耦接至上述电压源，一第一第二端子，耦接至上述第二第一端子，以及一第一栅极，用以接收上述第一偏压信号。

本发明所述的振荡器，上述第四晶体管具有一第四第一端子，耦接至上述第三第二端子，一第四第二端子，耦接至上述接地点，以及一第四栅极，用以接收上述第二偏压信号。

本发明所述的振荡器，上述第一晶体管与第二晶体管为PMOS晶体管，且上述第三晶体管与第四晶体管为NMOS晶体管。

本发明所述的振荡器，上述第一电流源与第二电流源可由一电流镜电路所构成。

本发明所述的振荡器，上述控制器是为一延迟元件。

本发明所述的振荡器解决了RC振荡器的振荡频率受制程变异与电压影响的问题。

附图说明

图1是显示传统RC振荡器的示意图；

图2A是显示根据本发明一实施例所述的RC振荡器的示意图；

图2B是显示根据本发明另一实施例所述的RC振荡器的示意图；

图3是显示根据本发明实施例所述的补偿电路220的示意图；

图4A是显示操作电压与输出信号OSCO之间的关系图；

图4B是显示操作电压与第一开关信号SW1之间的关系图。

具体实施方式

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：

图2A是显示根据本发明实施例所述的RC振荡器200的示意图。RC振荡器200包括补偿电路220、振荡模组210以及控制器280。补偿电路220包括充电电路230以及放电电路240。

充电电路230包括第一电流源212A以及第二晶体管214。第一电流源212A是耦接于电压源VDD与第二晶体管214之间。第二晶体管214具有第二第一端子，耦接至第一电流源212A，第二第二端子，耦接至第一节点N₂₁，以及第二栅极，用以接收第一开关信号SW₁。

放电电路240包括第三晶体管216以及第二电流源212B。第三晶体管216具有第三第一端子，耦接至第一节点N₂₁，第三第二端子，耦接至上述第二电流源212B，以及第三栅极，用以接收第二开关信号SW₂.第二电流源212B是耦接于第三晶体管216与接地点GND之间.

图3是显示根据本发明实施例所述的补偿电路220的示意图。请参考图2A及图3。补偿电路220包括电流供应电路217、第二晶体管214以及第三晶体管216。

电流供应电路217包括第一电流源212A与第二电流源212B。值得注意的是，第一电流源212A与第二电流源212B于一实施例中，可包括一能隙电路(BANDGAP)310、第一晶体管302以及第四晶体管304。第一晶体管302具有第一第一端子，耦接至电压源VDD，第一第二端子，耦接至第二第一端子，以及第一栅极，用以接收第一偏压信号BIAS₁。第四晶体管304具有第四第一端子，耦接至第三第二端子，第四第二端子，耦接至接地点GND，以及第四栅极，用以接收第二偏压信号BIAS₂。

能隙电路310分别提供第一偏压信号BIAS₁与第二偏压信号BIAS₂来选择导通第一晶体管302以及第四晶体管304，而分别产生所需的电流路径(即充电路径I₂或是放电路径I₃)。

另外，根据本发明另一实施例，第一电流源212A与第二电流源212B可由一电流镜电路所构成。

值得注意的是，第一晶体管302与第二晶体管214较佳为PMOS晶体管，且第三晶体管216与第四晶体管304较佳为NMOS晶体管。

参照图2A，根据本发明一实施例所述的振荡模组210包括第一反相器202、第二反相器204、电容C₂、电阻R₂、第三反相器206以及第四反相器反相器208。

第一反相器202具有第一输入端，耦接至第一节点N₂₁，以及第一输出端。第二反相器204具有第二输入端，耦接至第一反相器202的第一输出端，以及第二输出端，耦接至第二节点N₂₂。电容C₂是耦接于节点N₂₁与节点N₂₂之间。电阻R2是耦接于第一节点N₂₁与第三节点N₂₃之间。第三反相器206是耦接于第二节点N₂₂与第三节点N₂₃之间。第四反相器208具有第四输入端，耦接至节点N₂₃，以及第四输出端，用以产生输出信号OSCO。

根据本发明实施例所述的控制器280是根据输出信号OSCO产生上述第一开关信号SW₁以及第二开关信号SW₂。值得注意的是，控制器280是为一延迟元件。

参照图2B，根据本发明另一实施例所述的RC振荡器250大体与图2A的RC振荡器200相同，除了振荡模组210更包括与门205，用以根据致能信号EN使振荡模组210启动(enable)或是停用(disable)，以节省RC振荡器250的电力消耗。

在本发明实施例中，电容C₂与电阻R₂是分别以MOS电容以及长沟道MOS晶体管为例。由于MOS电容的特性是为，当操作电压超过一既定值后，MOS电容的电容值比较不会受到电压的影响而产生偏移。然而，对于作为电阻R₂的长沟道MOS晶体管来说，其阻值是与操作电压之间具有平方反比的关系。因此，随着不同的操作电压与制程变异的影响，电容C₂与电阻R₂的RC时间常数也会有所不同。

图4A是显示操作电压与输出信号OSCO之间的关系图。图4B是显示操作电压与第一开关信号SW₁之间的关系图。很明显的，当操作电压越大时(V₁＞V₂＞V₃)，输出信号OSCO的周期越小(T₁＜T₂＜T₃)。因此，当电压越小时，第二晶体管214开启的时间越长；而当电压越大时，第二晶体管214开启的时间越短。

例如，当电压上升时，电阻R₂会减小，因此通过电阻R₂与电容C₂的电流路径I₁中的电流会变大.然而，根据图4B，当电压上升时，第二晶体管214开启的时间会变短，以透过充电路径I₂产生较小的补偿电流。

再者，当电压下降时，电阻R₂会增大，因此通过电阻R₂与电容C₂的电流路径I₁中的电流会变小。然而，根据图4B，当电压下降时，第二晶体管214开启的时间会变长，以透过充电路径I₂产生较大的补偿电流。

必须注意的是，电流供应电路217是为不受电压、制程变异以及温度影响的电流源，因此，充电路径I₂与放电路径I₃不会受到电压、制程变异以及温度影响而有所偏差。

因此，控制器280根据输出信号OSCO便可以产生第一开关信号SW₁与第二开关信号SW₂，以分别控制第二晶体管214与第三晶体管216开启的时间而透过补偿电路220提供充电路径I₂或是放电路径I₃补偿电流路径I₁中的电流。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

附图中符号的简单说明如下：

100、200、250：RC振荡器

106：反相单元

110、OSCO：输出信号

205：与门

210：振荡模组

217：电流供应电路

220：补偿电路

230：充电电路

240：放电电路

310：能隙电路

R₁、R₂：电阻

C₁、C₂：电容

I₁：电流路径

I₂：充电路径

I₃：放电路径

VDD：电压源

GND：接地点

280：控制器

BIAS₁、BIAS₂：电流信号

SW₁、SW₂：开关信号

212A、212B：电流源

214、216、302、304：晶体管

N₁₁、N₁₂、N₁₃、N₂₁、N₂₂、N₂₃：节点

102、104、108、202、204、206、208：反相器

Claims

1.一种振荡器，其特征在于，该振荡器包括：

一补偿电路，包括：

一充电电路，包括一第一电流源以及一第二晶体管，上述第一电流源是耦接于一电压源与上述第二晶体管之间，上述第二晶体管具有一第二第一端子，耦接至上述第一电流源，一第二第二端子，耦接至一第一节点，以及一第二栅极，用以接收一第一开关信号；以及

一放电电路，包括一第三晶体管以及一第二电流源，上述第三晶体管具有一第三第一端子，耦接至上述第一节点，一第三第二端子，以及一第三栅极，用以接收一第二开关信号，上述第二电流源是耦接于上述第三晶体管与一接地点之间；

一振荡模组，包括：

一第一反相器，具有一第一输入端，耦接至上述第一节点，以及一第一输出端；

一第二反相器，具有一第二输入端，耦接至上述第一输出端，以及一第二输出端，耦接至一第二节点；

一电容，耦接于上述第一节点与上述第二节点之间；

一电阻，耦接于上述第一节点与一第三节点之间；

一第三反相器，耦接于上述第二节点与上述第三节点之间；

一第四反相器，具有一第四输入端，耦接至上述第三节点，以及一第四输出端，用以产生一输出信号；以及

一控制器，用以根据上述输出信号而产生上述第一开关信号以及上述第二开关信号，其中当上述输出信号周期变小时，上述第一开关信号使得上述第二晶体管开启的时间变短。

2.根据权利要求1所述的振荡器，其特征在于，上述第一电流源是由一能隙电路与一第一晶体管所组合形成，而上述第二电流源是由上述能隙电路与一第四晶体管所组合形成。

3.根据权利要求2所述的振荡器，其特征在于，上述第一晶体管具有一第一第一端子，耦接至上述电压源，一第一第二端子，耦接至上述第二第一端子，以及一第一栅极，用以接收一第一偏压信号。

4.根据权利要求3所述的振荡器，其特征在于，上述第四晶体管具有一第四第一端子，耦接至上述第三第二端子，一第四第二端子，耦接至上述接地点，以及一第四栅极，用以接收一第二偏压信号。

5.根据权利要求4所述的振荡器，其特征在于，上述能隙电路是分别提供上述第一偏压信号与上述第二偏压信号来选择导通上述第一晶体管以及第四晶体管。

6.根据权利要求2所述的振荡器，其特征在于，上述第一晶体管与第二晶体管为P型金属氧化物半导体晶体管，且上述第三晶体管与第四晶体管为N型金属氧化物半导体晶体管。

7.根据权利要求1所述的振荡器，其特征在于，上述第一电流源与第二电流源可分别由一电流镜电路所构成。

8.根据权利要求1所述的振荡器，其特征在于，上述控制器是为一延迟元件。

9.根据权利要求1所述的振荡器，其特征在于，更包括一与门，耦接于上述第二反相器与第三反相器之间，用以根据一致能信号而使上述振荡模组启动或停用。

10.一种振荡器，其特征在于，该振荡器包括：

一振荡模组，包括：

一第一反相器，具有一第一输入端，耦接至一第一节点，以及一第一输出端；

一电容，耦接于上述第一节点与上述第二节点之间；

一电阻，耦接于上述第一节点与一第三节点之间；

一第三反相器，耦接于上述第二节点与上述第三节点之间；以及

一第四反相器，具有一第四输入端，耦接至上述第三节点，以及一第四输出端，用以产生一输出信号；

一补偿电路，包括：

一充电电路，耦接于一电压源与上述第一节点之间，用以根据一第一偏压信号以及一第一开关信号对上述振荡模组提供一充电路径；以及

一放电电路，耦接于上述第一节点与一接地点之间，用以根据一第二偏压信号以及一第二开关信号对上述振荡模组提供一放电路径；以及

一控制器，用以根据上述输出信号而产生上述第一开关信号以及上述第二开关信号，其中当上述输出信号周期变小时，上述第一开关信号使得上述充电电路提供上述充电路径的时间变短。

11.根据权利要求10所述的振荡器，其特征在于，更包括一与门，耦接于上述第二反相器与第三反相器之间，用以根据一致能信号而使上述振荡模组启动或停用。

12.根据权利要求10所述的振荡器，其特征在于，上述充电电路包括一第一电流源以及一第二晶体管，上述第一电流源是耦接于上述电压源与上述第二晶体管之间，上述第二晶体管具有一第二第一端子，耦接至上述第一电流源，一第二第二端子，耦接至上述第一节点，以及一第二栅极，用以接收上述第一开关信号。

13.根据权利要求12所述的振荡器，其特征在于，上述放电电路包括一第三晶体管以及一第二电流源，上述第三晶体管具有一第三第一端子，耦接至上述第一节点，一第三第二端子，以及一第三栅极，用以接收上述第二开关信号，上述第二电流源是耦接于上述第三晶体管与上述接地点之间。

14.根据权利要求13所述的振荡器，其特征在于，上述第一电流源是由一能隙电路与一第一晶体管所组合形成，而上述第二电流源是由上述能隙电路与一第四晶体管所组合形成。

15.根据权利要求14所述的振荡器，其特征在于，上述第一晶体管具有一第一第一端子，耦接至上述电压源，一第一第二端子，耦接至上述第二第一端子，以及一第一栅极，用以接收上述第一偏压信号。

16.根据权利要求15所述的振荡器，其特征在于，上述第四晶体管具有一第四第一端子，耦接至上述第三第二端子，一第四第二端子，耦接至上述接地点，以及一第四栅极，用以接收上述第二偏压信号。

17.根据权利要求16所述的振荡器，其特征在于，上述能隙电路是分别提供上述第一偏压信号与上述第二偏压信号来选择导通上述第一晶体管以及第四晶体管。

18.根据权利要求14所述的振荡器，其特征在于，上述第一晶体管与第二晶体管为P型金属氧化物半导体晶体管，且上述第三晶体管与第四晶体管为N型金属氧化物半导体晶体管。

19.根据权利要求13所述的振荡器，其特征在于，上述第一电流源与第二电流源可由一电流镜电路所构成。

20.根据权利要求10所述的振荡器，其特征在于，上述控制器是为一延迟元件。