CN101110468A - 包含纳米复合材料绝缘体的相变存储单元 - Google Patents

包含纳米复合材料绝缘体的相变存储单元 Download PDF

Info

Publication number
CN101110468A
CN101110468A CNA2007101304767A CN200710130476A CN101110468A CN 101110468 A CN101110468 A CN 101110468A CN A2007101304767 A CNA2007101304767 A CN A2007101304767A CN 200710130476 A CN200710130476 A CN 200710130476A CN 101110468 A CN101110468 A CN 101110468A
Authority
CN
China
Prior art keywords
phase
memory cell
insulator
electrode
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101304767A
Other languages
English (en)
Inventor
托马斯·哈普
扬·鲍里斯·菲利普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda North America Corp
Original Assignee
Qimonda North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda North America Corp filed Critical Qimonda North America Corp
Publication of CN101110468A publication Critical patent/CN101110468A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/72—On an electrically conducting, semi-conducting, or semi-insulating substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/723—On an electrically insulating substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/778—Nanostructure within specified host or matrix material, e.g. nanocomposite films
    • Y10S977/785—Electrically insulating host material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/831—Of specified ceramic or electrically insulating compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储单元包括第一电极、第二电极、位于第一电极和第二电极之间的存储材料、以及接触存储材料的纳米复合材料绝缘体。

Description

包含纳米复合材料绝缘体的相变存储单元
技术领域
本发明涉及一种存储单元，其包括第一电极、第二电极、位于第一电极和第二电极之间的存储材料、以及接触存储材料的纳米复合材料绝缘体。
背景技术
半导体存储器为电子设备提供记忆存储，并且在电子产品工业中已变得十分流行。通常，典型地会在硅晶片上制造(或构造)许多半导体芯片。从晶片中分别分离出半导体芯片分离，以随后用作电子设备中的存储器。鉴于此，半导体芯片包括存储单元的阵列，该阵列被配置为存储可恢复数据，可恢复数据的特征在于逻辑值通常为0和1。
一类半导体存储器是电阻存储器。它们通常使用可切换电阻器的两个或更多个不同电阻值，以限定存储器中可用于存储数据的单元状态。一种特殊的电阻存储器是相变存储器。在一个已知结构的相变存储单元中，存储单元形成在相变存储材料和电极的相交处。使适当值的能量通过电极来加热相变存储单元，从而在其原子结构方面影响相变/状态改变。例如，可在逻辑状态0与1之间选择性切换和/或在多个逻辑状态之间选择性切换相变存储单元。
表示出上述相变存储特征的材料包括元素周期表的VI族元素(诸如碲和硒)及其合金，其合金被称为硫族化物或硫族化物材料。其他非硫族化物材料也表现出相变存储特征。
可以在非晶状态和一个或多个结晶状态之间切换一种类型相变存储单元的原子结构。非晶状态具有比结晶状态更大的电阻，并且通常包括仅具有近程配位的无序原子结构。相反，结晶状态通常均具有高度有序的原子结构，并且结晶状态的原子结构越有序，电阻越低(并且导电率越高)。
当相变材料的原子结构维持在(或稍高于)结晶温度时，其原子结构变得高度有序。随后缓慢冷却材料，从而使得原子结构的稳定定向在高度有序(结晶)状态。例如，在硫族化物材料中，为了切换回或重置为非晶状态，通常将局部温度升高至融化温度(近似于600摄氏度)之上，以实现高度随机的原子结构，并且随后被迅速冷却，以将原子结构“锁定”在非晶状态。
可以以各种方式实现温度状态中由于温度而引起的设置/静止改变。例如，可以使激光指向相变材料，可以通过相变材料驱动电流，或可以使电流通过接近相变材料的电阻加热器。在这些方法中的任一种方法中，受控加热相变材料使得在相变材料内产生受控相变。
存储单元中由于温度而引起的设置/静止改变在每个单元内产生局部升温、或热点。存储单元中热点的无效热绝缘需要增加电流(并因而增加能量)，以重置存储单元中的存储状态。通常，需要减少改变存储单元中的存储状态所需的能量，以能够使用较少选择的设备，从而减小存储装置的整体尺寸。
鉴于这些和其他原因，需要本发明。
发明内容
本发明的一个方面提供了一种存储单元。该存储单元包括第一电极、第二电极、位于该第一电极与该第二电极之间的存储材料、以及接触该存储材料的纳米复合材料绝缘体。
附图说明
附图是为了进一步理解本发明，并入本说明书中并构成了本说明书的一部分。附图示出了本发明的实施例，并且与描述一起用于解释本发明的原理。由于参考以下详细描述更好地了解本发明，所以将会容易地理解本发明的其他实施例和本发明的许多预期优点。附图中的元件不一定相对于彼此按比例绘制。相似的参考标号表示相应的类似部件。
图1示出了根据本发明的一个实施例的包含存储单元的存储装置的简化框图；
图2示出了根据本发明的一个实施例的柱状存储单元的横截面图；
图3A示出了根据本发明的另一个实施例的柱状存储单元的横截面图；
图3B示出了根据本发明的一个实施例的纳米复合材料绝缘体的微观示意图；
图4示出了根据本发明的一个实施例的包括密封层的柱状存储单元的横截面图；
图5示出了根据本发明的一个实施例的V形单元的存储单元的横截面图；
图6示出了根据本发明的另一个实施例的V形单元的存储单元的横截面图；
图7示出了根据本发明的一个实施例的包括密封层的V形单元的存储单元的横截面图；
图8示出了根据本发明的一个实施例的蘑菇状通孔的存储单元的横截面图；
图9示出了根据本发明的另一个实施例的蘑菇状通孔的存储单元的横截面图；
图10示出了根据本发明的一个实施例的包括密封层的蘑菇状通孔的存储单元的横截面图；
图11示出了根据本发明的一个实施例的线状单元存储单元的横截面图；
图12示出了根据本发明的另一个实施例的线状单元存储单元的横截面图；
图13示出了根据本发明的另一个实施例的线状单元存储单元的横截面图；
图14示出了根据本发明的一个实施例的包括密封层的线状单元存储单元的横截面图；
图15示出了根据本发明的一个实施例的蘑菇单元的横截面图；
图16示出了根据本发明的另一个实施例的蘑菇单元的横截面图；
图17示出了根据本发明的另一个实施例的蘑菇单元的横截面图；以及
图18示出了根据本发明的一个实施例的包括密封层的蘑菇单元存储单元的横截面图。
具体实施方式
图1示出了根据本发明的一个实施例的包括存储单元的存储装置的简化框图。存储装置100包括写脉冲生成器102、分布电路104、存储单元106a、106b、106c和106d、以及读出电路108。在一个实施例中，存储单元106a-106d是有利采用单元中的存储材料的非晶至结晶的相转变来将数据存储在存储器中的相变存储单元。写脉冲生成器102通过信号路径110电连接至分布电路104。分布电路104分别通过信号路径112a-112d电连接至存储单元106a-106d，并通过信号路径114电连接至读出电路108。写脉冲生成器102通过信号路径116电连接至读出电路108。存储单元106a-106d中的每个均可以被编程为与特定电阻值相关联的存储状态，并且使用适当的电写入策略来控制电阻值。
如本说明书中所用，术语“电连接”并不指元件必须直接连接在一起；可在“电连接”元件之间设置介入元件。
在一个实施例中，每个相变存储单元106a-106d均包括提供数据存储位置的相变存储元件。相变存储元件的有源区域是元件的相变材料在结晶状态与和非晶状态之间切换来存储1位、1.5位、2位、或若干位数据的位置。
在一个实施例中，写脉冲生成器102生成通过分布电路104受控引导到存储单元106a-106d的电流或电压脉冲。在一个实施例中，分布电路104包括多个晶体管，用于将电流或电压脉冲受控引导到存储单元。
在一个实施例中，存储单元106a-106d包括相变材料，该相变材料可以在温度改变的影响下，从非晶状态变为结晶状态、或从结晶状态变为非晶状态。结晶的程度界定可用于将数据存储在存储装置100内的至少两个存储状态。可将存储状态分配给诸如位值“0”和“1”的位值。存储单元106a-106d的位状态的电阻率显著不同。在非晶状态下，相变材料表现出比结晶状态明显高的电阻率。以此方式，读出放大器108读出单元电阻，以确定分配给特定存储单元106a-106d的位值。
为了编程存储装置100内的存储单元106a-106d中的一个，写脉冲生成器102生成用于加热目标存储单元中的相变材料的电流或电压脉冲。在一个实施例中，写脉冲生成器102生成适当的电流或电压脉冲，将电流或电压脉冲送入分布电路104，然后分配给适当的目标存储单元106a-106d。根据是否设置或重置存储单元来控制电流或电压的脉冲振幅和持续时间。通常，存储单元的“设置”操作将目标存储单元的相变材料长时间加热在其结晶温度上(但是低于其融化温度)，以实现结晶状态。通常，存储单元的“重置”操作将目标存储单元的相变材料在其融化温度上加热，然后迅速熄灭或冷却该材料，从而实现非晶状态。
一个或多个存储单元中由温度引起的设置/静止改变在每个单元内产生局部升度或热点。图2至图18示出了包括纳米复合材料绝缘体的相变存储单元的实施例，该纳米复合材料具有使存储单元中的热点有效绝缘的低导热率。通过组合材料形成具有比组成复合物的个别成分的导热率低的组合导热率的复合物，制造纳米复合材料绝缘体的低导热率。此外，复合物中的至少一种材料包括长度规(即，尺寸)，例如，纳米尺寸的长度规(length scale)，其使与存储单元所产生的热相关联的长度规的声子有效散射。通常，纳米复合材料绝缘体包括两种材料，其中，两种材料中的至少一种材料是纳米尺寸的。纳米尺寸的材料可以是与另一材料(第二材料)形成化合物的宿主材料；或者，使纳米尺寸的材料分布在宿主材料的基体内。
在一个实施例中，纳米复合材料绝缘体包括多孔绝缘体宿主基体，该基体渗透有纳米级的相变存储材料。在另一个实施例中，纳米复合材料绝缘体包括具有绝缘纳米微粒分布的宿主相变材料。纳米复合材料绝缘体具有通过上述机制而使存储单元中的热点有效绝缘的低导热率。在改变存储单元中的存储状态时，包括纳米复合材料绝缘体的相变存储单元吸取较少能量，这就能够使用较少选择的装置，并因而减少了存储装置的整体尺寸。
图2示出了根据本发明的一个实施例的柱状存储单元206的横截面图。存储单元206包括第一电极208、第二电极210、从与第一电极208的第一触点214延伸至与第二电极210的第二触点216的相变存储元件212、和沿绝缘体界面220接触相变存储元件212的纳米复合材料绝缘体218。在一个实施例中，纳米复合材料绝缘体218接近绝缘体界面220的部分渗透有相变材料222。
存储单元206包括上层和下层，例如，具有用于将存储单元206电连接至存储装置100(图1)中的其他存储单元的字线、位线、和地线。为了便于说明，图2至4中未示出上层和下层。
通过从第一电极208的第一触点214经过元件212的有源区域224延伸至第二电极210的第二触点216的相变存储元件212来界定电流路径。通过纳米复合材料绝缘体218横向完全密封相变存储元件212，以使纳米复合材料绝缘体218横向绝缘垂直于电流路径的相变存储元件212。特别，纳米复合材料绝缘体218横向绝缘垂直于电流路径的有源区域224。
在一个实施例中，纳米复合材料绝缘体218是惰性的(即，对热负荷和化学曝光高度稳定)，并且包括宿主绝缘材料223中的相变材料222。例如，在一个实施例中，相变材料222基本上类似于相变存储元件212的相变材料，以使渗透的纳米复合材料绝缘体218为惰性的、非反应性的、并与相变存储元件212兼容。
纳米复合材料绝缘体218可以包括各种形式。在一个实施例中，纳米复合材料绝缘体218包括宿主材料223和分布在一部分宿主材料内的纳米级材料(诸如，图2所示的材料222)。在另一个实施例中，宿主材料223包括相变材料，并且纳米级材料包括分布在宿主材料223内的绝缘纳米微粒，如以下图3A和3B所示。在另一个实施例中，宿主材料223包括纳米多孔绝缘体，并且纳米级材料包括渗透至多孔绝缘体的纳米尺寸孔中的微粒。在至少一个实施例中，将纳米复合材料绝缘体218沉积为厚度约为3至30nm之间的层。
相变存储元件212提供用于存储一位或若干位数据的存储位置。可将选择装置(诸如，像晶体管或二极管有源装置)连接至第一电极208，以控制在相变存储元件212的设置和重置期间通过第一电极208施加电流或电压。
在相变存储元件212的设置操作期间，将设置电流或电压脉冲选择性地传递至相变存储元件212，以将其加热到结晶温度之上(但通常低于其融化温度)。以此方式，在设置操作期间将相变存储元件212选择性地设置为结晶状态。在相变存储元件212的重置操作期间，通过选择设备来将重置电流或电压脉冲经由第一电极208选择性地传递至相变存储元件212。重置电流或电压将相变存储元件212迅速加热至其融化温度之上，随后，将相变存储元件212迅速熄灭/冷却，以实现非晶或重置状态。
在重置操作期间，相变存储元件212通常开始从单元中心加热和改变相(融化)。
在一个实施例中，纳米复合材料绝缘体218具有纳米尺寸长度规(即，材料复合物的一部分为纳米级的)的变化的材料复合物，纳米尺寸长度规近似等于与存储单元206中生成的热相关联的声子波长。在一个实施例中，纳米尺寸长度规在约0.5至10nm之间，且优选地，纳米尺寸长度规在约1至5nm之间。在另一个实施例中，如以下图3B所示，纳米复合材料绝缘体218是簇尺寸界定在约1至5nm之间的纳米复合材料基体/簇。纳米级的材料非常充分地使彼特定波长的热能量的声子散射，从而有效降低纳米复合材料绝缘体218的导热率。纳米复合材料绝缘体218沿绝缘体界面220接触相变存储元件212，并且使相变存储元件212绝缘，以通过绝缘体界面220之间的元件212的全部来融化/变相。因此，相变存储元件212在重置(RESET)之后经历近似最大电阻，这导致大信号对比度。
在一个实施例中，提供第一电极208作为一部分预先处理的晶片(未示出)内的电极插头。在另一个实施例中，第一电极208是专用电极，在该电极上制造存储单元206的剩余部分。电极208/210包括氮化钛(TiN)、钨(W)或其他合适的电极材料。在一个实施例中，第一电极208是包括TiN的电极插头、钨插头、铜插头或其他合适电极材料的插头。
相变材料元件212包括从根据本发明的各种适合材料中选出的相变材料。在一个实施例中，相变材料元件212包括具有来自元素周期表的VI族的一个或多个元素的硫族化物合金。例如，在一个实施例中，元件212的相变材料包括诸如GeSbTe、SbTe、GeTe或AgInSbTe的硫族化物化合物。在另一个实施例中，元件212的相变材料为无硫族的，且包括诸如GeSb、GaSb、InSb或GeGaInSb的化合物。在其他实施例中，相变存储元件212的相变材料包括具有元素Ge、Sb、Te、Ga、As、In、Se和S中的一个或多个的适合相变材料。
在一个实施例中，纳米复合材料绝缘体218是多孔宿主基体，其特征在于界定孔的惰性并电绝缘的材料。在一个实施例中，孔的尺寸是纳米级的。在一个实施例中，纳米复合材料绝缘体218包括(例如)SiO2、GeOx(其中，“x”为非零整数)、Al2O3、SiN、SiON、或SiOCH的宿主材料，并且渗透有纳米级的相变材料222。在一个实施例中，相变材料222是与包含在相变存储元件212内的相变材料相同的相变材料。在另一个实施例中，相变材料222是与相变存储元件212中的材料不同的相变材料。可以选择性地选择宿主材料和纳米级材料的相对量的浓度，以使所得纳米多孔绝缘体具有比其成分中的任一种成分更低的导热率。
在一个实施例中，纳米复合材料绝缘体218的厚度D1界定在约10至50nm之间，并且包括纳米级孔尺寸界定在约1至5nm之间的孔基体。在一个实施例中，孔基体中的一部分(较佳接近界面220)注入/渗透有相变材料222。在另一个实施例中，孔基体的全部注入/渗透有相变材料222。在一个实施例中，纳米复合材料绝缘体218横向且完全包围相变存储元件212的有源区域224。
在一个实施例中，相变存储元件212包括硫族化物材料，以及相变材料222包括相同硫族化物材料。在另一个实施例中，相变存储元件212包括硫族化物材料，以及相变材料222包括不同硫族化物材料。在一个实施例中，相变存储元件212包括无硫族材料，以及纳米复合材料绝缘体218的相变材料222包括相同的无硫族材料。在另一个实施例中，相变存储元件212包括无硫族材料，以及纳米复合材料绝缘体218的相变材料222包括不同的无硫族材料。在另一个实施例中，相变存储元件212包括硫族材料，以及纳米复合材料绝缘体218的相变材料222包括无硫族材料。在另一个实施例中，相变存储元件212包括无硫族材料，以及纳米复合材料绝缘体218的相变材料222包括硫族化物。
可用图2至4所示的各种方法来制造包括纳米复合材料绝缘体的柱状存储单元。例如，在一个实施例中，存储单元206是层中制造、或在从第一电极208开始并连续通过第二电极210(和其他上层，未示出)的预处理晶片上构造的加热器单元。在一个实施例中，在适当蚀刻和剥离过程中，在电极208、210之间界定相变存储元件212，以界定亚光刻的小横向尺寸。此后，接近且接触相变存储元件212地沉积纳米复合材料绝缘体218。
在一个实施例中，相变存储元件212的相变材料扩散穿过绝缘体界面220，并渗透入纳米复合材料绝缘体218的孔中。在一个实施例中，使用***内部扩散循环(例如，快速热退火循环)，以将相变存储元件212中的一些相变材料有力热推入纳米复合材料绝缘体218的孔中。
在一个实施例中，使用化学汽相沉积(CVD)、原子层沉积(ALD)、有机金属化学汽相沉积(MOCVD)、等离子体汽相沉积(PVD)、喷射汽相沉积(JVD)、或其他合适的沉积技术来沉积纳米复合材料绝缘体218。
在一个实施例中，沉积纳米复合材料绝缘体218来界定所选薄层D1，以使相变材料从相变存储元件212的扩散完全填满纳米复合材料绝缘体218的孔。以此方式，相变材料222密封宿主层的纳米复合材料绝缘体218并且限制了其进一步的扩散。因此，纳米复合材料绝缘体218渗透有相变材料，且界定有源区域224周围的高度稳定绝缘材料层。
图3A示出了根据本发明的另一个实施例的柱状存储单元256的横截面图。存储单元256包括第一电极258、第二电极260、位于电极258、260之间的相变存储元件264、以及沉积在相变存储元件264周围的大量纳米化合物合金262。
在一个实施例中，纳米化合物合金262是纳米复合材料绝缘体，其包括相变材料和在单个沉积过程中所沉积的绝缘材料的合金。在一个实施例中，纳米化合物合金262包括从以上识别的适合相变材料的一个(例如，包括元素Ge、Sb、Te、Ga、As、In、Se和S中的一个或多个的化合物)中选出的相变宿主材料、以及选自适合绝缘材料(例如，SiO2、GeOx、GeN或SiN材料)的绝缘材料，嵌入这些绝缘材料作为相变宿主材料内绝缘体的纳米微粒。在一个实施例中，纳米化合物合金262是相变材料和绝缘材料的同质分布，绝缘材料经沉积并随后经过退火，例如，使得绝缘材料的纳米尺寸的微粒沉淀在相变材料中。
在一个实施例中，纳米化合物合金262包括GST(即，GexSbxTex)相变材料，该材料具有高合金能级的氧或高能级的二氧化硅。在一个实施例中，从纳米化合物合金262沉淀氧化锗纳米级的微粒，以隔离GST相变宿主材料，从而形成包括绝缘材料的纳米微粒的惰性氧化基体。例如，在一个实施例中，在单个过程中将GeSbTe:O的纳米化合物合金262沉积在存储元件265周围，并且将GeO绝缘体的纳米微粒沉淀到相变宿主材料基体中。在另一个实施例中，纳米化合物合金262是GST:SiO2的合金，并且将氧化锗(GeO)纳米微粒的沉淀物分布在相变宿主材料基体内。
图3B示出了根据本发明的一个实施例的通过纳米化合物合金262的沉积形成的纳米复合材料绝缘体的微观示意图。在沉积高度掺杂的相变材料(例如，高度SiO2、O2、N2或SiN掺杂的相变材料)之后，绝缘纳米微粒266沉淀和/或分布在相变材料宿主基体/簇268内。基本上，纳米微粒266界定纳米级的尺寸L，以使簇268为纳米级。在一个实施例中，簇268界定簇尺寸，其中，尺寸L在约0.5至10nm的范围之间，优选地，尺寸L在约1至5nm的范围之间。应了解，纳米微粒可以是各种适合形状的具有长度尺寸L的纳米级，适合形状包括椭圆形(如所说明)、均匀球形、不均匀球形、以及与一种材料在另一种材料中的沉淀物相关联的其他形状。
选择绝缘材料266与相变基体268材料的适合相对浓度，以选择性调整纳米复合材料绝缘体262的电绝缘特性。例如，在一个实施例中，绝缘材料的浓度比基体材料的浓度大。然而，取决于所要绝缘特性，选择绝缘材料的浓度小于基体材料的浓度，或选择其浓度基本上等于基体材料的浓度。在一个实施例中，通过此纳米化合物合金形成的纳米复合材料绝缘体特征在于具有比任一个构成成分的热绝缘特性低的大部分热绝缘特性。
图4示出了根据本发明的一个实施例的包括密封层280的存储单元206。在一个实施例中，密封层280经沉积，以绝缘覆盖并密封纳米复合材料绝缘体218的全部。在一个实施例中，密封层280是用于最小化相变材料222从相变存储元件212通过纳米复合材料绝缘体218扩散的扩散阻挡层。在一个实施例中，密封层280包括SiN、SiON、AIN、TiO2、Al2O、或具有通常高于纳米复合材料绝缘体218高的导热率的其他适合惯用(dialect)材料。在一个实施例中，相变材料222通过绝缘体218的全部而扩散，从而形成了纳米复合材料绝缘体。
如上所述，使用CVD、ALD、MOCVD、PVD、JVD、或其他适合沉积技术中的一种来沉积密封层280。
图5示出了根据本发明的一个实施例的V形单元的存储单元306的横截面图。存储单元306包括第一电极308、第二电极310、从与第一电极308的第一触点314延伸至与第二电极310的第二触点316的相变存储单元312、和沿绝缘体界面320接触相变存储元件312的纳米复合材料绝缘体318。
存储单元306包括上层和下层，例如，其具有用于将存储单元306电连接至存储装置100(图1)中的其他存储单元的字线、位线、和地线。为了便于说明，图5至7中未示出上层和下层。
通过从第一电极308的第一触点314经过元件312的有源区域延伸至第二电极310的第二触点316的相变存储元件312来界定电流路径。通过纳米复合材料绝缘体318横向完全密封相变存储元件312，以使纳米复合材料绝缘体318横向绝缘垂直于电流路径的相变存储元件312。特别，纳米复合材料绝缘体318横向绝缘存储元件垂直于电流路径的有源区域。
例如，在一个实施例中，纳米复合材料绝缘体318包括宿主材料和分布在一部分宿主材料内的纳米级材料。在另一个实施例中，如以上图3A所示，宿主材料包括相变材料，以及纳米级材料包括分布在宿主材料内的绝缘纳米微粒。在另一个实施例中，宿主材料包括纳米多孔绝缘体，以及纳米级材料包括渗透至多孔绝缘体的纳米尺寸孔中的微粒。
在一个实施例中，电极308、310类似于电极208/210(图2)，并且包括氮化钛(TiN)、钨(W)或其他适合的电极材料。在一个实施例中，第一电极308是包括TiN的电极插头、钨插头、铜插头或其他适合电极材料的插头。
在一个实施例中，相变元件312包括具有来自元素周期表的VI族的一个或多个元素的硫族化物合金。例如，在一个实施例中，元件312的相变材料包括诸如GeSbTe、SbTe、GeTe、或AgInSbTe的硫族化物化合物。在另一个实施例中，元件312的相变材料是无硫族的，且包括GeSb、GaSb、InSb、或GeGaInSb。在其他实施例中，相变存储元件312的相变材料包括具有元素Ge、Sb、Te、Ga、As、In、Se和S中的一个或多个的适合相变材料。
在一个实施例中，在单个过程沉积中(类似于以上图3A所述的纳米化合物262的处理过程)，将纳米复合材料绝缘体318沉积为纳米化合物合金332。在一个实施例中，从纳米化合物合金332沉淀氧化锗纳米级的微粒，以隔离GST相变宿主材料，从而形成包括绝缘材料的纳米微粒的惰性氧化基体。例如，在一个实施例中，将GeSbTe:O的纳米化合物合金332沉积在存储元件312周围，且GeO绝缘体的纳米微粒沉淀到剩余相变宿主材料基体中。在另一个实施例中，纳米化合物合金332是GST:SiO2的合金，且将氧化锗(GeO)纳米微粒的沉淀物分布在相变宿主材料基体内。
图6示出了根据本发明的另一个实施例的V形单元的存储单元356的横截面图。存储单元356包括第一电极358，在第一电极358上制造存储单元356的各种其他层。
例如，在一个实施例中，将绝缘体的层360沉积在第一电极358上。在一个实施例中，层360是纳米多孔宿主绝缘材料层，其包括纳米级的孔。然后，蚀刻(例如，亚光刻)和/或处理纳米多孔绝缘体的层360，以界定由面362界定的V形通孔。以此方式，由面362界定的V形井形成在绝缘材料的层360中。在一个实施例中，通过诸如ALD、CVD、PVD的适合沉积过程来将相变材料366沉积至纳米多孔绝缘体360的面362上，或通过其他适合沉积技术沉积，从而在相变存储元件368周围制造纳米复合材料绝缘体。
在一个实施例中，纳米复合材料绝缘体360是多孔基体，该基体界定孔尺寸在约1至5nm之间的孔，其中，一部分孔(优选地，接近界面362)注入有相变材料366。
在一个实施例中，通过原子层沉积(ALD)，将相变材料364的单层沉积到绝缘体360的面362上。在ALD沉积期间，相变材料364逐个单层地扩散到纳米多孔绝缘体360中，以对绝缘体360选择性注入相变材料366，从而形成纳米复合材料绝缘体。
在一个实施例中，将相变材料364沉积到由面362界定的纳米多孔绝缘体360的通孔中，并且应用额外热循环或热退火来进一步增强相变材料364扩散到纳米多孔绝缘体360中。在这点上，相变材料364和相变材料366是相同的相变材料。
在一个实施例中，纳米复合材料绝缘体360是惰性的，且包括与相变存储元件368的相变材料相同的相变材料366。在另一个实施例中，纳米复合材料绝缘体360包括与相变存储元件368中所使用的相变材料不同的相变材料366。在这点上，纳米复合材料绝缘体360类似于以上图2和4中所述的纳米复合材料绝缘体218。相变材料如上所述可包括硫族或无硫族材料。
图7示出了根据本发明的一个实施例的包括密封层380的存储单元356的横截面图。存储单元356包括在第一电极358与第二电极370之间延伸的相变存储元件368；以及渗透有相变材料366的纳米多孔绝缘体360。在一个实施例中，密封层380包围存储单元356，避过纳妾相变材料366通过绝缘体360的全部而扩散，以形成纳米复合材料绝缘体。在一个实施例中，密封层380是使用CVD、ALD、MOCVD、PVD、JVD或其他适合沉积技术沉积的低k介电层。
图8示出了根据本发明的一个实施例的蘑菇状通孔的存储单元406的横截面图。存储单元406包括第一电极408、第二电极410、从与第一电极408的第一触点414延伸至与第二电极410的第二触点416的相变存储元件412、和沿绝缘体界面420接触相变存储元件412的纳米复合材料绝缘体418。
存储单元406包括上层和下层，例如，其具有用于将存储单元406电连接至存储装置100(图1)中的其他存储单元的字线、位线、和地线。为了便于说明，图8至10中未示出上层和下层。
通过从第一电极408的第一触点414经过元件412的有源区域延伸至第二电极410的第二触点416的相变存储元件412来界定电流路径。通过纳米复合材料绝缘体418密封横向完全相变存储元件412，以使纳米复合材料绝缘体418横向绝缘垂直于电流路径的相变存储元件412。特别，纳米复合材料绝缘体418横向绝缘相变存储元件412垂直于电流路径的有源区域。
在一个实施例中，纳米复合材料绝缘体418包括宿主材料和分布在一部分宿主材料内的纳米级材料。在另一个实施例中，如以上图3A所示，宿主材料包括相变材料，以及纳米级材料包括分布在宿主材料内的绝缘纳米微粒。在另一个实施例中，宿主材料包括纳米多孔绝缘体，以及纳米级材料包括渗透至多孔绝缘体的纳米尺寸的孔中的微粒。
电极408、410类似于电极208/210(图2)，并且包括氮化钛(TiN)、钨(W)或其他适合的电极材料。在一个实施例中，第一电极408是包括TiN的电极插头、钨插头、铜插头或其他适合电极材料的插头。
在一个实施例中，相变元件412包括具有来自元素周期表的VI族的一个或多个元素的相变材料的硫族化物合金。例如，在一个实施例中，元件412的相变材料包括诸如GeSbTe、SbTe、GeTe、或AgInSbTe的硫族化物化合物。在另一个实施例中，元件412的相变材料是无硫族的，且包括GeSb、GaSb、InSb、或GeGaInSb。在其他实施例中，相变存储元件412的相变材料包括具有元素Ge、Sb、Te、Ga、As、In、Se和S中的一个或多个的适合相变材料。
在一个实施例中，纳米复合材料绝缘体418是多孔宿主基体，其特征在于惰性且电绝缘材料，其基本上类似于纳米复合材料绝缘体218(图2)。在一个实施例中，纳米复合材料绝缘体418包括SiO2、GeOx、Al2O3、SiN、SiON、或SiOCH的宿主基体材料，且渗透有相变材料422，以及相变材料422与相变存储元件412内所含的相变材料相同。在另一个实施例中，相变材料422是与相变存储元件412中的材料不同的相变材料。
在另一个实施例中，在单个沉积中(类似于以上图3A中所述的纳米化合物262的处理)，将纳米复合材料绝缘体418沉积为纳米化合物合金。可用各种方法制造纳米复合材料绝缘体418。例如，在一个实施例中，从纳米化合物合金沉淀氧化锗纳米级的微粒，以隔离GST相变宿主材料，从而形成包括绝缘材料的纳米微粒的惰性氧化基体。
例如，在一个实施例中，在单个过程中，在存储元件412周围制造GeSbTe:O的纳米化合物合金，并且GeO绝缘体的纳米微粒沉淀到剩余相变宿主材料基体中，以形成纳米复合材料绝缘体418。在另一个实施例中，纳米化合物合金是GST:SiO2的合金，以及将氧化锗(GeO)纳米微粒的沉淀物分布在相变宿主材料基体内。
图9示出了根据本发明的另一个实施例的蘑菇状通孔的存储单元456的横截面图。存储单元456包括第一电极458，在第一电极458上制造存储单元456的各种其他层。
例如，在一个实施例中，将绝缘体的层460沉积在第一电极458上。在一个实施例中，层460是纳米多孔绝缘体层。蚀刻(例如，亚光刻地蚀刻)和/或处理绝缘体的层460，以界定由面462界定的V形通孔。以此方式，由面462界定的V形井形成在绝缘体的层460中。在一个实施例中，通过诸如ALD、CVD、PVD的适合沉积过程，将相变材料464沉积在绝缘体460的面462上，或通过其他适合沉积技术进行沉积，从而形成纳米复合材料绝缘体。
在一个实施例中，通过原子层沉积(ALD)，将相变材料464的单层沉积到绝缘体460的面462上。在此ALD沉积期间，相变材料464逐个单层地扩散到纳米多孔绝缘体460中，以对绝缘体460选择性注入相变材料466，并且形成与存储元件468接触的纳米复合材料绝缘体。在这点上，存储单元468和纳米复合材料绝缘体共用公共界面，该公共界面使存储元件绝缘，并且封闭或减小存储元件468与纳米复合材料绝缘体之间间隙的形成。
在一个实施例中，将相变材料464沉积到由面462界定的绝缘体460的通孔中，且应用额外的热循环或热退火来进一步增强相变材料464到绝缘体460中的扩散。在这点上，相变材料464和相变材料466是相同的相变材料。
在一个实施例中，将相变材料464沉积到由面462界定的通孔中来界定相变存储元件468。在随后的制造过程中，将第二电极470沉积到相变存储元件468上来界定存储单元456，存储单元456包括第一电极458、第二电极470、从第一电极458延伸至第二电极470的相变存储元件468、和接触相变存储元件468的纳米复合材料绝缘体460。一部分纳米复合材料绝缘体460渗透有相变材料466，并且相变材料466可与相变材料464相同或不同。
在一个实施例中，绝缘体460是多孔的，且界定约1至5nm之间的孔尺寸，其中，一部分孔(优选地，接近界面420)注入有相变材料466。
关于纳米复合材料绝缘体中的纳米尺寸微粒，在一个实施例中，相变存储元件468包括硫族化物材料，以及相变材料466包括相同硫族化物材料。在另一个实施例中，相变存储元件468包括硫族化物材料，以及相变材料466包括不同硫族化物材料。在一个实施例中，相变存储元件468包括无硫族材料，以及相变材料466包括相同的无硫族材料。在另一个实施例中，相变存储元件468包括无硫族材料，以及相变材料466包括不同的无硫族材料。在另一个实施例中，相变存储元件468包括硫族材料，以及相变材料466包括无硫族材料。在另一个实施例中，相变存储元件468包括无硫族材料，以及相变材料466包括硫族化物。
图10示出了根据本发明的一个实施例的包括密封层480的蘑菇状通孔的存储单元456的横截面图。
存储单元456包括在第一电极458与第二电极470之间延伸的相变存储元件468，以及绝缘体460渗透有形成纳米复合材料绝缘体的相变材料466。在一个实施例中，密封层480包围存储单元456，以及相变材料466通过绝缘体460的全部而扩散，从而形成纳米复合材料绝缘体。在一个实施例中，密封层480是使用CVD、ALD、MOCVD、PVD、JVD、或其他适合沉积技术沉积的低k介电层。
图11示出了根据本发明的一个实施例的线状器件存储单元506的横截面图。存储单元506包括第一电极508、与第一电极508间隔有介电绝缘体511的第二电极510、从与第一电极508的第一触点514延伸至与第二电极510的第二触点516的相变存储元件512、和沿绝缘体界面520接触相变存储元件512的绝缘体518。在一个实施例中，绝缘体518是纳米多孔绝缘体，并且一部分绝缘体518渗透有相变材料522来形成纳米复合材料绝缘体。
存储单元506包括上层和下层，例如，其具有用于将存储单元506电连接至存储装置100(图1)中的其他存储单元的字线、位线、和地线。为了便于说明，图11至14中未示出上层和下层。在一个实施例中，线状单元存储单元506是桥单元的存储单元。
通过从第一电极508的第一触点514经过元件512的有源区域524延伸至第二电极510的第二触点516的相变存储元件512来界定电流路径(即，相对于图11的方向，水平定向电流路径)。由纳米多孔绝缘体518横向密封相变存储元件512，以使绝缘体518横向绝缘垂直于电流路径的有源区域524。
在一个实施例中，绝缘体518为惰性的，且包括与相变存储元件512的相变材料相同的相变材料522。在另一个实施例中，绝缘体518包括与相变存储元件512中所使用的相变材料不同的相变材料522。在这点上，绝缘体518类似于以上图2和4中所述的纳米复合材料绝缘体218。
在一个实施例中，电极508、510类似于电极208/210(图2)，并且包括氮化钛(TiN)、钨(W)、或其他适合的电极材料。在一个实施例中，第一电极508是包括TiN的电极插头、钨插头、铜插头或其他适合电极材料的插头。
在一个实施例中，相变元件512包括具有来自元素周期表的VI族的一个或多个元素的硫族化物合金相变材料。例如，在一个实施例中，元件512的相变材料包括诸如GeSbTe、SbTe、GeTe、或AgInSbTe的硫族化物化合物。在另一个实施例中，元件512的相变材料是无硫族的，且包括GeSb、GaSb、InSb、或GeGaInSb。在其他实施例中，相变存储元件512的相变材料包括具有元素Ge、Sb、Te、Ga、As、In、Se、和S中的一个或多个的适合相变材料。
在一个实施例中，纳米复合材料绝缘体518包括宿主材料和分布在一部分宿主材料内的纳米级材料。在另一个实施例中，如以上图3A所示，宿主材料包括相变材料，以及纳米级材料包括分布在宿主材料内的绝缘纳米微粒。在另一个实施例中，宿主材料包括纳米多孔绝缘体，以及纳米级材料包括渗透到多孔绝缘体的纳米尺寸的孔中的微粒。
例如，在一个实施例中，绝缘体518是多孔宿主基体，其特征在于惰性且电绝缘材料，其基本上类似于纳米复合材料绝缘体218(图2)。在一个实施例中，纳米多孔绝缘体518包括SiO2、GeOx、Al2O3、SiN、SiON、或SiOCH的宿主基体，并且渗透有相变材料522。在一个实施例中，相变材料522与相变存储元件512内所含的相变材料相同。在另一个实施例中，相变材料522是与相变存储元件512中的材料不同的相变材料。
在一个实施例中，绝缘体518是纳米多孔的，并且界定在约10至50nm之间的厚度D2，且包括孔尺寸界定在约1至5nm之间的孔基体。在一个实施例中，孔基体中的一部分(优选地，接近界面520)注入/渗透有相变材料522。在另一个实施例中，孔基体的全部注入/渗透有相变材料522。
在一个实施例中，相变存储元件512包括硫族化物材料，以及相变材料522包括相同硫族化物材料。在另一个实施例中，相变存储元件512包括硫族化物材料，以及相变材料522包括不同硫族化物材料。在一个实施例中，相变存储元件512包括无硫族材料，以及纳米多孔绝缘体518的相变材料522包括相同的无硫族材料。在另一个实施例中，相变存储元件512包括无硫族材料，以及纳米多孔绝缘体518的相变材料522包括不同的无硫族材料。在另一个实施例中，相变存储元件512包括硫族材料，以及纳米多孔绝缘体518的相变材料522包括无硫族材料。在另一个实施例中，相变存储元件512包括无硫族材料，以及纳米多孔绝缘体518的相变材料522包括硫族化物。
在一个实施例中，相变存储元件512包括沉积到电极508、510和电介质511上的相变材料。随后将绝缘体518沉积到相变存储元件512上发起从相变存储元件512的相变材料到(例如)纳米多孔绝缘体518中的内部扩散。以此方式，纳米多孔绝缘体518渗透有相变材料522来形成纳米复合材料绝缘体。
在一个实施例中，通过额外的处理(诸如，快速热处理)来增加/控制相变材料从相变存储元件512的扩散。在一个实施例中，存储单元506提供以单侧方式从相变存储元件512扩散至纳米多孔绝缘体518的相变材料。在这点上，电介质511基本上耐相变材料的内部扩散。在一个实施例中，电介质511是扩散阻挡层。
图12示出了根据本发明的另一个实施例的线状单元存储单元/加热器单元526的横截面图。存储单元526包括与第二电极530间隔了介电层531的第一电极528、在电极528、530之间延伸的相变存储元件512、经沉积接触存储元件512的大量纳米化合物合金532。在一个实施例中，纳米化合物合金532包括相变存储材料，并且绝缘材料基本上与以上图3A至3B中所述的材料相类似，然后在纳米化合物合金532的单个沉积过程中沉积两种成分，同样与以上图3A至3B中所述的纳米化合物合金262的处理相类似。
在一个实施例中，纳米化合物合金532是纳米复合材料绝缘体，其包括相变材料和在单个沉积过程中所沉积的绝缘材料的合金。在一个实施例中，纳米化合物合金532包括从以上识别的适合相变材料中的一个(例如，包括元素Ge、Sb、Te、Ga、As、In、Se和S中的一个或多个的化合物)选出的相变宿主材料，以及从适合绝缘材料(例如，SiO2、GeOx、GeN、或SiN材料)选出的绝缘材料，绝缘材料嵌入作为在相变宿主材料内的绝缘体的纳米微粒。
在一个实施例中，纳米化合物合金532包括GST(即，GexSbxTex)相变材料，该材料具有高合金能级的氧或高能级的二氧化硅。在一个实施例中，从纳米化合物合金562沉淀氧化锗纳米级的微粒，以隔离GST相变宿主材料，从而形成包括绝缘材料的纳米微粒的惰性氧化基体。例如，在一个实施例中，在单个过程中将GeSbTe:O的纳米化合物合金562沉积，以接触存储元件512，且将GeO绝缘体的纳米微粒沉淀到剩余相变宿主材料基体上，以形成具有低导热率的纳米复合材料绝缘体。在另一个实施例中，纳米化合物合金532是GST:SiO2的合金，并且将氧化锗(GeO)纳米微粒的沉淀物分布在相变宿主材料基体内，以形成具有低导热率的纳米复合材料绝缘体。
图13示出了根据本发明的另一个实施例的线状单元存储单元556的横截面图。存储单元556包括电极558、559，在电极558、559上制造存储单元556的各种其他层。
例如，在一个实施例中，将绝缘体的层560沉积在电极558、559之间，然后将其蚀刻(例如，亚光刻地蚀刻)和/或处理，以界定面562。在一个实施例中，层560是纳米多孔绝缘体。在一个实施例中，通过诸如ALD、CVD、PVD的适合沉积过程，将相变材料564沉积到纳米多孔绝缘体560的面562上，或通过其他适合沉积技术来进行沉积。
在一个实施例中，通过原子层沉积(ALD)，将相变材料564的单层沉积到纳米多孔绝缘体560的面562上。在此ALD沉积期间，相变材料564逐个单层地扩散到纳米多孔绝缘体560中，以对纳米多孔绝缘体560选择性渗透相变材料566。
在一个实施例中，将相变材料564沉积到面562上，然后将额外的纳米多孔绝缘体569沉积到相变材料564上。随后应用热循环或热退火来进一步增强相变材料566扩散到纳米多孔绝缘体560、569中。在一个实施例中，将相变材料564沉积到面562上，以界定相变存储元件568。
图14示出了根据本发明的一个实施例的包括密封层580的线状单元存储单元506的横截面图。在一个实施例中，存储单元506类似于图11所示的存储单元506，且包括最小化相变材料522从相变存储元件512通过纳米多孔绝缘体518的扩散的密封层580。
在一个实施例中，密封层580、581包围有源区域524，以最小化相变材料522从相变存储元件512通过绝缘体511、518的扩散。在一个实施例中，密封层580、581包围有源区域524，且相变材料522通过绝缘体511、518的全部进行扩散。在一个实施例中，密封层580、581是使用CVD、ALD、MOCVD、PVD、JVD或其他适合沉积技术沉积的低k介电层。
图15示出了根据本发明的一个实施例的蘑菇单元存储单元606的横截面图。存储单元606包括第一电极608、第二电极610、从与第一电极608的第一触点614延伸至与第二电极610的第二触点616的相变存储元件612、和接触相变存储元件612的绝缘体618。在一个实施例中，一部分绝缘体618渗透有相变材料622来形成纳米复合材料绝缘体。在另一个实施例中，绝缘体包括宿主材料和分布在一部分宿主材料内的纳米级的材料。
存储单元606包括上层和下层，例如，其具有用于将存储单元606电连接至存储装置100(图1)中的其他存储单元的字线、位线、和地线。为了便于说明，图15至18中未示出上层和下层。
通过从第一电极608的第一触点614经过元件612的有源区域624延伸至第二电极610的第二触点616的相变存储元件612来界定电流路径。纳米复合材料绝缘体618横向绝缘相变存储元件612的至少一部分。
在一个实施例中，纳米复合材料绝缘体618包括宿主材料和分布在一部分宿主材料中的纳米级材料。在另一个实施例中，如以上图3A所示，宿主材料包括相变材料，以及纳米级材料包括分布在宿主材料内的绝缘纳米微粒。在另一个实施例中，宿主材料包括纳米多孔绝缘体，以及纳米级材料包括渗透至多孔绝缘体的纳米尺寸孔中的微粒。
在一个实施例中，电极608、610类似于电极208/210(图2)，且包括氮化钛(TiN)、钨(W)或其他适合的电极材料。在一个实施例中，第一电极608是包括TiN的电极插头、钨插头、铜插头或其他适合电极材料的插头。
在一个实施例中，相变元件612包括具有来自元素周期表的VI族的一个或多个元素的硫族化物合金相变材料。例如，在一个实施例中，元件612的相变材料包括诸如GeSbTe、SbTe、GeTe、或AgInSbTe的硫族化物化合物。在另一个实施例中，元件612的相变材料是无硫族的，且包括GeSb、GaSb、InSb、或GeGaInSb。在其他实施例中，相变存储元件612的相变材料包括具有元素Ge、Sb、Te、Ga、As、In、Se和S中的一个或多个的适合相变材料。
在一个实施例中，绝缘体618是多孔宿主基体，其特征在于惰性且电绝缘材料，基本上类似于纳米复合材料绝缘体218(图2)。在一个实施例中，纳米多孔绝缘体618包括SiO2、GeOx、Al2O3、SiN、SiON或SiOCH的基体，且渗透有相变材料622来形成纳米复合材料绝缘体。在一个实施例中，相变材料622与相变存储元件612内所含的相变材料相同。在另一个实施例中，相变材料622是与相变存储元件612中的材料不同的相变材料。
在一个实施例中，绝缘体618是多孔的，且包括孔基体，其中孔尺寸在约1至5nm之间，且绝缘体618的厚度界定在约10至50nm之间，其中，至少一部分厚度注入有相变材料。在一个实施例中，孔基体中的一部分注入/渗透有相变材料622。在另一个实施例中，孔基体的全部注入/渗透有相变材料622。
在一个实施例中，相变存储元件612包括硫族化物材料，且相变材料622包括相同硫族化物材料。在另一个实施例中，相变存储元件612包括硫族化物材料，且相变材料622包括不同硫族化物材料。在一个实施例中，相变存储元件612包括无硫族材料，且纳米多孔绝缘体618的相变材料622包括相同的无硫族材料。在另一个实施例中，相变存储元件612包括无硫族材料，且纳米多孔绝缘体618的相变材料622包括不同的无硫族材料。在另一个实施例中，相变存储元件612包括硫族材料，且纳米多孔绝缘体618的相变材料622包括无硫族材料。在另一个实施例中，相变存储元件612包括无硫族材料，且纳米多孔绝缘体618的相变材料622包括硫族化物。
在一个实施例中，相变存储元件612包括沉积在电极608、610之间以及沉积在纳米多孔绝缘体618上的相变材料。在沉积相变存储元件612之后，发起相变存储元件612的相变材料到纳米多孔绝缘体618中的内部扩散。以此方式，纳米多孔绝缘体618渗透有相变材料622。
在一个实施例中，通过额外的处理(诸如，快速热处理)来增加/控制相变材料从相变存储元件612的扩散。在一个实施例中，存储单元606提供以单侧方式从相变存储元件612扩散至纳米多孔绝缘体618的相变材料。
图16示出了根据本发明的另一个实施例的蘑菇单元存储单元626的横截面图。存储单元626包括第一电极628和第二电极630、在电极628、630之间延伸的相变存储元件612、和经沉积接触相变存储元件612的纳米化合物合金632。
在一个实施例中，纳米化合物合金632包括相变存储材料，且绝缘材料基本上类似于以上图3A至3B中所述的材料，然后在纳米化合物合金632的单个沉积中沉积两种成分，同样类似于以上图3A至3B中所述的纳米化合物合金262的处理。
在一个实施例中，纳米化合物合金632是纳米复合材料绝缘体，其包括相变材料和在单个沉积过程中所沉积的绝缘材料的合金。在一个实施例中，纳米化合物合金632包括从以上识别的适合相变材料中的一个(例如，包括元素Ge、Sb、Te、Ga、As、In、Se和S中的一个或多个的化合物)选出的相变宿主材料、和从适合绝缘材料(例如，SiO2、GeOx、GeN或SiN材料)选出的绝缘材料，绝缘材料嵌入作为在相变宿主材料内的绝缘体的纳米微粒。
在一个实施例中，纳米化合物合金632包括GST(即，GexSbxTex)相变材料，该材料具有高合金能级的氧或高能级的二氧化硅。在一个实施例中，从纳米化合物合金632沉淀氧化锗纳米级的微粒，以隔离GST相变宿主材料来形成包括绝缘材料的纳米微粒的惰性氧化基体。例如，在一个实施例中，在单个过程中将GeSbTe:O的纳米化合物合金632沉积来接触存储元件612，且将GeO绝缘体的纳米微粒沉淀到剩余相变宿主材料基体中，以形成具有低导热率的纳米复合材料绝缘体。在另一个实施例中，纳米化合物合金632是GST:SiO2的合金，且将氧化锗(GeO)纳米微粒的沉淀物分布在相变宿主材料基体内，以形成具有低导热率的纳米复合材料绝缘体。
图17示出了根据本发明的另一个实施例的蘑菇单元存储单元656的横截面图。存储单元656包括第一电极658、第二电极670、从第一电极658延伸至第二电极670的相变存储元件668、和接触相变存储元件668的绝缘体660。在一个实施例中，绝缘体660是多孔的，且一部分多孔绝缘体660渗透有相变材料666，以形成纳米复合材料绝缘体。
例如，在一个实施例中，蚀刻(例如，亚光刻地蚀刻)和/或处理多孔绝缘体的层660来界定面662。在一个实施例中，通过诸如ALD、CVD、PVD的适合沉积过程，将相变材料664沉积到纳米多孔绝缘体660的面662上，或通过其他适合沉积技术来进行沉积。
在一个实施例中，通过原子层沉积(ALD)，将相变材料664的单层沉积到纳米多孔绝缘体660的面662上。在此ALD沉积期间，相变材料664逐个单层地扩散到纳米多孔绝缘体660中，以对纳米多孔绝缘体660选择性渗透入相变材料666，并且形成纳米复合材料绝缘体。
在一个实施例中，将相变材料666沉积到面662上，随后，应用热循环或热退火来进一步增强相变材料666到纳米多孔绝缘体660中的扩散。在一个实施例中，将额外的相变材料666沉积到面662上来界定相变存储元件668。在任意情况下，在存储元件668与绝缘体660之间的界面处(如果有间隙，那么间隙极小)形成纳米复合材料绝缘体，因而，该纳米复合材料绝缘体高度热绝缘。
图18示出了根据本发明的一个实施例的包括密封层680的蘑菇单元存储单元656的横截面图。在一个实施例中，存储单元656类似于图17所示的存储单元656，且包括用于最小化相变材料从相变存储元件668通过纳米多孔绝缘体660的扩散的密封层680。
在一个实施例中，密封层680包围相变存储元件668在电极658、670之间的有源区域，且相变材料666通过绝缘体660的全部而扩散。在一个实施例中，密封层680是使用CVD、ALD、MOCVD、PVD、JVD或其他适合沉积技术所沉积的低k介电层。
以上已描述了相变存储单元的各种实施例，其包括用于有效绝缘相变存储单元中的热点的多孔绝缘体，在该多孔绝缘体中渗透有相变存储材料。在改变存储单元中的存储状态时，提供有多孔绝缘体的这些相变存储单元吸取较少能量，这就能够使用较少选择的装置，因而，减小了存储装置的整体尺寸。
以上已描述了纳米复合材料绝缘体，其包括宿主材料和分布在一部分宿主材料内的纳米级材料。一个实施例包括具有纳米孔的多孔绝缘体，上述纳米孔渗透有纳米孔尺寸的相变材料。在这点上，纳米孔经选择具有近似等于与存储单元中的存储改变期间的热生成相关联的能量的声子波长的长度规。纳米复合材料绝缘体的另一个实施例具有宿主相变材料基体，该基体具有分布在基体内的绝缘纳米微粒。通常，纳米复合材料绝缘体的纳米尺寸材料使具有与存储单元中产生的热相关联的波长的声子十分充分地散射，从而有效降低纳米复合材料绝缘体的导热率。因此，存储单元中的相变存储单元在重置之后将经历近似最大的电阻，这就得到了所要的大信号对比度。
尽管本文已示出并描述了具体实施例，但本领域的普通技术人员应该理解，在不背离本发明范围的情况下，可以用各种替换和/或等价的实现来代替所示出和描述的具体实施例。本申请应覆盖本文中所述的具体实施例的改编和变化。因此，本发明仅由权利要求及其等同物所限定。

Claims (58)

1.一种存储单元，包括：
第一电极；
第二电极；
存储材料，位于所述第一电极与所述第二电极之间；以及
纳米复合材料绝缘体，接触所述存储材料。
2.根据权利要求1所述的存储单元，其中，所述存储材料是相变存储材料。
3.根据权利要求1所述的存储单元，其中，所述纳米复合材料绝缘体包括簇尺寸界定在约1至5nm之间的纳米复合材料簇。
4.根据权利要求1所述的存储单元，其中，所述纳米复合材料绝缘体被沉积为厚度在约5至30nm之间的层。
5.根据权利要求1所述的存储单元，其中，所述存储单元包括通孔单元。
6.根据权利要求1所述的存储单元，其中所述存储单元包括柱状单元。
7.根据权利要求1所述的存储单元，其中，所述存储单元包括线状器件。
8.根据权利要求1所述的存储单元，其中，所述存储单元包括加热器单元。
9.根据权利要求1所述的存储单元，其中，所述纳米复合材料绝缘体包括第一材料和分布在所述第一材料的一部分内的纳米级材料。
10.根据权利要求9所述的存储单元，其中，所述第一材料包括相变材料，以及所述纳米级材料包括绝缘纳米微粒。
11.根据权利要求9所述的存储单元，其中，所述第一材料包括多孔绝缘体宿主，以及所述纳米级材料包括渗透到所述多孔绝缘体宿主中的相变材料的纳米微粒。
12.根据权利要求11所述的存储单元，其中，所述多孔绝缘体宿主是包括孔尺寸界定在约1至5nm之间的孔的纳米多孔绝缘体。
13.根据权利要求11所述的存储单元，其中，所述存储材料包括相变材料，以及所述多孔绝缘体渗透有相同相变材料的纳米微粒。
14.根据权利要求11所述的存储单元，其中，所述存储材料包括相变材料，以及所述多孔绝缘体渗透有不同相变材料的纳米微粒。
15.一种存储单元，包括：
第一电极；
第二电极；
存储元件，包括从与所述第一电极的第一触点延伸到与所述第二电极的第二触点的存储材料；以及
纳米多孔绝缘体，接触所述存储元件，其中，所述纳米多孔绝缘体的至少一部分是通过使所述存储材料扩散到多孔材料中的扩散而形成的。
16.根据权利要求15所述的存储单元，其中，所述存储材料是相变材料。
17.根据权利要求15所述的存储单元，其中，所述纳米复合材料绝缘体包括簇尺寸界定在约1至5nm之间的纳米复合材料簇。
18.根据权利要求15所述的存储单元，其中，所述纳米复合材料绝缘体被沉积为厚度在约5至30nm之间的层。
19.根据权利要求15所述的存储单元，其中，所述存储单元包括通孔单元。
20.根据权利要求15所述的存储单元，其中，所述存储单元包括柱状单元。
21.根据权利要求15所述的存储单元，其中，所述存储单元包括线状器件。
22.根据权利要求15所述的存储单元，其中，所述存储单元包括加热器单元。
23.根据权利要求15所述的存储单元，其中，所述纳米多孔绝缘体沿着绝缘体界面接触所述存储元件，并且所述纳米多孔绝缘体中接近所述绝缘体界面的一部分渗透有相变材料。
24.根据权利要求23所述的存储单元，还包括：
介电层，用于密封所述纳米多孔绝缘体，其中，所述介电层最小化所述相变材料从所述绝缘体界面通过所述纳米多孔绝缘体的扩散。
25.根据权利要求15所述的存储单元，其中，所述纳米多孔绝缘体的厚度在约10至50nm之间，以及所述纳米多孔绝缘体的孔尺寸在约1至5nm之间。
26.根据权利要求15所述的存储单元，其中，所述存储元件界定所述第一电极与所述第二电极之间的有源区域，以及所述纳米多孔绝缘体在所述有源区域周围横向包围所述存储元件。
27.根据权利要求15所述的存储单元，其中，所述存储元件的所述存储材料包括硫族化物材料和无硫族材料中的一个，以及所述纳米多孔绝缘体包括硫族化物。
28.根据权利要求15所述的存储单元，其中，所述存储元件的所述存储材料包括硫族化物材料和无硫族材料中的一个，以及所述纳米多孔绝缘体包括无硫族材料。
29.一种使存储单元绝缘的方法，所述方法包括：
制造存储元件，所述存储元件在所述存储单元的第一电极和所述存储单元的第二电极之间延伸；以及
通过在所述存储元件周围沉积包括存储材料和绝缘材料的合金，并将所述绝缘材料的纳米微粒沉淀到所述存储材料的宿主部分中，用纳米复合材料绝缘体来使所述存储元件绝缘。
30.根据权利要求29所述的方法，其中，所述存储材料是相变材料。
31.根据权利要求29所述的方法，其中，所述纳米复合材料绝缘体包括簇尺寸界定在约1至5nm之间的纳米复合材料簇。
32.根据权利要求29所述的方法，其中，所述纳米复合材料绝缘体被沉积为厚度在约5至30nm之间的层。
33.根据权利要求29所述的方法，其中，所述存储单元包括通孔单元。
34.根据权利要求29所述的方法，其中，所述存储单元包括柱状单元。
35.根据权利要求29所述的方法，其中所述存储单元包括线状器件。
36.一种使存储单元绝缘的方法，所述方法包括：
制造相变存储元件，所述相变存储元件在所述存储单元的第一电极和所述存储单元的第二电极之间延伸；以及
使用纳米复合材料绝缘体来使所述相变存储元件绝缘，所述纳米复合材料绝缘体包括宿主材料和分布在所述宿主材料的一部分内的纳米级材料。
37.根据权利要求36所述的方法，还包括：
使用介电层密封所述纳米复合材料绝缘体，其中，所述介电层最小化所述纳米级材料通过所述纳米复合材料绝缘体的扩散。
38.根据权利要求36所述的方法，其中，所述相变存储元件包括亚光刻尺寸的硫族化物层和无硫族层中的一个。
39.根据权利要求36所述的方法，其中，使所述相变存储元件绝缘包括：
接近所述相变存储元件沉积纳米多孔绝缘体；以及
热退火所述纳米多孔绝缘体宿主和所述相变存储元件，以使相变材料从所述相变存储元件扩散到所述纳米多孔绝缘体宿主的纳米级孔中。
40.根据权利要求39所述的方法，其中，沉积纳米多孔绝缘体宿主包括：
沉积厚度界定在约10至50nm之间的纳米多孔绝缘体层；以及
热退火包括使相变材料从所述相变存储元件扩散贯穿所述纳米复合材料绝缘体层的所述厚度。
41.根据权利要求36所述的方法，其中，使所述相变存储元件绝缘包括：在所述相变存储元件周围沉积包括相变材料和绝缘材料的合金：以及将所述绝缘材料的纳米微粒沉淀到所述相变材料的宿主部分中。
42.根据权利要求41所述的方法，其中，所述相变材料包括GeSbTe化合物，以及所述绝缘材料包括SiO2、GeOx、GeN、和SiN中的一种。
43.根据权利要求36所述的方法，其中，使所述相变存储元件绝缘包括：
在所述存储单元的所述第一电极和所述第二电极中的一个上，沉积包括SiO2、GeOx、GeN、Al2O3、SiON、SiOCH和SiN中的一种的多孔惰性绝缘基体；以及
将相变材料沉积到所述惰性绝缘基体的孔中。
44.根据权利要求43所述的方法，其中，将相变材料沉积到所述惰性绝缘基体的孔中包括：将相变材料沉积到所述惰性绝缘基体中所形成的通孔中。
45.根据权利要求43所述的方法，其中，将相变材料沉积到所述惰性绝缘基体的孔中包括：通过原子层沉积过程、化学汽相淀积过程、和等离子体汽相沉积过程中的一个过程来沉积相变材料。
46.一种存储单元，包括：
第一电极；
第二电极；
相变存储元件，从与所述第一电极的第一触点延伸到与所述第二电极的第二触点；
绝缘体，接触所述相变存储元件；以及
用于减小所述绝缘体的导热率的构件。
47.根据权利要求46所述的存储元件，其中，所述绝缘体是包括宿主材料的纳米复合材料绝缘体，以及用于减小所述绝缘体的所述导热率的所述构件包括分布在所述宿主材料的一部分内的纳米级材料。
48.根据权利要求46所述的存储元件，其中，所述绝缘体是纳米多孔绝缘体，以及用于减小所述绝缘体的所述导热率的所述构件包括分散在所述纳米多孔绝缘体内的纳米微粒。
49.根据权利要求48所述的存储元件，其中，所述相变存储元件包括相变材料，以及所述纳米微粒包括相同相变材料。
50.根据权利要求48所述的存储元件，其中，在存储设置/重置期间，通过能量生成具有声子波长的声子的热来激励所述相变存储元件，以及所述纳米微粒界定近似等于或小于所述声子波长的长度尺寸。
51.根据权利要求50所述的存储元件，其中，所述长度尺寸在约1至5nm之间。
52.一种存储装置，包括：
分布电路；
写脉冲生成器，电连接至所述分布电路；
读出电路，电连接至所述分布电路并通过信号路径电连接至所述写脉冲生成器；以及
存储单元阵列，电连接至所述分布电路，每个存储单元包括相反电极，并且包括：
相变存储元件，在所述相反电极之间延伸，
纳米复合材料绝缘体，包围所述相变存储元件。
53.根据权利要求52所述的存储装置，其中，所述纳米复合材料绝缘体包括宿主材料、和分布在所述宿主材料的一部分中的纳米级材料。
54.根据权利要求53所述的存储装置，其中，所述宿主材料包括相变材料，以及所述纳米级材料包括绝缘纳米微粒。
55.根据权利要求53所述的存储装置，其中，所述宿主材料包括多孔绝缘体，以及所述纳米级材料包括渗透到所述多孔绝缘体中的纳米微粒。
56.一种使存储单元绝缘的方法，所述方法包括：
制造相变存储元件，所述相变存储元件在所述存储单元的第一电极和所述存储单元的第二电极之间延伸；
使用渗透有相变材料的纳米多孔绝缘体来使所述相变存储元件绝缘；以及
使用扩散膜来密封所述纳米多孔绝缘体，所述扩散膜最小化所述相变材料通过所述纳米多孔绝缘体的扩散。
57.根据权利要求56所述的方法，其中，所述扩散障蔽包括SiO2、SiN、SiON、和Al2O中的一种。
58.根据权利要求56所述的方法，其中，使所述相变存储元件绝缘包括：在所述相变存储元件周围沉积将多孔宿主材料；以及将所述相变材料的纳米微粒热推到所述多孔宿主中。
CNA2007101304767A 2006-07-20 2007-07-19 包含纳米复合材料绝缘体的相变存储单元 Pending CN101110468A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/490,213 US7453081B2 (en) 2006-07-20 2006-07-20 Phase change memory cell including nanocomposite insulator
US11/490,213 2006-07-20

Publications (1)

Publication Number Publication Date
CN101110468A true CN101110468A (zh) 2008-01-23

Family

ID=38626702

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101304767A Pending CN101110468A (zh) 2006-07-20 2007-07-19 包含纳米复合材料绝缘体的相变存储单元

Country Status (6)

Country Link
US (1) US7453081B2 (zh)
EP (1) EP1881542B8 (zh)
JP (1) JP2008078625A (zh)
KR (1) KR20080009023A (zh)
CN (1) CN101110468A (zh)
DE (1) DE602007010547D1 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696503B2 (en) * 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
KR100682969B1 (ko) * 2005-08-04 2007-02-15 삼성전자주식회사 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법
US7459717B2 (en) * 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
JP4991155B2 (ja) * 2006-01-19 2012-08-01 株式会社東芝 半導体記憶装置
US7545667B2 (en) * 2006-03-30 2009-06-09 International Business Machines Corporation Programmable via structure for three dimensional integration technology
US7646006B2 (en) 2006-03-30 2010-01-12 International Business Machines Corporation Three-terminal cascade switch for controlling static power consumption in integrated circuits
US7394089B2 (en) * 2006-08-25 2008-07-01 International Business Machines Corporation Heat-shielded low power PCM-based reprogrammable EFUSE device
US7749802B2 (en) * 2007-01-09 2010-07-06 International Business Machines Corporation Process for chemical vapor deposition of materials with via filling capability and structure formed thereby
US7411818B1 (en) * 2007-02-07 2008-08-12 International Business Machines Corporation Programmable fuse/non-volatile memory structures using externally heated phase change material
US7732888B2 (en) * 2007-04-16 2010-06-08 Qimonda Ag Integrated circuit, method for manufacturing an integrated circuit, memory cell array, memory module, and device
US8373148B2 (en) * 2007-04-26 2013-02-12 Spansion Llc Memory device with improved performance
US7679163B2 (en) * 2007-05-14 2010-03-16 Industrial Technology Research Institute Phase-change memory element
US7997791B2 (en) * 2007-07-24 2011-08-16 Qimonda Ag Temperature sensor, integrated circuit, memory module, and method of collecting temperature treatment data
US7633079B2 (en) * 2007-09-06 2009-12-15 International Business Machines Corporation Programmable fuse/non-volatile memory structures in BEOL regions using externally heated phase change material
KR20090075539A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 단일 조성의 반금속 박막을 이용한 상변화 메모리
TWI375324B (en) * 2008-01-18 2012-10-21 Univ Nat Taiwan Phase-change material, memory unit, and method for storing/reading data electrically
US8426838B2 (en) 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US8378328B2 (en) * 2008-02-22 2013-02-19 International Business Machines Corporation Phase change memory random access device using single-element phase change material
US8324605B2 (en) * 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US8604457B2 (en) 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
WO2011058947A1 (ja) 2009-11-11 2011-05-19 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
KR20110090583A (ko) * 2010-02-04 2011-08-10 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
JP5572056B2 (ja) * 2010-10-20 2014-08-13 株式会社東芝 記憶装置及びその製造方法
US8735863B2 (en) * 2011-01-28 2014-05-27 Privatran Integrated nonvolatile resistive memory elements
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
FR2972849A1 (fr) * 2011-03-15 2012-09-21 Commissariat Energie Atomique Cellule memoire
US8946666B2 (en) 2011-06-23 2015-02-03 Macronix International Co., Ltd. Ge-Rich GST-212 phase change memory materials
EP2724372B1 (en) 2011-06-24 2016-04-13 Hewlett-Packard Development Company, L.P. High-reliability high-speed memristor
JP5225479B2 (ja) * 2011-09-27 2013-07-03 有限会社 ナプラ 半導体基板、電子デバイス及びその製造方法
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US8932901B2 (en) 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US9093141B2 (en) 2011-12-16 2015-07-28 Intermec Ip Corp. Phase change memory devices, method for encoding, and methods for storing data
US9136467B2 (en) * 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
TWI469408B (zh) * 2012-05-07 2015-01-11 Univ Feng Chia 超薄與多層結構相變化記憶體元件
US9291297B2 (en) 2012-12-19 2016-03-22 Elwha Llc Multi-layer phononic crystal thermal insulators
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9336879B2 (en) 2014-01-24 2016-05-10 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
US20180068926A1 (en) * 2015-03-27 2018-03-08 Intel Corporation Energy storage material for thermal management and associated techniques and configurations
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
JP2019149473A (ja) 2018-02-27 2019-09-05 東芝メモリ株式会社 半導体記憶装置およびその製造方法
US10483464B1 (en) 2018-05-31 2019-11-19 Uchicago Argonne, Llc Resistive switching memory device
JP6989553B2 (ja) * 2019-03-18 2022-01-05 株式会社東芝 抵抗変化型メモリ
CN110335941B (zh) * 2019-07-03 2023-08-18 芯盟科技有限公司 相变存储器的结构及其形成方法
CN111180578A (zh) * 2019-12-25 2020-05-19 华东师范大学 一种相变材料纳米线及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879525B2 (en) * 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
US20040029706A1 (en) 2002-02-14 2004-02-12 Barrera Enrique V. Fabrication of reinforced composite material comprising carbon nanotubes, fullerenes, and vapor-grown carbon fibers for thermal barrier materials, structural ceramics, and multifunctional nanocomposite ceramics
DE10236439B3 (de) 2002-08-08 2004-02-26 Infineon Technologies Ag Speicher-Anordnung, Verfahren zum Betreiben einer Speicher-Anordnung und Verfahren zum Herstellen einer Speicher-Anordnung
JP2006502578A (ja) * 2002-10-11 2006-01-19 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 相変化材料を備えた電子装置
JP2004193346A (ja) * 2002-12-11 2004-07-08 Nec Corp 磁気メモリ及び磁気メモリ製造方法
KR100504701B1 (ko) * 2003-06-11 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100546406B1 (ko) 2004-04-10 2006-01-26 삼성전자주식회사 상변화 메모리 소자 제조 방법
DE102004041893B4 (de) * 2004-08-30 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung von Speicherbauelementen (PCRAM) mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren Schicht
US7113424B2 (en) * 2004-11-23 2006-09-26 Infineon Technologies Ag Energy adjusted write pulses in phase-change memories
JP2006165553A (ja) * 2004-12-02 2006-06-22 Samsung Electronics Co Ltd 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US20070093564A1 (en) * 2005-10-25 2007-04-26 Wernsing David G Foam containing nanoparticles and process for producing a foam
US7601995B2 (en) * 2005-10-27 2009-10-13 Infineon Technologies Ag Integrated circuit having resistive memory cells

Also Published As

Publication number Publication date
US20080017842A1 (en) 2008-01-24
US7453081B2 (en) 2008-11-18
DE602007010547D1 (de) 2010-12-30
EP1881542B1 (en) 2010-11-17
EP1881542B8 (en) 2011-01-19
KR20080009023A (ko) 2008-01-24
EP1881542A1 (en) 2008-01-23
JP2008078625A (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
CN101110468A (zh) 包含纳米复合材料绝缘体的相变存储单元
US7935567B2 (en) Active material devices with containment layer
US8106376B2 (en) Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
US7875493B2 (en) Memory structure with reduced-size memory element between memory material portions
US7417245B2 (en) Phase change memory having multilayer thermal insulation
CN100440486C (zh) 具有电极层处理的相变随机存取存储器的制造方法
US7964468B2 (en) Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7569844B2 (en) Memory cell sidewall contacting side electrode
CN100555699C (zh) 双稳态电阻随机存取存储器的结构与方法
US8912515B2 (en) Manufacturing method for pipe-shaped electrode phase change memory
TWI422014B (zh) 記憶體裝置及其製造方法
TWI387103B (zh) 具有二極體存取裝置之完全自我對準微孔型記憶胞
TWI404244B (zh) 帶有自對準記憶元件的多晶矽柱雙極電晶體
KR100789045B1 (ko) 상 변화 물질용 접속 전극, 관련 상 변화 메모리 소자, 및관련 제조 방법
US8222071B2 (en) Method for making self aligning pillar memory cell device
TWI409944B (zh) 相變記憶單元結構
KR100800043B1 (ko) 집적 반도체 메모리 및 집적 반도체 메모리를 제조하는방법
US20080019257A1 (en) Integrated circuit with resistivity changing material having a step-like programming characteristitic
US11031435B2 (en) Memory device containing ovonic threshold switch material thermal isolation and method of making the same
TWI406437B (zh) 低操作電流相變記憶體結構
TW202131511A (zh) 記憶體裝置
US11205682B2 (en) Memory devices
TW201027818A (en) Integrated circuit device with single crystal silicon on silicide and manufacturing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication