CN101059752A - 使用非易失性高速缓存的存储装置及其控制方法 - Google Patents
使用非易失性高速缓存的存储装置及其控制方法 Download PDFInfo
- Publication number
- CN101059752A CN101059752A CNA2007101044350A CN200710104435A CN101059752A CN 101059752 A CN101059752 A CN 101059752A CN A2007101044350 A CNA2007101044350 A CN A2007101044350A CN 200710104435 A CN200710104435 A CN 200710104435A CN 101059752 A CN101059752 A CN 101059752A
- Authority
- CN
- China
- Prior art keywords
- instruction
- write
- data
- flash memory
- hard disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/22—Employing cache memory using specific memory technology
- G06F2212/222—Non-volatile memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明涉及使用非易失性高速缓存的存储装置及其控制方法。提供用于在多个不同类型的存储介质中存储数据的指令,由此消除了重要数据的存储误差并改善了使用性能。存储装置包括:主机接口(312);硬盘接口(314),其作为到硬盘(204)的接口;闪存接口(315),其作为到闪存(203)的接口;指令分析部分(411),其分析从主机接口输入的指令的内容;数据写入操作处理部分(417),当在指令分析部分中分析的指令是作为将数据写入多个介质的指令的、用于贯穿写入的预定指令时,其在硬盘和闪存上进行数据写入操作。
Description
技术领域
本发明的一个实施例涉及使用非易失性高速缓存的存储装置及其控制方法,且能够实现低功耗和高速读取/写入操作的该存储装置被配置为特别消除重要数据的存储错误。
背景技术
近些年来,其上可装有存储卡(memory card)和硬盘(HD)驱动器的存储装置得到了发展(参照日本专利申请公开No.2004-055102),其中,存储卡为半导体存储介质,硬盘驱动器使用作为磁存储介质的硬盘。例如,取自外部的存储卡数据可被备份到作为磁存储介质的硬盘(HD)上。另外,硬盘(HD)的数据可被传送到存储卡并可被由此取出。
作为移动存储装置,使用闪存的存储装置得到了开发(参照日本专利公开No.3407317)。当闪存擦除操作的次数变大时(例如100,000次),闪存上发生大量错误,因此,人们做出了努力以解决上述问题。例如,提供了抑制特定区域的擦除操作次数变得较大的数据管理方法。
如上所述,存在使用多个不同类型的记录介质的装置,但它们各自具有优点与缺点。尽管存储卡和闪存等半导体装置具有低的功耗和高的写入速度,它们不适用于存储大容量数据。另一方面,硬盘适用于长时间存储大容量数据,但其在低功耗和高速数据写入方面劣于半导体装置。
发明内容
本发明的实施例的目的在于提供一种存储装置及其控制方法,该存储装置提供用于在多个不同类型的存储介质中存储数据的指令并使用能够消除重要数据存储错误的非易失性高速缓存。
根据本发明的一个实施形态,提供了一种存储装置,该存储装置包括:主机接口;硬盘接口,其作为到硬盘的接口;闪存接口,其作为到闪存的接口;指令分析部分,其分析从主机接口输入的指令;数据写入操作处理部分,当在指令分析部分中分析的指令是作为将数据写入多个介质的指令的、用于贯穿写入(write-through)的预定指令时,其在硬盘和闪存上进行数据写入操作。
实施例的其他目的和优点将在后面的介绍中给出,并在一定程度上可从介绍明了或可从本发明的实践中理解。借助下文特别指出的手段及组合,可以实现和获得本发明的目的和优点。
附图说明
附图被包含在说明书中并构成说明书的一部分,其示出了本发明的实施例,并与上面给出的概述以及下面给出的对实施例的详细介绍一起用于阐释本发明的原理。
图1为一典型框图,其示出了根据本发明一实施例的总体构造;
图2示出了图1所示闪存的特征;
图3示出了图1所示闪存接口与控制器311的功能;
图4示出了图1所示闪存的数据区域的一个实例;
图5为一流程图,其示出了图1所示装置的一个运行实例;
图6为一流程图,其示出了图1所示装置的另一运行实例;
图7为一流程图,其示出了图1所示装置的进一步的运行实例;
图8为一流程图,其示出了图1所示装置何时转换到贯穿写入操作模式的一个判定实例。
具体实施方式
下面将参照附图介绍本发明的不同实施例。
一个实施例提供了一种存储装置及其控制方法,该存储装置提供了用于在多个不同类型的存储介质中存储数据的指令并使用了能够消除重要数据的存储错误的非易失性高速缓存。
本实施例包括:主机接口;硬盘接口,其作为到硬盘的接口;闪存接口,其作为到闪存的接口;指令分析部分,其对从主机接口输入的指令的内容进行分析;数据写入操作处理部分,当在指令分析部分中分析的指令是作为将数据写入多个介质的指令的、用于贯穿写入的预定指令时,其在硬盘和闪存上进行数据写入操作。
使用上述过程并通过利用预定指令,能够改善数据处理和数据写入操作的可靠性。
现在将更为具体地对该实施例进行介绍。
<整体构造和功能>
首先,参照图1阐释本实施例的总体方块的实例。参考标号100表示主机装置,其例如为个人计算机中的控制部分。参考标号200表示使用非易失性高速缓存的存储装置。存储装置200包括:例如作为缓冲器的SDRAM 201;单片大规模集成电路(LSI)202,其上装有将在后文介绍的控制器等等;闪存203,其作为非易失性存储器;硬盘(HD)204,其由硬盘驱动器(未示出)进行驱动。
LSI 202包括控制器311、主机接口312、SDRAM接口313、盘接口314和闪存接口315。SDRAM 201可被包含在LSI 202中。另外,不仅SDRAM、还有闪存与SDRAM二者或仅闪存可被包含在LSI中。
主机装置100可经由主机接口312向控制器311供给指令。另外,主机装置100可经由主机接口312从控制器311接收数据,以及向控制器311侧传送数据。
来自控制器311的指令包括数据写入指令、数据读取指令、数据大小指定指令、数据传送指令、存储器指令以及用于读取信息的指令。控制器311对来自主机装置100的指令进行解释,并执行数据写入处理、读取处理和传送处理。
控制器311能经由SDRAM接口313相对于SDRAM 201传送数据。另外,控制器311能经由盘接口314相对于HD 204传送数据。另外,控制器311能经由闪存接口315相对于闪存203传送数据。将被存储在闪存203中的数据在向其中添加误差校正码(error correction memory)后被存储。另外,对于具有内置的ECC处理功能的闪存,在LSI侧不需要ECC电路。
将被存储在硬盘中的数据也在向其中添加误差校正码后被存储。相对于向闪存记录数据以及向硬盘记录数据进行ECC处理,使得误差校正处理能在再现时进行。
上面的设备使用了作为高速缓存的闪存203和闪存接口315的部分。
根据存储在控制器311中的软件判定数据写入顺序和数据读取顺序。例如,当写入数据从主机装置100被传送到硬盘204时,该数据可经由主机接口312→控制器311→SDRAM接口313→SDRAM 201→SDRAM接口313→控制器311→盘接口314→硬盘204的路径被传送,或经由主机接口312→控制器311→闪存接口315→闪存203→闪存接口315→控制器311→盘接口314→硬盘204的路径被传送。另外,数据可经由主机接口312→控制器311→闪存接口315→闪存203→闪存接口315→控制器311→SDRAM接口313→SDRAM 201→SDRAM接口313→控制器311→盘接口314→硬盘204的路径被传送。另外,数据可经由主机装置→控制器311→SDRAM接口313→控制器311→闪存203→控制器311→HD 204的路径通过对应的接口被传送。
当从硬盘204向主机装置100读取数据时,数据可经由盘接口314→控制器311→SDRAM接口313→SDRAM 201→SDRAM接口313→控制器311→主机接口312→主机装置的路径被读取,或经由盘接口314→控制器311→闪存接口315→闪存203→闪存接口315→控制器311→主机接口312→主机装置的路径被读取。另外,数据可经由盘接口314→控制器311→闪存接口315→闪存203→闪存接口315→控制器311→SDRAM接口313→SDRAM 201→SDRAM接口313→控制器311→主机接口312→主机装置的路径被读取。
另外,数据可通过对应的接口以及盘→SDRAM→闪存→主机装置的路径或盘→SDRAM→闪存→SDRAM→主机装置的路径被读取。
<对闪存的阐释>
图2为一框图,其示出了对闪存203进行处理的特殊控制操作。闪存203为非易失性存储器,但数据可被电擦除。因此,其为可再写入数据的非易失性存储器。
例如,闪存203的擦除单位被规定为128K字节。另外,例如,读取单位和写入单位被规定为2K字节。随着擦除操作次数的增加,闪存203的元件劣化、错误的数量增加。因此,作为保证元件性能的信息,重新写入的次数被限制在大约100,000次。擦除单位的字节数和写入单位的字节数不受上面的值所限。擦除单位可被设置为32K字节,读取/写入单位可被设置为512字节。
<闪存、控制器和来自主机装置的指令之间的基本关系>
如图2所示,当数据被写入到闪存203中时,写入区域可被分为被称为锁住区域(pinned area)203A与非锁住区域(unpinned area)203B的区域。锁住区域203A是在从主机装置100供给的、指示数据写入目的地的指令明确指定闪存203时形成的区域。该指令包括闪存203及其逻辑块地址(LBA)。非锁住区域203B是在来自主机装置100的、指示数据写入目的地的指令未被指定时形成的区域,其中存储根据控制器311的独立判定传送的数据。
供自主机装置100的数据或读取自硬盘204的数据被提供为写入闪存203中的数据。
提供用于由控制器311判定数据写入目的地的、不同类型的判定条件。控制器311的状态判定部分综合判断周围的条件并判定写入目的地。
<在闪存315和SDRAM 201中存储来自主机装置100的数据的情况>
这种条件在装置的电源被开启后立刻发生以及在HD 204的硬盘没有达到预定转数或当HD 204被设置在停止状态时发生。在这种情况下,将数据写入闪存315或SDRAM 210更为便利。另外,当希望快的数据传送时,这样做是便利的:数据从主机装置100被暂且写入闪存315,接着,在有足够的时间时数据被转录(transcribe)(称为“写回(write back)”)到HD 204。
<主机装置100希望迭代地使用HD 204的数据的情况>
在这种情况下,读取HD 204的数据并将之存储在闪存315中是便利的。如果将被使用的数据被存储在闪存315中,使得对该数据的高速访问成为可能。
<闪存接口315和控制器311的功能与构造>
图3示出了根据相应的功能分类的、闪存接口315与控制器311的构造。在闪存接口315中可设置累积计数器,其计数值被写入例如设置在接口中的寄存器并在之后被写入闪存203,或者,闪存203可被直接使用。
累积写入操作次数计数器315a、累积擦除操作次数计数器315b、累积写入错误次数计数器315c和读取错误次数计数器315d可被提供为计数器。替代读取错误次数计数器315d的是,可提供用于对由ECC电路检测到的错误进行计数的错误次数计数器或错误校正次数计数器315e。另外,可提供对读取/写入单位进行计数的计数器。计数器的内容被用作状态判定部分的判定参数,当错误次数变得较大时该部分判断是否发布警告。
控制器311包括指令分析部分411,以便对从主机装置100供给的指令进行解码和分析。其基于指令的分析结果指定体系结构存储器414中的软件并在顺序控制器412中设置操作顺序。另外,指令分析与控制操作可在接口312中进行。
顺序控制器412借助接口与总线控制器413控制数据与控制数据的流动。例如,当数据写入或读取操作被执行时,介质选择部分415指定闪存203或硬盘(HD)204,地址控制部分416指定写入地址或读取地址。于是,在数据写入时,写入处理部分417进行写入数据传送处理等等。另外,在数据读取时,读取处理部分418进行读取数据传送处理等等。
另外,提供擦除处理部分419。擦除处理部分419为闪存203的数据进行擦除处理。另外,擦除处理部分419可为硬盘204的数据进行擦除处理。
另外,提供地址管理部分420。地址管理部分420集中管理硬盘204的地址以及闪存203中的记录区域与未记录区域的地址。在主机装置100侧指定地址时,硬盘204侧的地址可被设置,没有必要注意高速缓存的地址,因为闪存203被用于高速缓存。当高速缓存被特别指定为数据存储目的地时,可发布锁住指令(pinned command)。如果锁住指令没被提供,数据存储目的地取决于设置在控制器311中的固件的判定结果。
对于闪存203的锁住区域与非锁住区域的地址管理与控制操作可在接口315中进行。
另外,提供状态判定部分421。状态判定部分421监视硬盘204的状态。
当闪存203的存储容量大于某个阈值时,控制器311判定该状态并进行将数据传送以及写入硬盘204的处理。此时进行的操作主要由读取处理部分418、写入处理部分416以及地址管理部分420的组合进行控制。
<本实施例中的特殊构造、功能与操作>
<前提>在存储装置中,根据控制器311的判定,将从主机装置100进行写入的数据被写入HD 204或闪存203。例如,数据将被写入的逻辑块地址(LBA)没有被指定,数据将被写入哪一介质被提交到控制器311的判定(软件)。另外,在控制器311进行的控制操作中,闪存203是否被用作数据高速缓存也被提交到控制器311的判定(软件)。
因此,当将闪存203的数据更新日期与HD 204的数据更新日期相互比较时,通常,它们是一样的,或闪存203的数据更新日期是新的。另外,当闪存203被用作高速缓存时,暂且被写入闪存203的数据被写回到HD204。
为了确实将数据写入闪存203,特别地指定LBA。这一地址指定了上面介绍的锁住区域并被称为锁住LBA(pinned LBA)。并非被主机装置指定的地址组被称为非锁住LBA(unpinned LBA)。
在上面的介绍中,数据被循序写入闪存203和HD 204。然而,取决于不同的条件和环境,考虑到数据存储的可靠性,数据可被优选为同时写入闪存203和HD 204。
因此,在本装置中,作为新指令,定义了用于贯穿写入的预定指令,该指令是用于将数据写入多个介质的指令。如果在指令分析部分411中分析的指令是预定指令,数据被写入硬盘204和闪存203。实际上,写入处理是由写入处理部分417进行的。上述类型的预定指令包括下面的类型:
(1)贯穿写入设置指令/贯穿写入重置指令
在贯穿写入设置指令已被识别出之后,当写入指令已被发布时,写入处理部分417将数据写入硬盘204和闪存203,当贯穿写入重置指令被识别出时,其转换到用于将数据写入硬盘204或闪存203的操作。
(2)用于设置在其中进行贯穿写入的预定逻辑地址区域的指令/用于重置在其中进行贯穿写入的预定逻辑地址区域的指令
在用于设置预定逻辑地址区域的指令被识别出后,当写入指令已被发布时,写入处理部分417将数据写入硬盘204和闪存203,在用于重置预定逻辑地址区域的指令被识别出时,其转换到用于将数据写入硬盘204或闪存203的操作。
(3)上述指令的组合
图4示出了闪存203的地址区域203A。在区域203A中,当上面的(2)中介绍的指令被使用时,也就是说,当预定逻辑地址区域203B被指定时,数据由指令分析部分411和写入处理部分417写入硬盘204和闪存203。
图5为一流程图实例,其示出了用于决定写入目的地介质的逻辑判定操作。判定是否已从主机装置100提供了贯穿写入设置指令(步骤SA1)。在贯穿写入设置指令已被提供的情况下,此后,在包括写入指令的数据被提供时,数据被写入闪存203和硬盘204(步骤SA2)。直到贯穿写入重置指令从主机装置100被提供时,保持对闪存203和硬盘204的数据写入(步骤SA3)。当贯穿写入重置指令从主机装置100被提供时,由设置在控制器311中的判定算法判定目的地(步骤SA4)。也就是说,数据被写入两种存储介质中的一种。
图6为一流程图实例,其示出了在另一实施例中用于判定写入目的地介质的逻辑判定操作。在用于进行贯穿写入的预定区域设置指令已从主机装置100被提供后(步骤SB0),判定数据是否为包含写入指令的数据并判定地址是否属于由预定区域设置指令设置的范围(步骤SB1)。如果包含写入指令的数据属于由预定区域设置指令设置的范围,其被写入闪存203和硬盘204(步骤SB2)。
接着,如果预定区域重置指令从主机装置100被提供,之后的数据写入目的地由设置在控制器311中的判定算法判定(步骤SB4)。也就是说,数据被写入两种存储介质中的一种。
另外,例如,如果包含一个写入指令的数据被提供,有时可能发生这样的情况:写入数据的第一半属于预定区域的范围且其第二半在预定区域的范围之外。在这种情况下,为各个区域对数据进行处理。也就是说,在这种情况下,对写入指令和地址进行监视,在步骤SB1中,不仅对既被写入存储器又被写入HD的数据进行处理,还对被写入二者中的一个的数据进行处理。在这种情况下,进一步提供地址判定步骤。
图7为图5与6所示流程的组合的实例。为分别与图5及6的方块对应的相同方块部分分配与图5和6中方块的标号相同的标号。步骤SA1与SB1的顺序可以颠倒。另外,步骤SA3与SB3的顺序可以颠倒。
图8为一流程图,其示出了用于判定预定的贯穿写入指令、贯穿写入设置指令或贯穿写入重置指令是否被发布的操作(例如,判定到贯穿写入模式的转换条件的操作)实例。
该操作定期进行或在装置被加电时进行。(第一实例)如果闪存203的错误率超过预定值,操作转换到贯穿写入模式。闪存203的大错误率意味着闪存203的低操作可靠性。(第二实例)如果写入数据是特定的数据,可将操作设置为转换到贯穿写入模式。特定数据包括例如非常重要的数据(编程数据、算法数据)以及将被存储在硬盘204中并在被写入闪存203中后被主机装置100重复使用的数据。在这种情况下,接下来不必将被写入闪存203的数据写回到硬盘204中。(第三实例)在硬盘204总是以足够的转数可写的状态下。如果在这时进行贯穿写入,不需要用于将数据从闪存203传送到硬盘204的写回处理,由此减小了操作的工作量。(第四实例)当满足第一到第三实例中的一个的条件时,操作转换到贯穿写入操作模式(步骤SC1与SC2)。如果第一到第三实例中的条件无一满足,写入目的地取决于控制器311的算法(步骤SC3)。
另外,在本装置中,将被存储在闪存203中的数据包括以下类型的数据:(1)当没有存储目的地被指定为用于供自主机装置100的数据的存储目的地时,基于控制器311的判定被写入闪存203的数据;(2)通过向供自主机装置100的数据添加预定贯穿写入指令被写入闪存203的数据。在这种情况下,由于同样的数据被同时写入硬盘204,不需要在闪存203中重新写入数据;以及(3)上面介绍的锁住区域中的数据。
上面的数据是这样的数据:在其被存储在闪存203中之后,其处理方法必须更改。出于这个目的,通过在闪存203或控制器311的地址管理部分420中分配给数据的标识来识别这些数据。
另外,本发明实际上不限于实施例,并可在不脱离实现步骤中的本发明要点的情况下通过改变其部件进行实施。另外,通过适当地组合在实施例中公开的多个部件,可做出不同的发明。例如,可从实施例中介绍的所有部件中删除几个部件。另外,可适当地组合不同实施例的部件。
本领域技术人员可容易地想到其他的优点和修改。因此,本发明在其更宽广的实施形态上不限于这里示出和介绍的代表性实施例和具体细节。因此,在不脱离由所附权利要求书及其等同物限定的一般发明构思的精神或范围的情况下,可以做出不同的修改。
Claims (12)
1.一种使用非易失性高速缓存的存储装置,其特征在于包括:
主机接口(312);
硬盘接口(314),其作为到硬盘(204)的接口;
闪存接口(315),其作为到闪存(203)的接口;
指令分析部分(411),其分析从所述主机接口(312)输入的指令的内容;
写入处理部分(417),当在所述指令分析部分(411)中分析的所述指令是作为将数据写入多个介质的指令的、用于贯穿写入的预定指令时,其在所述硬盘和所述闪存上进行数据写入操作。
2.根据权利要求1的使用非易失性高速缓存的存储装置,其特征在于:
在贯穿写入设置指令已被识别为所述用于贯穿写入的预定指令时,如果写入指令已被发布,所述写入处理部分(417)将数据写入所述硬盘和所述闪存,且
当贯穿写入重置指令被识别出时,所述写入处理部分(417)转换到用于将数据写入所述硬盘或所述闪存的操作。
3.根据权利要求1的使用非易失性高速缓存的存储装置,其特征在于:
在用于设置预定逻辑地址区域的指令被识别为所述用于贯穿写入的预定指令后,如果写入指令已被发布,所述写入处理部分(417)将数据写入所述硬盘与所述闪存,且
当用于重置所述预定逻辑地址区域的指令被识别出时,所述写入处理部分(417)转换到用于将数据写入所述硬盘或所述闪存的操作。
4.根据权利要求1的使用非易失性高速缓存的存储装置,其特征在于:
在贯穿写入设置指令已被识别为所述用于贯穿写入的预定指令后,或在用于设置预定逻辑地址区域的指令被识别为用于所述贯穿写入的预定指令后,如果写入指令已被发布,所述写入处理部分(417)将数据写入所述硬盘和所述闪存,且
当贯穿写入重置指令被识别出或用于重置所述预定逻辑地址区域的指令被识别出时,转换到用于将数据写入所述硬盘或所述闪存的操作。
5.根据权利要求1的使用非易失性高速缓存的存储装置,其特征在于还包含状态判定部分(421),所述状态判定部分(421)能够判定预定状态信息是否接受所述用于贯穿写入的指令。
6.根据权利要求5的使用非易失性高速缓存的存储装置,其特征在于所述状态信息包括所述闪存的错误率的信息、来自所述主机装置的识别信息或显示所述硬盘具有预定转数的信息中的一个。
7.一种存储装置控制方法,该方法通过使用非易失性高速缓存进行数据处理,所述非易失性高速缓存包括:主机接口(312),来自主机装置(100)的数据被输入到所述主机接口(312)/从所述主机接口(312)输出;指令分析部分(411);存储器接口(315),其用于非易失性高速缓存(203);盘接口(314),其向硬盘(204)输入数据/从硬盘(204)输出数据,所述方法的特征在于包括:
由所述指令分析部分对指令进行分析;以及
当所述分析的指令是作为将数据写入多个介质的指令的、用于贯穿写入的预定指令时,将数据写入所述硬盘和所述闪存。
8.根据权利要求7的存储装置控制方法,其特征在于:
在贯穿写入设置指令已被识别为所述用于贯穿写入的预定指令时,如果写入指令已被发布,将数据写入所述硬盘和所述闪存,且
当贯穿写入重置指令被识别出时,转换到用于将数据写入所述硬盘或所述闪存的操作。
9.根据权利要求7的存储装置控制方法,其特征在于:
在用于设置预定逻辑地址区域的指令被识别为所述用于贯穿写入的预定指令后,如果写入指令已被发布,将数据写入所述硬盘与所述闪存,且
当用于重置所述预定逻辑地址区域的指令被识别出时,转换到用于将数据写入所述硬盘或所述闪存的操作。
10.根据权利要求7的存储装置控制方法,其特征在于:如果所述闪存的错误率超过预定值,通知所述主机装置所述用于贯穿写入的预定指令能被接受。
11.一种使用多个介质的设备,该设备的特征在于包括:
主机装置(100);
存储装置(200),其通过主机接口被连接到主计算机;
硬盘驱动器,其通过硬盘接口(314)被连接到所述存储装置;
闪存,其通过闪存接口(315)被连接到所述存储装置;
指令分析部分(411),其被设置在所述存储装置中,对从所述主机接口输入的指令进行分析;以及
写入处理部分(417),其被设置在所述存储装置中,当在所述指令分析部分中分析的所述指令是作为将数据写入多个介质的指令的、用于贯穿写入的预定指令时,其在所述硬盘和所述闪存上进行数据写入操作。
12.根据权利要求11的使用多个介质的设备,该设备的特征在于:
在贯穿写入设置指令已被识别出时,如果写入指令已被发布,所述写入处理部分将数据写入所述硬盘和所述闪存,且当贯穿写入重置指令被识别出时,转换到用于将数据写入所述硬盘或所述闪存的操作。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006118226A JP4836647B2 (ja) | 2006-04-21 | 2006-04-21 | 不揮発性キャッシュメモリを用いる記憶装置とその制御方法 |
JP118226/2006 | 2006-04-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101059752A true CN101059752A (zh) | 2007-10-24 |
Family
ID=38620807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101044350A Pending CN101059752A (zh) | 2006-04-21 | 2007-04-20 | 使用非易失性高速缓存的存储装置及其控制方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7757041B2 (zh) |
JP (1) | JP4836647B2 (zh) |
CN (1) | CN101059752A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102520885A (zh) * | 2011-12-15 | 2012-06-27 | 清华大学 | 一种混合硬盘的数据管理*** |
CN102543184A (zh) * | 2010-12-22 | 2012-07-04 | 群联电子股份有限公司 | 存储器储存装置、其存储器控制器与数据写入方法 |
CN102696010A (zh) * | 2009-09-08 | 2012-09-26 | 弗森-艾奥公司 | 用于将数据高速缓存在固态存储设备上的装置、***和方法 |
US9235501B2 (en) | 2010-12-10 | 2016-01-12 | Phison Electronics Corp. | Memory storage device, memory controller thereof, and method for programming data thereof |
CN106558325A (zh) * | 2015-09-30 | 2017-04-05 | 株式会社东芝 | 存储装置及数据写进方法 |
CN110286995A (zh) * | 2018-03-19 | 2019-09-27 | 北京兆易创新科技股份有限公司 | 一种数据读写方法和装置 |
CN111666044A (zh) * | 2016-02-29 | 2020-09-15 | 华为技术有限公司 | 一种访问叠瓦式磁记录smr硬盘的方法及服务器 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7917683B1 (en) * | 2007-07-23 | 2011-03-29 | Augmentix Corporation | Method and system for utilizing multiple storage devices |
US8161222B1 (en) | 2007-07-23 | 2012-04-17 | Augmentix Corporation | Method and system and apparatus for use in data storage |
JP2009181314A (ja) * | 2008-01-30 | 2009-08-13 | Toshiba Corp | 情報記録装置およびその制御方法 |
JP2009223355A (ja) * | 2008-03-13 | 2009-10-01 | Hitachi Software Eng Co Ltd | ハードディスクとシリコンディスクのミラーリングを行うディスク制御システム |
WO2010030291A1 (en) * | 2008-09-15 | 2010-03-18 | Hewlett-Packard Development Company, L.P. | Method and apparatus to manage non-volatile disk cache |
WO2011019029A1 (ja) * | 2009-08-12 | 2011-02-17 | 日本電気株式会社 | データ処理装置、データ記録方法、データ記録プログラム |
JP5175953B2 (ja) | 2011-06-02 | 2013-04-03 | 株式会社東芝 | 情報処理装置およびキャッシュ制御方法 |
JP5722754B2 (ja) * | 2011-12-06 | 2015-05-27 | 株式会社日立製作所 | ソフトエラー耐性調整機能を備えた電子システム装置及びソフトエラー耐性調整方法 |
US9032261B2 (en) * | 2013-04-24 | 2015-05-12 | Skymedi Corporation | System and method of enhancing data reliability |
JP2017107321A (ja) | 2015-12-08 | 2017-06-15 | 京セラドキュメントソリューションズ株式会社 | 電子機器およびデータアクセス制御プログラム |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62171057A (ja) * | 1986-01-23 | 1987-07-28 | Oki Electric Ind Co Ltd | デイスクキヤツシユ装置の制御方式 |
JPS6436351U (zh) | 1987-08-28 | 1989-03-06 | ||
JP2533612B2 (ja) * | 1988-05-16 | 1996-09-11 | 富士通株式会社 | メモリのデ―タ保護方式 |
JP3407317B2 (ja) | 1991-11-28 | 2003-05-19 | 株式会社日立製作所 | フラッシュメモリを使用した記憶装置 |
JPH05189316A (ja) | 1992-01-10 | 1993-07-30 | Fujitsu Ltd | ディスクキャッシュ制御方法 |
JPH05257810A (ja) | 1992-03-16 | 1993-10-08 | Matsushita Electric Ind Co Ltd | 情報記録再生装置および情報記録方法 |
JPH07319627A (ja) * | 1994-05-24 | 1995-12-08 | Mitsubishi Electric Corp | 外部記憶装置 |
JPH0883215A (ja) * | 1994-09-12 | 1996-03-26 | Hitachi Ltd | メモリ制御装置 |
JPH10124359A (ja) * | 1996-10-15 | 1998-05-15 | Hitachi Ltd | キャッシュ選択方法およびデータ処理システム |
JP3396402B2 (ja) * | 1997-07-14 | 2003-04-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ディスク・ドライブ装置及びこれの制御方法 |
JPH11184753A (ja) * | 1997-12-18 | 1999-07-09 | Toshiba Corp | 階層記憶システムおよび階層記憶制御方法 |
JP3705731B2 (ja) * | 2000-06-05 | 2005-10-12 | 富士通株式会社 | 入出力制御装置 |
TWI289798B (en) | 2002-07-18 | 2007-11-11 | Carry Computer Eng Co Ltd | Large storage apparatus with interface adapting to storage cards |
WO2004095201A2 (en) * | 2003-04-09 | 2004-11-04 | Intervideo Inc. | Systems and methods for caching multimedia data |
CN1606082A (zh) | 2003-10-10 | 2005-04-13 | 乐金电子(惠州)有限公司 | 多光盘换片器的备份数据记录方法 |
JP4555040B2 (ja) * | 2004-09-22 | 2010-09-29 | 株式会社日立製作所 | ストレージ装置及びストレージ装置のライトアクセス処理方法 |
-
2006
- 2006-04-21 JP JP2006118226A patent/JP4836647B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-17 US US11/785,369 patent/US7757041B2/en active Active
- 2007-04-20 CN CNA2007101044350A patent/CN101059752A/zh active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102696010B (zh) * | 2009-09-08 | 2016-03-23 | 才智知识产权控股公司(2) | 用于将数据高速缓存在固态存储设备上的装置、***和方法 |
CN102696010A (zh) * | 2009-09-08 | 2012-09-26 | 弗森-艾奥公司 | 用于将数据高速缓存在固态存储设备上的装置、***和方法 |
US9235501B2 (en) | 2010-12-10 | 2016-01-12 | Phison Electronics Corp. | Memory storage device, memory controller thereof, and method for programming data thereof |
CN102543184A (zh) * | 2010-12-22 | 2012-07-04 | 群联电子股份有限公司 | 存储器储存装置、其存储器控制器与数据写入方法 |
CN102543184B (zh) * | 2010-12-22 | 2016-06-08 | 群联电子股份有限公司 | 存储器储存装置、其存储器控制器与数据写入方法 |
CN102520885B (zh) * | 2011-12-15 | 2015-04-15 | 清华大学 | 一种混合硬盘的数据管理*** |
CN102520885A (zh) * | 2011-12-15 | 2012-06-27 | 清华大学 | 一种混合硬盘的数据管理*** |
CN106558325A (zh) * | 2015-09-30 | 2017-04-05 | 株式会社东芝 | 存储装置及数据写进方法 |
CN111666044A (zh) * | 2016-02-29 | 2020-09-15 | 华为技术有限公司 | 一种访问叠瓦式磁记录smr硬盘的方法及服务器 |
CN111666044B (zh) * | 2016-02-29 | 2021-11-30 | 华为技术有限公司 | 一种访问叠瓦式磁记录smr硬盘的方法及服务器 |
US11270734B2 (en) | 2016-02-29 | 2022-03-08 | Huawei Technologies Co., Ltd. | Method for accessing shingled magnetic recording SMR disk, and server |
CN110286995A (zh) * | 2018-03-19 | 2019-09-27 | 北京兆易创新科技股份有限公司 | 一种数据读写方法和装置 |
CN110286995B (zh) * | 2018-03-19 | 2022-02-25 | 北京兆易创新科技股份有限公司 | 一种数据读写方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4836647B2 (ja) | 2011-12-14 |
US20070250662A1 (en) | 2007-10-25 |
US7757041B2 (en) | 2010-07-13 |
JP2007293440A (ja) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101059752A (zh) | 使用非易失性高速缓存的存储装置及其控制方法 | |
CN101063929A (zh) | 使用非易失性闪存的存储装置及其控制方法 | |
Hu et al. | Exploring and exploiting the multilevel parallelism inside SSDs for improved performance and endurance | |
US9575882B2 (en) | Non-volatile memory interface | |
CN106708424B (zh) | 对用户数据执行选择性底层暴露映射的设备和方法 | |
TWI716416B (zh) | 儲存系統、用於管理儲存媒體的方法以及系統、操作儲存系統的方法、以及非暫存性電腦可讀媒體 | |
CN101004662A (zh) | 采用非易失性高速缓冲存储器的存储器装置及其控制方法 | |
CN103176746B (zh) | 用于数据存储***中增强的控制器架构的***和方法 | |
US7975095B2 (en) | Device and method for using a flash memory as a hard disk cache | |
TWI423024B (zh) | 用於快閃記憶體的資料儲存方法及其控制器與儲存系統 | |
JP6732684B2 (ja) | 情報処理装置、ストレージデバイスおよび情報処理システム | |
US20100169541A1 (en) | Method and apparatus for retroactive adaptation of data location | |
CN104484283B (zh) | 一种降低固态硬盘写放大的方法 | |
US11157402B2 (en) | Apparatus and method for managing valid data in memory system | |
US10719439B2 (en) | Garbage collection of a storage device | |
TWI420308B (zh) | 區塊管理方法、記憶體控制器與記憶體儲存裝置 | |
US20080025706A1 (en) | Information recording apparatus and control method thereof | |
US20200089566A1 (en) | Apparatus for diagnosing memory system and operating method thereof | |
KR20130116110A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
EP2555106A2 (en) | Method and apparatus of sanitizing storage device | |
US10482009B1 (en) | Use of a logical-to-logical translation map and a logical-to-physical translation map to access a data storage device | |
CN101004661A (zh) | 使用非易失性高速缓冲存储器的存储设备及其控制方法 | |
US20110145481A1 (en) | Flash memory management method and flash memory controller and storage system using the same | |
CN101256535B (zh) | 硬盘资料读写快取装置及方法 | |
TWI459198B (zh) | 記憶體儲存裝置、其記憶體控制器與有效資料識別方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |