CN101031971A - 数据存储和重放设备 - Google Patents

数据存储和重放设备 Download PDF

Info

Publication number
CN101031971A
CN101031971A CNA2005800330373A CN200580033037A CN101031971A CN 101031971 A CN101031971 A CN 101031971A CN A2005800330373 A CNA2005800330373 A CN A2005800330373A CN 200580033037 A CN200580033037 A CN 200580033037A CN 101031971 A CN101031971 A CN 101031971A
Authority
CN
China
Prior art keywords
ecc
data
storage medium
error rate
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800330373A
Other languages
English (en)
Inventor
塞巴斯蒂安·安吉尔
尼古拉斯·兰伯特
卢多维克斯·M·G·M·托于泽
维克托·M·G·范艾科特
马丁努斯·W·布卢姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101031971A publication Critical patent/CN101031971A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1816—Testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Probability & Statistics with Applications (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种数据存储和重放设备，使用存储介质(典型地为闪速存储器电路)的性能演变的测量，来预测从存储介质的区域中重新得到的误码率。所述预测用作用于动态地选择在存储数据之前对数据进行编码的ECC的基础。从多个可用ECC中选择ECC，使得选择可最快编码的ECC，在给定所述信息的情况下，预测所述ECC产生不高于预定的解码后误码率。这样，在解码之后的预测未来时间段内使误码率保持低于可接受水平的同时，可以使设备的数据传输的速度最大化。在对典型地为音频或视频数据的数据进行解码时，以预定的速度进行解码和重放。在另一个实施例中，使用多个ECC来存储数据，并动态地选择ECC用于编码，使得可以使输出数据率最大化，或可以使重放时的功率消耗最小化。

Description

数据存储和重放设备
技术领域
本发明涉及一种用于向存储介质(特别是闪速存储器)存储数据以及从存储介质中重放数据的设备和方法。优选地，本发明涉及诸如音频或视频流之类的可实时重放数据的存储和重放。
背景技术
美国专利申请No 2003/0217323解决了与闪速存储器的退化有关的问题。如众所周知的，闪速存储器和其他存储介质可能会有误码。处理这些误码的传统方式是使用纠错码(ECC)来存储数据并且在读取数据时使用ECC来纠正误码。然而，随着存储器磨损，闪速存储器的误码率随着时间而增加。结果，纠错最终可能变得不可能。美国专利申请No2003/0217323描述了不耐用单元的检测最初怎样用于给纠错电路提供与认为是不可靠的比特有关的信息。最终，对太多微弱比特的检测用于触发将数据块重写或重新移动到更好的存储区域。美国专利申请No2003/0033567和美国专利申请2003/0043647类似地公开了当检测到太多误码时将闪速存储器中的数据移动到更好的存储器区域。因此，有效地舍弃了不耐用的存储器区域。
在必须舍弃存储器区域之前的平均经过的使用期限取决于ECC的质量。例如汉明码的简单ECC舍弃存储器区域比例如雷德所罗门码的复杂ECC更快。为了尽可能长的保持有用的存储器，因此，希望使用尽可能最强的ECC。然而，较强的ECC需要用于编码和解码的相当可观的计算开销。针对典型的可实时重放数据，例如音频或视频数据(例如，MP3数据)，在需要不高于预定读取速度的情况下，由于ECC解码速度导致的读取速度限制通常不会影响重放速度。因此，在这种情况下人们可以使用较强的ECC来使可用的存储器空间最大化。这对于实时记录期间的编码也是相同的。然而，因为下载预先记录数据期间的编码或用于下载的传输期间的解码限制了下载速度，所以即使针对这种类型的数据，选择ECC的使用也包含折衷(trade off)。此外，计算集中的ECC的使用增加了功率消耗。
使用此种折衷来针对存储介质的整个有效寿命选择特定的ECC在媒质的早期使用期期间不必要地牺牲了速度和/或功率消耗。例如闪速存储器的存储介质的误码率在存储介质的有效寿命期间恶化。因此，在有效寿命期间的一个阶段使给定量的存储器可用的ECC在介质的使用期早期使相同量的存储器可用是不必要地复杂的。
发明内容
因此，本发明的一个目的在于有效使用误码率在有效寿命期间变化的存储介质，特别是闪速存储器，而允许对介质的较高存取速度。
本发明的一个目的是使经历有效存储器使用的这种存储介质的下载速度最大化，特别是使用于存储可实时重放介质数据的下载速度最大化。
本发明的另一个目的在于减小存储和重放设备中的功率消耗，特别是在电池供电的装置中的功率消耗。
根据本发明的数据存储和重放设备在权利要求1中阐述。根据本发明，所述设备使用存储介质(典型的闪速存储器电路)性能演化测量来预测从存储介质区域中得到的误码率。将所述预测用作从用于在存储数据之前对数据进行编码的多个可用ECC中选择ECC的基础。应该注意的是，“编码成ECC”典型地包含***编码，其中拷贝数据并且添加奇偶符号，在这种情况下，写之前的编码表示根据接收到的数据，而不是根据已经从所涉及的存储器区域得到的数据，来确定奇偶符号。这不排除随后使用其他ECC对所得到的(并且如果必要则进行了校正的)数据的编码。然而，应该理解的是，编码还包含非***编码，其中，将数据单元转变为代码字，而并不总是将数据拷贝到代码字中。优选地，从多个可用ECC中选择ECC，选择最快的可编码ECC，在给定所述信息的情况下，预测所述ECC产生不高于预定的解码后误码率。因此，可以在解码之后预定的未来时间内将误码率保持在低于可接受水平的同时，使设备的数据传输速度最大化。此外，使用需要最小计算的此种ECC还减小了计算所需的功率消耗。这减小了总功率消耗，这在电池供电的装备中可能是重要的因素。
优选地，将解码器电路配置用于从所述区域读取数据和表示针对所述区域选择的ECC的信息，并且用于根据所表示的ECC对来自所述区域的数据进行解码。因此，无需另外的编码。然而，在另一个实施例中，随后可以根据多个ECC对所述数据进行编码。只要已经将数据存储在存储介质中，则另外的编码不会对接收速度产生损害。在这种情况下，解码器可以选择根据任何ECC进行解码，例如，最不容易产生误码的ECC。如果在这种情况下将解码过的数据用于实时信号再现(例如，音频和/或视频信号再现)，则可以选择不对再现速度产生损害的任意ECC。
解码器电路还可以从已经对数据进行编码的多个ECC中选择ECC，以便根据选定的ECC来对数据进行解码。可以基于与预测误码率有关的信息来选择ECC。在这种情况下，在将误码率保持在低于可接受水平的同时，可以使设备的数据传输的可变速度最大化。当用于编码的计算开销不是很严格从而可以使用较强的ECC时，如果最初没有用自适应性地选择的ECC写入数据，例如，如果在实时记录期间已经写入了数据，则这同样适用。然后可以在记录期间或之后根据不同ECC添加编码信息(例如，奇偶符号)。
优选地，针对存储介质的各个区域来确定与预测误码率有关的各个信息，并且独立地针对每一个区域自适应性地选择ECC。这样，可以采用不同区域的质量之间的差别来实现较高的存取速度，所述差别可能是由于例如或多或少的较强的早先使用。
附图说明
将使用以下附图针对本发明实施例的示例来描述这些和其他目的和有利方面。
图1示出了存储和重放装置。
图2示出了另外的存储和重放装置。
具体实施方式
图1示出了存储和重放装置，包括输入/编码器电路10、闪速存储器电路12、误码率评估电路14、读取/解码器电路16和输出电路18。例如，输入/编码器电路10具有可以与因特网相连的输入11，用于接收下载数据。可选地，输入/编码器电路10可以具有另外的输入(未示出)，用于接收例如麦克风或摄像机的实时音频和/或视频数据。输入/编码器电路10具有与闪速存储器电路12相连的输出、以及与误码率评估电路14相连的接口。读取/解码器电路16具有与闪速存储器电路12和误码率评估电路14相连的接口、以及与输出电路18相连的输出。例如，输出电路18包括显示屏(未单独地示出)和/或扬声器(未单独地示出)，用于再现由在闪速存储器电路12中存储的数据进行编码的视频和/或音频信号。可选地，读取/解码器电路16可以具有另外的输出(未示出)，用于按照比输出电路18更高的速率向其他设备(未示出)传输得到的数据。闪速存储器电路12包括存储性能122和复用器120，以使全部的输入/编码器电路10、误码率评估电路14和读取/解码器电路16能够存取相同的存储器122。
在操作中，读取/解码器电路16用于从闪速存储器电路12中读取数据，并且用于将数据转化为确定例如由输出电路18再现的音频和/或视频信号的信号。读取/解码器电路16通过根据ECC(纠错码)进行解码，来执行对来自闪速存储器电路12的数据的纠错。典型地，以ECC编码的数据包括实际数据的拷贝加上额外的奇偶符号。在这种情况下，纠错解码包括确定数据和奇偶符号的组合是否是ECC的代码字，如果不是，确定与ECC最接近的代码字，在这种情况下使用来自最接近代码字的数据。在该解码过程中，例如通过根据得到的数据和奇偶符号的组合来计算多个校验子(syndrome)，并且按照已计算的校验子的函数来产生纠正，来确定最接近的代码字。然而，在不脱离本发明的情况下，可以使用其他类型的解码，例如，针对非***代码的解码，其中所述代码字不包括数据的拷贝。
输入/编码器电路10将数据写入闪速存储器电路12用于以后读取。典型地，例如经由因特网，以比用于在输出电路18处重放所需的数据率更高的数据率，从另一个存储设备下载数据。典型地，输入/编码器电路10通过针对接收到的数据来计算和添加奇偶符号，将数据编码为ECC。输入/编码器电路10将编码过的数据(例如，原始数据加上奇偶符号)写入闪速存储器电路12中用于以后读取。然而，在不脱离本发明的情况下，可以使用其他类型的编码，例如，使用非***性代码，其他类型的编码不局限于增加冗余的奇偶符号，而包括将数据映射到不必定包括数据拷贝的代码字中。
按照存储器质量的函数，动态地选择用于向闪速存储器电路12写入和从中读取的ECC。读取数据块的误码数目作为时间的函数随着存储器的磨损而增加。将预测的误码数目用于选择将使用多个不同的可用ECC中的哪一个。预测的误码越多，选定的ECC越“重(heavy)”，即，ECC的校正能力和所需计算时间之间的比越高。
评估电路14可使用任意方便的方式来提供误码数目的预测。例如，在一个实施例中，评估电路14定期从闪速存储器电路12中读取数据(或监测通过读取/解码器电路16读取的数据)，并且使用ECC解码的结果来检测误码，将检测到误码的频率用作将来的误码率的预测。在另一个实施例中，评估单元14可以用比用于比特读取所需的精确度更高的精确度来测量来自存储单元的输出信号的模拟电平，以便确定错误的比特读取的可能性。也以使用这些技术和其他技术的组合。典型地，因为误码率可能依赖于相关的每一个区域的先前使用，所以评估单元14针对存储器的各个不同区域进行各个预测(其中，区域是例如存储器矩阵的行、或仅可以一起擦除的单元块)。评估电路14执行重复的质量评估，典型地周期性地执行，但是针对每一个特定的区域，优选地，至少在使特定区域可用于写入下载的数据之前执行质量评估。
典型地，将输入/编码器电路10配置用于根据多个不同ECC中的可选择的一个来执行编码。可以使用公知的ECC，例如，汉明码或所罗门码，可能使用具有彼此不同的字长或奇偶比特数目的多个版本的这些类型的代码，或使用针对行和列使用任意ECC的乘积码。还可以在具有彼此不同参数的不同版本的雷德所罗门代码之间、和/或在不同版本的汉明码之间做出选择，从而反抗误码的计算量和鲁棒性也可以变化。典型地，雷德所罗门代码可以纠正比汉明码更多的误码，但是需要更多的计算来对数据进行编码(以确定奇偶符号)和/或对数据进行解码(以确定校验子和有关的校正)的。输入/编码器电路10根据增加计算的需求(在选定的排列中的ECC使得排列中具有较高计算需求的每一个ECC也具有较高的纠错能力)来对可用的ECC进行排列。在读取之前，输入/编码器10从评估电路14得到关于预测误码率的信息，并且按照该信息的函数，选择将用于编码的ECC。有效地，将可能的预测误码率的范围划分为连续的子范围，每一个子范围均与根据排列的各个ECC相关，使得较高排列(计算强度更高)的ECC与更高的预测误码率相关。输入/编码器电路10根据与预测误码率相关的ECC来对输入数据进行编码。因此，当预测的误码率较高时，将使用计算强度更高的ECC。输入/编码器电路10存储识别在解码期间随后要使用的ECC的信息。典型地，将该信息与存储数据的存储器区域(例如通过使用一些预定的繁重ECC，保护以免于错误)相关联地存储在存储器电路12中，或存储在单独的存储器(未示出)中。
典型地，关于存储器电路12的不同区域的不同预测误码率的信息是可用的。在这种情况下，优选地，输入/编码器电路10逐个区域来采用ECC，选择每一个区域所允许的最不繁重的ECC(例如，在这里，区域是一起擦除的存储器阵列的各个行或存储单元的块)。
在高速下载数据的情况下，选定的ECC影响下载速度。平均起来，仅可以按照允许ECC编码数据的计算的速率来发送连续的数据块。优选地，输入/编码器电路10具有某种机制，以依赖于其对执行下一个数据块的编码的准备来减缓数据的源。例如，可以使用请求/确认握手机制或请求重试机制。在一定程度上，可以通过在将ECC编码数据写入到更易于产生误码的存储器电路122中之前，将输入数据缓冲到低误码缓冲存储器(未示出)中，来减轻对减缓下载速度的需要。可以使用诸如SRAM或DRAM存储器之类的单独的缓冲器，或具有较低预测误码率的存储器122的一部分。但是当包含对于音频或视频数据典型的长下载文件时，该方法受到可用缓冲器大小的限制。输入数据的平均速度必须匹配ECC编码速度。
应该理解的是，不能对存储在存储器电路122的最后区域中并且随后重新得到(retrieve)的数据来执行根据选定ECC的编码(例如，奇偶符号的计算)。在重新得到(retrieval)之后，数据易于出错。因此，基本上必须在接收到数据时进行编码。当然，还应该理解的是，公开的实施例仅是示例，并且存在许多可选示例。例如，在不脱离本发明的情况下，可以随后重新得到存储的ECC编码数据并使用“较重的”ECC对其进行编码。只要最初的ECC足够强而能够纠正期望数目的误码，这就能进行，而没有太多的误码风险。因此，可以将较强的ECC用于读取，这保护存储器使之免于随后的磨损。如果所有使用的ECC提供数据的拷贝加上奇偶符号，则可以并行地使用ECC。作为另一个示例，评估电路14可以设计用于响应于在写入到区域之前来自输入/编码器电路10的请求，测试存储器电路122的所述区域，并且预测其误码率。在这种情况下，不需要存储关于评估的信息以用于随后不确定时间的使用。与误码率有关的信息的可以具有与误码率成比例的数字的形式，但是代替地，评估单元可以通过使用根据所需ECC来对误码率进行分类的信息，来选择ECC。
此外，尽管已经使用了选择ECC以用于高速下载的示例，应该理解的是，也可以选择以较低速度记录(例如，“直播的”音频和/或视频数据)的ECC。尽管在这种情况下用于编码的计算时间无关，但是与预定误码率一致地使用较轻的ECC是有用的，使得促进了用于上载目的的从存储器电路122中的较高速度的读取。这即使在数据率固定时也是有利的，因为最小计算强度的ECC的使用使功率消耗最小化，延长了便携式音频和/或视频设备的电池寿命。在可选实施例中，使用针对相同数据的多个ECC来存储数据，使得读取/解码器电路16能够选择最方便的ECC用于解码。优选地，输入/编码器电路10将数据划分为预定大小的块，并且将每一个数据块写入预定大小的存储单元中，其中所述块留下足够的空间以用于由于任何ECC而导致的最大量的附加数据(例如，奇偶符号)，使得存储单元尺寸与实际使用的ECC无关。因此，可以与选定ECC无关地执行与重新得到有关的寻址，并且可选地，随后可以改变ECC而无需移动数据块。
重放时，读取/解码器16读取标识已经用于编码的ECC的信息，从存储器电路12中读取数据，并且根据标识的ECC来对数据进行解码。典型地，重放速度如此慢，使得用于解码的计算开销未对重放速度造成问题。在用较重的ECC随后对存储数据进行重新编码的另外的实施例中，读取/解码器电路16使用较重的ECC。在这种情况下，在进行重新编码之前读取数据时，仅使用动态选择的ECC。
在特定的应用中，读取/解码器16还可以用于以较高速度传输数据，例如，在其中存储器电路122用作数据源的另一下载期间。在这种情况下，用于解码的ECC会限制下载速度。当输入/编码器利用一个选定的ECC(优选地，每个存储器区域一个ECC)对所写数据进行编码时，读取/解码器16存取标识该ECC的信息，并且使用标识的ECC。在这种情况下，该ECC可以影响下载速度。可选地，当已经将以多个ECC编码的数据存储在存储器单元122中时，读取/解码器16可以查询评估电路14以获得与最后预测的误码率有关的信息，并且选择能够按照该速率纠错的最少计算的ECC。这可以逐个区域地进行，使得可以将不同的ECC用于不同的存储器区域。将选定的ECC用于对数据进行解码。因此，可以实现最大下载速度。
应该理解的是，ECC解码不会确保无误的解码。因此，并不根据不应该发生误码的要求来选择选定的ECC。而是，优选地，执行这样的标准：应该使用可最快实现的ECC，在给定存储数据的存储器电路12的区域的预测误码率的情况下，所述ECC产生不高于预定的解码后误码率。在例外的情况下，如果速度考虑并不避免使用较重ECC，则解码器和编码器甚至可以切换到较高的ECC。
尽管已经示出了单独的输入/编码器电路10、评估电路14和读取/解码器电路16，应该理解的是，实际上这些功能可以使用一个电路来具体实现，或以不同的方式分布在不同电路中。例如，可以使用适当编程的可编程处理器用于编码和解码，或可以使用单个适当编程的处理器同时用于编码和解码。类似地，评估电路14可以是适当编程的处理器，同样可能用于编码和/或解码。可以使用诸如盘或因特网信号之类的计算机程序产品将程序固定的编程或加载。图2示出了电路示例，其中可编程处理器20配置用于执行来自程序存储器22的程序，以执行评估功能、ECC的选择、编码和解码。

Claims (15)

1.一种数据存储和重放设备，包括：
存储介质(122)；
误码率评估单元(14)，配置用于基于使用期间存储介质(122)的性能的测量，产生与从存储介质(122)的区域中重新得到的误码率的预测有关的信息；
编码器(10)，用于在将编码的接收数据存储到区域中之前，执行将接收数据编码为ECC的编码，编码器(10)基于来自误码率评估单元(14)的所述信息来自适应性地选择ECC。
2.如权利要求1所述的数据存储和重放设备，具有输入电路(10)，所述输入电路(10)配置用于基于选定的ECC来适应接收数据的接收速率。
3.如权利要求1所述的数据存储和重放设备，其中，从多个可用ECC中选择ECC，使得选择最快可编码的ECC，在给定所述信息的情况下，预测所述ECC产生不高于预定的解码后误码率。
4.如权利要求1所述的数据存储和重放设备，包括解码器电路(16)，所述解码器电路(16)配置用于从所述区域读取数据和表示针对区域所选的ECC的信息，并且用于根据表示的ECC，对来自区域的数据进行解码。
5.如权利要求4所述的数据存储和重放设备，具有输出(18)，所述输出(18)用于至少以在音频和/或视频重放中使用的预定重放速率来输出已解码的数据。
6.如权利要求1所述的数据存储和重放设备，其中，所述存储介质(122)包括多个区域，所述误码率评估单元(14)针对各个区域来评估各个信息，所述编码器(10)具体地基于特定区域的信息来选择每个区域的ECC。
7.如权利要求1所述的数据存储和重放设备，其中，存储介质是闪速存储器电路(122)。
8.一种数据存储和传输设备，包括：
存储介质(122)；
误码率评估单元(14)，配置用于基于使用期间存储介质(122)的性能的测量，产生与从存储介质(122)的区域中重新得到的误码率的预测有关的信息；
解码器(16)，用于根据ECC来执行数据的解码，所述数据是从所述存储介质(122)的区域中重新得到的，所述解码器(16)基于来自所述误码率评估单元(14)的所述信息，来从多个可用ECC中选择ECC。
9.如权利要求8所述的数据存储和传输设备，具有输出电路(18)，所述输出电路(18)配置用于基于选定的ECC来适应重新得到且已解码的数据的传输率。
10.如权利要求8所述的数据存储和传输设备，包括编码器电路(10)，所述编码器电路(10)配置用于根据ECC中的选定之一来存储初始编码的数据，所述选定之一是基于来自所述误码率评估单元(14)的所述信息而自适应性地选择的。
11.如权利要求8所述的数据存储和传输设备，包括编码器电路(10)，所述编码器电路(10)配置用于存储用于重新得到和解码的数据，使得根据全部的所述多个ECC来对相同的数据进行编码。
12.如权利要求8所述的数据存储和传输设备，其中存储介质是闪速存储器电路(122)。
13.一种将数据写入存储介质(122)中的方法，所述方法包括：
在使用期间收集所述存储介质(122)的性能的测量；
基于所述测量，产生与从存储介质(122)的区域中重新得到的误码率的预测有关信息；
从编码器(10)支持的多个ECC中选择ECC，所述选择自适应地响应于产生的信息。
在将编码的接收数据存储到区域中之前，用编码器(10)将接收数据编码为选定的ECC。
14.一种从存储介质中读取数据的方法，所述方法包括：
在使用期间收集所述存储介质(122)的性能的测量；
基于所述测量，产生与从存储介质(122)的区域中重新得到的误码率的预测有关信息；
从解码器器(16)支持的多个ECC中选择ECC，所述选择自适应地响应于产生的信息；
在将编码的接收数据存储到区域中之前，根据选定的ECC，用解码器(16)对接收数据进行解码。
15.一种计算机程序产品，包括机器指令，当将所述机器指令加载到可编程计算机(20，22)时，所述机器指令使计算机(20，22)执行根据权利要求13和/或14所述的方法。
CNA2005800330373A 2004-08-02 2005-07-22 数据存储和重放设备 Pending CN101031971A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04103711.0 2004-08-02
EP04103711 2004-08-02

Publications (1)

Publication Number Publication Date
CN101031971A true CN101031971A (zh) 2007-09-05

Family

ID=35395570

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800330373A Pending CN101031971A (zh) 2004-08-02 2005-07-22 数据存储和重放设备

Country Status (5)

Country Link
US (1) US8402325B2 (zh)
EP (1) EP1776699A1 (zh)
JP (1) JP2008508632A (zh)
CN (1) CN101031971A (zh)
WO (1) WO2006013529A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499325B (zh) * 2008-02-03 2012-10-03 深圳艾科创新微电子有限公司 一种具有可变纠错能力的非易失性存储***及方法
CN101770407B (zh) * 2008-12-26 2013-09-11 富士通株式会社 信息处理***
CN103339610A (zh) * 2010-11-29 2013-10-02 桑迪士克以色列有限公司 减少用于数据错误分析的功耗
CN104182292A (zh) * 2013-05-21 2014-12-03 华为技术有限公司 一种数据存储方法及装置
CN105531768A (zh) * 2013-08-30 2016-04-27 英派尔科技开发有限公司 闪存中功率消耗的减小
CN103795955B (zh) * 2012-10-22 2017-03-01 卡西欧计算机株式会社 电子设备、动态图像再生装置、动态图像解码方法
CN108683426A (zh) * 2018-05-18 2018-10-19 中国科学院微电子研究所 一种基于bch码的ecc***及存储器

Families Citing this family (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7702935B2 (en) * 2006-01-25 2010-04-20 Apple Inc. Reporting flash memory operating voltages
US7861122B2 (en) * 2006-01-27 2010-12-28 Apple Inc. Monitoring health of non-volatile memory
US7810017B2 (en) * 2006-03-20 2010-10-05 Micron Technology, Inc. Variable sector-count ECC
CN102394101B (zh) * 2006-05-12 2014-12-31 苹果公司 具有自适应容量的存储设备
JP5016027B2 (ja) * 2006-05-15 2012-09-05 サンディスク コーポレイション 最終期を計算する不揮発性メモリシステム
US7778077B2 (en) 2006-05-15 2010-08-17 Sandisk Corporation Non-volatile memory system with end of life calculation
US7523013B2 (en) 2006-05-15 2009-04-21 Sandisk Corporation Methods of end of life calculation for non-volatile memories
US7844878B2 (en) 2006-08-09 2010-11-30 Microsoft Corporation Dynamic electronic correction code feedback to extend memory device lifetime
US7739576B2 (en) * 2006-08-31 2010-06-15 Micron Technology, Inc. Variable strength ECC
US8171380B2 (en) 2006-10-10 2012-05-01 Marvell World Trade Ltd. Adaptive systems and methods for storing and retrieving data to and from memory cells
US7900118B2 (en) 2007-02-12 2011-03-01 Phison Electronics Corp. Flash memory system and method for controlling the same
US8122323B2 (en) * 2007-03-08 2012-02-21 Intel Corporation Method, apparatus, and system for dynamic ECC code rate adjustment
US7913032B1 (en) 2007-04-25 2011-03-22 Apple Inc. Initiating memory wear leveling
US20080288712A1 (en) * 2007-04-25 2008-11-20 Cornwell Michael J Accessing metadata with an external host
KR100852193B1 (ko) * 2007-05-02 2008-08-13 삼성전자주식회사 오류 제어 코드 장치 및 그 방법
US8006166B2 (en) 2007-06-12 2011-08-23 Micron Technology, Inc. Programming error correction code into a solid state memory device with varying bits per cell
US7747903B2 (en) 2007-07-09 2010-06-29 Micron Technology, Inc. Error correction for memory
US8650352B2 (en) 2007-09-20 2014-02-11 Densbits Technologies Ltd. Systems and methods for determining logical values of coupled flash memory cells
WO2009095902A2 (en) 2008-01-31 2009-08-06 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US8443242B2 (en) 2007-10-25 2013-05-14 Densbits Technologies Ltd. Systems and methods for multiple coding rates in flash devices
US8429492B2 (en) * 2007-11-30 2013-04-23 Marvell World Trade Ltd. Error correcting code predication system and method
WO2009072104A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith
WO2009072103A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated bch codes and/or designation of 'first below' cells
WO2009072105A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. A low power chien-search based bch/rs decoding system for flash memory, mobile communications devices and other applications
WO2009074979A2 (en) 2007-12-12 2009-06-18 Densbits Technologies Ltd. Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications
US8359516B2 (en) 2007-12-12 2013-01-22 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
US8327246B2 (en) 2007-12-18 2012-12-04 Densbits Technologies Ltd. Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
KR101497073B1 (ko) * 2008-02-29 2015-03-02 삼성전자주식회사 메모리 셀에 저장되는 데이터의 비트 수를 결정하는 장치
US8724381B2 (en) * 2008-03-11 2014-05-13 Agere Systems Llc Methods and apparatus for storing data in a multi-level cell flash memory device with cross-page sectors, multi-page coding and per-page coding
US8972472B2 (en) 2008-03-25 2015-03-03 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
JP5141606B2 (ja) * 2008-03-26 2013-02-13 セイコーエプソン株式会社 印刷装置
US8386868B2 (en) * 2008-04-16 2013-02-26 Sandisk Il, Ltd. Using programming-time information to support error correction
KR101466695B1 (ko) * 2008-04-30 2014-12-01 삼성전자주식회사 멀티 비트 레벨 데이터의 부호화 및 복호화 방법
US8321757B2 (en) * 2008-06-22 2012-11-27 Sandisk Il Ltd. Method and apparatus for error correction
US8464134B2 (en) * 2008-06-24 2013-06-11 Sandisk Il Ltd Method and apparatus for error correction according to erase counts of a solid-state memory
US8332725B2 (en) 2008-08-20 2012-12-11 Densbits Technologies Ltd. Reprogramming non volatile memory portions
JP2010092574A (ja) * 2008-10-12 2010-04-22 Kyoto Software Research Inc フラッシュファイルシステムの誤り訂正機能
US8407400B2 (en) 2008-11-12 2013-03-26 Micron Technology, Inc. Dynamic SLC/MLC blocks allocations for non-volatile memory
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8458574B2 (en) 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8560918B1 (en) * 2009-04-21 2013-10-15 Marvell International Ltd. Method and apparatus for dynamically selecting an error correction code to be applied to data in a communication system
FR2945393B1 (fr) * 2009-05-07 2015-09-25 Commissariat Energie Atomique Procede de protection de circuits electroniques, dispositif et systeme mettant en oeuvre le procede
US8566510B2 (en) 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
US8321727B2 (en) * 2009-06-29 2012-11-27 Sandisk Technologies Inc. System and method responsive to a rate of change of a performance parameter of a memory
EP2299362A3 (en) * 2009-08-18 2011-05-04 ViaSat, Inc. Forward error correction for memories
US8305812B2 (en) 2009-08-26 2012-11-06 Densbits Technologies Ltd. Flash memory module and method for programming a page of flash memory cells
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8868821B2 (en) 2009-08-26 2014-10-21 Densbits Technologies Ltd. Systems and methods for pre-equalization and code design for a flash memory
US8400854B2 (en) * 2009-09-11 2013-03-19 Sandisk Technologies Inc. Identifying at-risk data in non-volatile storage
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8626988B2 (en) 2009-11-19 2014-01-07 Densbits Technologies Ltd. System and method for uncoded bit error rate equalization via interleaving
CN102098130A (zh) * 2009-12-15 2011-06-15 意法半导体研发(深圳)有限公司 具有高速度和高可靠性的高效动态传输
US9037777B2 (en) 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8607124B2 (en) 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
US8700970B2 (en) 2010-02-28 2014-04-15 Densbits Technologies Ltd. System and method for multi-dimensional decoding
US8527840B2 (en) 2010-04-06 2013-09-03 Densbits Technologies Ltd. System and method for restoring damaged data programmed on a flash device
US8516274B2 (en) 2010-04-06 2013-08-20 Densbits Technologies Ltd. Method, system and medium for analog encryption in a flash memory
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US9021177B2 (en) 2010-04-29 2015-04-28 Densbits Technologies Ltd. System and method for allocating and using spare blocks in a flash memory
US8799747B2 (en) * 2010-06-03 2014-08-05 Seagate Technology Llc Data hardening to compensate for loss of data retention characteristics in a non-volatile memory
US8533550B2 (en) * 2010-06-29 2013-09-10 Intel Corporation Method and system to improve the performance and/or reliability of a solid-state drive
US8621321B2 (en) 2010-07-01 2013-12-31 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8539311B2 (en) 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US20120008414A1 (en) 2010-07-06 2012-01-12 Michael Katz Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US8508995B2 (en) 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
US8775868B2 (en) * 2010-09-28 2014-07-08 Pure Storage, Inc. Adaptive RAID for an SSD environment
US8892809B2 (en) 2010-10-25 2014-11-18 Marvell World Trade Ltd. Data compression and encoding in a memory system
JP2013542533A (ja) * 2010-10-27 2013-11-21 エルエスアイ コーポレーション フラッシュメモリベースのデータ記憶のための順応ｅｃｃ技術
EP2447842A1 (en) * 2010-10-28 2012-05-02 Thomson Licensing Method and system for error correction in a memory array
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
JP5720210B2 (ja) * 2010-12-02 2015-05-20 富士通株式会社 アクセス制御装置、誤り訂正制御方法およびストレージ装置
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
JP5367686B2 (ja) 2010-12-24 2013-12-11 株式会社東芝 データ記憶装置、メモリ制御装置及びメモリ制御方法
JP2012137885A (ja) 2010-12-24 2012-07-19 Toshiba Corp データ記憶装置、メモリ制御装置及びメモリ制御方法
US9292377B2 (en) 2011-01-04 2016-03-22 Seagate Technology Llc Detection and decoding in flash memories using correlation of neighboring bits and probability based reliability values
US9898361B2 (en) 2011-01-04 2018-02-20 Seagate Technology Llc Multi-tier detection and decoding in flash memories
US10079068B2 (en) 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
US8693258B2 (en) 2011-03-17 2014-04-08 Densbits Technologies Ltd. Obtaining soft information using a hard interface
EP2689332B1 (en) 2011-03-24 2017-01-04 SanDisk IL Ltd. Parallelization of error analysis circuitry for reduced power consumption
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
CN102163165B (zh) * 2011-05-26 2012-11-14 忆正存储技术（武汉）有限公司 一种闪存错误预估模块及其预估方法
US8667211B2 (en) 2011-06-01 2014-03-04 Densbits Technologies Ltd. System and method for managing a non-volatile memory
CN102231284A (zh) * 2011-06-02 2011-11-02 孙飞 一种降低闪存芯片数据写操作功耗的方法
US8588003B1 (en) 2011-08-01 2013-11-19 Densbits Technologies Ltd. System, method and computer program product for programming and for recovering from a power failure
US8553468B2 (en) 2011-09-21 2013-10-08 Densbits Technologies Ltd. System and method for managing erase operations in a non-volatile memory
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8862967B2 (en) 2012-03-15 2014-10-14 Sandisk Technologies Inc. Statistical distribution based variable-bit error correction coding
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
JP2014035673A (ja) * 2012-08-09 2014-02-24 Renesas Electronics Corp 半導体記憶装置及び方法
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US8990641B2 (en) 2012-11-16 2015-03-24 International Business Machines Corporation Selective posted data error detection based on history
US8990640B2 (en) 2012-11-16 2015-03-24 International Business Machines Corporation Selective posted data error detection based on request type
US9384002B2 (en) 2012-11-16 2016-07-05 International Business Machines Corporation Speculative finish of instruction execution in a processor core
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9058260B2 (en) 2013-04-04 2015-06-16 International Business Machines Corporation Transient condition management utilizing a posted error detection processing protocol
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US20160041762A1 (en) * 2014-08-08 2016-02-11 Kabushiki Kaisha Toshiba Memory system, host device and information processing system
US10067828B2 (en) 2014-10-03 2018-09-04 Hitachi, Ltd. Memory controller and data control method
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US9595979B2 (en) 2015-01-20 2017-03-14 International Business Machines Corporation Multiple erasure codes for distributed storage
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US9378049B1 (en) 2015-02-12 2016-06-28 Amazon Technologies, Inc. Servicing I/O requests in an I/O adapter device
US10049001B1 (en) * 2015-03-27 2018-08-14 Amazon Technologies, Inc. Dynamic error correction configuration
US9886405B1 (en) 2015-03-30 2018-02-06 Amazon Technologies, Inc. Low latency write requests over a network using a pipelined I/O adapter device
US9940284B1 (en) 2015-03-30 2018-04-10 Amazon Technologies, Inc. Streaming interconnect architecture
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9864538B1 (en) 2015-06-25 2018-01-09 Amazon Technologies, Inc. Data size reduction
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
US9761326B2 (en) 2015-07-29 2017-09-12 Toshiba Memory Corporation Memory system and memory control method
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
US11880277B2 (en) 2019-09-25 2024-01-23 Advanced Micro Devices, Inc. Selecting an error correction code type for a memory device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3934462A (en) * 1974-09-06 1976-01-27 American Hospital Supply Corporation Automatic computing ocular tonometer system
JPS61338U (ja) * 1984-06-06 1986-01-06 クラリオン株式会社 復号装置
CA1235189A (en) * 1985-01-14 1988-04-12 Haruhiko Akiyama Error correction encoding system
JP2554743B2 (ja) * 1989-05-19 1996-11-13 シャープ株式会社 再生のための誤り訂正装置
JP3587204B2 (ja) * 1991-11-28 2004-11-10 株式会社日立製作所 記憶装置
JPH06187248A (ja) 1992-12-16 1994-07-08 Nec Corp データエラー検出訂正制御回路
US5887115A (en) * 1993-01-13 1999-03-23 Hitachi America, Ltd. Method and apparatus for implementing a video tape recorder for recording digital video signals having either a fixed or variable data transmission rate
SE502576C2 (sv) * 1993-11-26 1995-11-13 Ellemtel Utvecklings Ab Feltolerant kösystem
SE9601606D0 (sv) * 1996-04-26 1996-04-26 Ericsson Telefon Ab L M Sätt vid radiotelekommunikationssystem
JPH10312340A (ja) 1997-05-12 1998-11-24 Kofu Nippon Denki Kk 半導体記憶装置におけるエラー検出，訂正方式
US5983766A (en) * 1997-10-14 1999-11-16 Johnson; Michael J. Steel rule cutting die with removable cutting units and method for using same
US6405277B1 (en) * 1998-11-06 2002-06-11 International Business Machines Corporation Method and system for writing data to a magnetic storage device in a relatively cold or hot environment
JP3458087B2 (ja) * 2000-01-12 2003-10-20 松下電器産業株式会社 磁気記録再生装置
JP2002091831A (ja) * 2000-09-12 2002-03-29 Hitachi Ltd データ処理システム及びデータ処理方法
US6651213B2 (en) * 2001-03-19 2003-11-18 International Business Machines Corporation Programmable multi-level track layout method and system for optimizing ECC redundancy in data storage devices
US6857097B2 (en) * 2001-05-16 2005-02-15 Mitsubishi Electric Research Laboratories, Inc. Evaluating and optimizing error-correcting codes using a renormalization group transformation
US6961890B2 (en) * 2001-08-16 2005-11-01 Hewlett-Packard Development Company, L.P. Dynamic variable-length error correction code
US7290184B2 (en) * 2001-08-23 2007-10-30 Seagate Technology Llc Emulation system for evaluating digital data channel configurations
US8412879B2 (en) * 2002-10-28 2013-04-02 Sandisk Technologies Inc. Hybrid implementation for error correction codes within a non-volatile memory system
JP2004152194A (ja) 2002-10-31 2004-05-27 Ricoh Co Ltd メモリデータ保護方法
US7210077B2 (en) * 2004-01-29 2007-04-24 Hewlett-Packard Development Company, L.P. System and method for configuring a solid-state storage device with error correction coding

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499325B (zh) * 2008-02-03 2012-10-03 深圳艾科创新微电子有限公司 一种具有可变纠错能力的非易失性存储***及方法
CN101770407B (zh) * 2008-12-26 2013-09-11 富士通株式会社 信息处理***
CN103339610A (zh) * 2010-11-29 2013-10-02 桑迪士克以色列有限公司 减少用于数据错误分析的功耗
CN103795955B (zh) * 2012-10-22 2017-03-01 卡西欧计算机株式会社 电子设备、动态图像再生装置、动态图像解码方法
CN104182292A (zh) * 2013-05-21 2014-12-03 华为技术有限公司 一种数据存储方法及装置
CN105531768A (zh) * 2013-08-30 2016-04-27 英派尔科技开发有限公司 闪存中功率消耗的减小
CN105531768B (zh) * 2013-08-30 2019-12-31 英派尔科技开发有限公司 闪存中功率消耗的减小
CN108683426A (zh) * 2018-05-18 2018-10-19 中国科学院微电子研究所 一种基于bch码的ecc***及存储器

Also Published As

Publication number Publication date
EP1776699A1 (en) 2007-04-25
WO2006013529A1 (en) 2006-02-09
US8402325B2 (en) 2013-03-19
JP2008508632A (ja) 2008-03-21
US20090150748A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
CN101031971A (zh) 数据存储和重放设备
KR101252382B1 (ko) 데이터 축적 장치 및 데이터 기록/판독 방법
US20100241928A1 (en) Data Processing System Having ECC Encoding and Decoding Circuits Therein with Code Rate Selection Based on Bit Error Rate Detection
KR100758585B1 (ko) 비휘발성 컴퓨터 메모리에 액세스하는 시스템 및 방법
EP2778888B1 (en) Selecting between non-volatile memory units having different minimum addressable data unit sizes
JP2008508632A5 (zh)
US10860420B2 (en) Method and system for mitigating read disturb impact on persistent memory
US8448045B2 (en) Outer code error correction
US7434140B2 (en) Apparatus for accessing and transferring optical data
US20050028067A1 (en) Data with multiple sets of error correction codes
WO2012039983A1 (en) Memory device with ecc history table
KR20140100897A (ko) 메모리 셀들의 저항 변화를 역전시키기 위하여 바이어스 신호를 메모리 셀들에 인가하기
US20100306619A1 (en) Controller and data access method for flash memories
KR20040093748A (ko) 오류정정의 추가층을 오류정정코드 내에 삽입하는 방법 및장치
JP2008300020A (ja) 再生装置
JP2011060217A (ja) データ蓄積装置及びデータ書込み／読出し方法
JP2000020409A (ja) 半導体記憶装置
CN116954491A (zh) 用于存储控制器的操作方法和包括存储控制器的存储***
US9286156B2 (en) Data storage device and method for processing error correction code thereof
JP2017504920A (ja) 不揮発性メモリ・アレイを含むデータ・ストレージ・システムを動作させるための方法、システム及びコンピュータ・プログラム
JP2004326283A (ja) 情報記録再生方法及び装置
US11294598B2 (en) Storage devices having minimum write sizes of data
CN1734633A (zh) 用来解码盘片读取信号的装置及其方法
KR20160075001A (ko) 플래시 메모리 시스템 동작 방법
US7823045B2 (en) Error correction apparatus and method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20080307

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080307

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20070905