CN101025711B - 控制闪存的设备和方法 - Google Patents
控制闪存的设备和方法 Download PDFInfo
- Publication number
- CN101025711B CN101025711B CN2007100791421A CN200710079142A CN101025711B CN 101025711 B CN101025711 B CN 101025711B CN 2007100791421 A CN2007100791421 A CN 2007100791421A CN 200710079142 A CN200710079142 A CN 200710079142A CN 101025711 B CN101025711 B CN 101025711B
- Authority
- CN
- China
- Prior art keywords
- flash memory
- memory
- control information
- control
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1694—Configuration of memory controller to different memory types
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Abstract
提供一种控制闪存的设备和方法,更具体地说,提供这样一种控制闪存的设备和方法:当闪存的类型改变时,更新存储在预定易失性存储器中的闪存的控制信息,并使用更新的控制信息来控制改变的闪存。所述设备包括:闪存,存储它自己的控制信息;第一存储器,存储用于控制闪存的编程代码;控制单元,通过将控制信息分配给编程代码来产生用于控制闪存的控制代码;以及收发器,发送控制代码。
Description
本申请要求于2006年2月23日提交到韩国知识产权局的第10-2006-0017771号韩国专利申请的优先权,该申请全部公开于此以资参考。
技术领域
符合本发明的方法和设备涉及对闪存的控制,更具体地说,涉及如下对闪存的控制:当闪存的类型改变时,更新存储在预定易失性存储器中的闪存的控制信息,并使用更新的控制信息来控制改变的闪存。
背景技术
闪存是被连续供电的非易失性存储器,可按照块对闪存的内容进行擦除和重新编程。闪存是电可擦除可编程只读存储器(EEPROM)的改进。与可按照字节来擦除和修改内容的EEPROM不同,在闪存中,由于按照块来修改内容,所以用于擦除和修改内容的处理速度较高。闪存通常用于存储诸如个人计算机(PC)的基本输入/输出***(BIOS)的控制代码。当需要修改BIOS时,按照块将内容记录在闪存中,而不是按照字节来记录,由此容易地执行所述修改。然而,与现有的随机存取存储器(RAM)不同,由于按照字节而不是块来分配地址,所以闪存并不非常实用。
因为闪存微型芯片的构建方式为可仅通过一个操作来擦除所述微型芯片上存储单元的部分,就像闪电一样,所以闪存得此名称。通过Fowler-Nordheim隧道效应来执行擦除。也就是说,电子通过薄膜电介质材料,并且从分别连接到存储单元的浮栅消除电荷。
闪存是从程序设计者接收命令并执行所述命令的有源装置,而不是诸如动态RAM(DRAM)的仅具有存储装置、刷新电路和纠错电路的无源装置。通过命令用户接口(CUI)来发出命令,并通过写状态机(WSM)来管理***的整个状态。所提供的命令的种类包括:读取命令、写入命令和其它控制命令。
图1是示出已知闪存控制***的示图。闪存控制***具有闪存控制器10 和闪存20。
这里,闪存控制器10具有:核心处理器11、一次性可编程(OTP)存储器12、状态检查单元13和控制代码发送单元14。
OTP存储器12存储用于控制闪存20的控制代码。控制代码包括:读取控制代码、写入控制代码、复位控制代码、块锁定控制代码等。
状态检查单元13检查闪存20的状态。也就是说,状态检查单元13检查闪存20是处于活动模式还是备用模式。
控制代码发送单元14将存储在OTP存储器12中的控制代码发送到闪存20。
核心处理器11参考由状态检查单元13检查的闪存20的状态,以便从OTP存储器12提取控制代码,并促使控制代码发送单元14发送提取的控制代码。然后,核心处理器11执行OTP存储器12、状态检查单元13和控制代码发送单元14的整体控制。
在以上所述的传统闪存控制***中,由于仅存储了用于指定闪存的控制代码,所以当闪存的种类改变时,闪存控制器10无法控制新的闪存。
因此,为了控制具有不同控制信息的闪存,需要包括存储了相应控制代码的OTP存储器的额外的闪存控制器,这导致成本的增加。
在第2005-182893号美国专利公开中公开了一种存储器***,其包括:存储器控制器,响应于存储器请求来控制对非易失性存储器和易失性存储器的访问,并具有存储在非易失性存储器中的数据的地址信息的存储器、NAND闪存、存储NAND闪存的数据的RAM。
然而,在这种情况下,为了将NAND闪存的数据存储在RAM中,需要执行额外的处理,这引起不便。例如,为了顺序地控制不同的闪存,每当替换闪存时,用户需要存储新的NAND闪存的数据。
因此,需要允许以简单的方式来执行对不同闪存的控制的技术。
发明内容
本发明的一方面在于当闪存的类型改变时,更新存储在预定易失性存储器中的所述闪存的控制信息,并使用更新的控制信息来控制改变的闪存。
本发明的另一方面在于提取存储在闪存中的控制信息,并使用提取的控制信息来控制闪存。
本发明的各个方面并不受限于以上所述,本领域的技术人员将通过以下的描述清楚地理解本发明的其它方面。
根据本发明的一方面,提供一种控制闪存的设备,所述设备包括:闪存,存储它自己的控制信息;第一存储器,存储用于控制闪存的编程代码;控制单元,通过将控制信息分配给编程代码来产生用于控制闪存的控制代码、以及收发器,发送控制代码。
根据本发明的另一方面,提供一种控制闪存的方法,所述方法包括:从闪存接收控制信息,通过将控制信息分配给编程代码来产生用于控制闪存的控制代码,并发送控制代码。
附图说明
通过结合附图进行的对示例性实施例的详细描述,本发明的上述和其它方面将会变得清楚和更加易于理解,其中:
图1是示出已知闪存控制***的示图;
图2是根据本发明示例性实施例的控制闪存的设备的框图;
图3是根据本发明示例性实施例的存储控制信息的闪存的示图;
图4是示出根据本发明示例性实施例的将控制信息发送到闪存的示例的构思图;
图5是示出根据本发明示例性实施例的将控制信息存储在第二存储器的示例的构思图;以及
图6是示出根据本发明示例性实施例的控制闪存的处理的流程图。
具体实施方式
可参照以下对示例性实施例的详细描述以及附图更加容易地理解本发明的各个方面以及实现它们的方法。然而,本发明以许多不同的形式来实现,不应将本发明解释为受限于这里所阐述的示例性实施例。而是提供这些实施例,以便此公开是彻底和完整的,并将本发明的构思完整地传递给本领域的技术人员,本发明将仅由所附权利要求来限定。在整个说明书中,相同的标号指的是相同的部件。
以下,将参照附图来详细地描述本发明的示例性实施例。
图2是示出根据本发明示例性实施例的控制闪存的设备的框图。控制闪 存的设备(以下,称为“闪存控制设备”)100包括闪存控制单元200和闪存300。闪存控制单元20包括:控制信息接收单元210、控制单元220、状态检查单元230、第一存储器240、第二存储器250和收发器260。
闪存300存储它自己的控制信息。闪存300是被连续供电的非易失性存储器,并且可按照块对所述闪存的内容进行擦除和重新编程。这里,控制信息是控制闪存300所需的信息,并且包括以下内容中的至少一个:裸片(die)的数量、每个裸片上平板(plane)的数量、块的数量、页的大小、每个块上页的数量、每个页上扇区的数量、损坏标记的位置、对高速缓冲存储操作的支持以及对拷贝回存(copy back)操作的支持。
例如,控制信息包括用于以下操作的信息:从闪存300读取数据;将数据写入闪存300;擦除闪存300的数据;复位闪存300和在闪存300中锁定块。
这里,对块的锁定表示限制对块的访问,从而在将数据写入闪存300或者对闪存300的数据进行擦除的同时,不执行对存储的数据的读取操作或其它命令。
第一存储器240存储用于控制闪存300的编程代码。编程代码是用于对闪存300进行读取、写入或其它控制的代码。为了允许将所述代码应用于所有闪存,而非指定闪存,不会包括为指定闪存所特有的信息。
此外,第一存储器240可存储用于由用户任意选择的指定闪存的控制信息。例如,将用于用户经常使用的一个指定闪存的控制信息存储在第一存储器240中,从而可省略将存储在闪存中的控制信息存储在第二存储器250中的处理。这里,第一存储器240可存储用于多个指定闪存的控制信息。
第一存储器240优选的是非易失性存储器。更加优选地,考虑到减少成本,使用OTP(一次性可编程)存储器。因此,一旦被存储,则存储在第一存储器240中的编程代码和指定闪存的控制信息不会更新。
第二存储器250临时存储闪存300的控制信息。这里,闪存300的控制信息可从闪存300接收,或者可单独输入。例如,可接收存储在闪存300中的控制信息,并将其临时存储在第二存储器250中,以便控制闪存300。或者,可在将为了更新闪存300而输入的控制信息发送到闪存300之前对其进行临时存储。
控制单元220通过将控制信息分配给来自第一存储器240的编程代码, 产生用于控制闪存300的控制代码。这里,控制信息可以是存储在第一存储器240中的控制信息、存储在第二存储器250中的控制信息或直接从闪存300提取的控制信息。
例如,当没有提供第二存储器250时,控制单元220将存储在闪存300中的控制信息与存储在第一存储器240中的控制信息进行比较,随后,当两者彼此一致时,通过将存储在第一存储器240中的控制信息分配给编程代码来产生控制代码。当两者彼此不一致时,控制单元220通过将从闪存300提取的控制信息分配给编程代码来产生控制代码。
同时,当提供了第二存储器250时,如上所述,控制单元220首先将存储在闪存300中的控制信息与存储在第一存储器240中的控制信息进行比较,随后,当两者彼此一致时,通过将存储在第一存储器240中的控制信息分配给编程代码来产生控制代码。当两者彼此不一致时,控制单元220通过将从闪存300提取的控制信息存储在第二存储器250中,并将存储在第二存储器250中的控制信息分配给编程代码来产生控制代码。
此外,控制单元220执行控制信息接收单元210、状态检查单元230、第一存储器240、第二存储器250、收发器260、闪存300和闪存控制设备100的整体控制。
收发器260将由控制单元220产生的控制代码发送到闪存300。此外,收发器260接收闪存300的控制信息,以将存储在闪存300中的控制信息存储在第二存储器250中,并且收发器260将用于更新闪存300的更新的控制信息发送到闪存300。
控制信息接收单元210接收用于更新闪存300的新的控制信息。可通过收发器260直接将接收的控制信息发送到闪存300,或者可将所述控制信息临时存储在第二存储器250中,随后将其发送到闪存300。如果闪存300被更新,则更新的闪存300存储新的控制信息。随后,当对更新的闪存300进行控制时,由控制单元220产生与新的控制信息相应的控制代码,随后将其发送到更新的闪存300。
状态检查单元230检查闪存300的状态。也就是说,状态检查单元230检查闪存300正在执行读取操作、写入操作还是其它控制操作。控制单元220参考由状态检查单元230检查的闪存300的状态,并决定是否将控制代码发送到闪存300。
图3是示出根据本发明示例性实施例的存储控制信息的闪存的示图。
可将闪存300划分为大块闪存310和小块闪存320,由此会改变包括在每个块中的扇区的排列。也就是说,在大块闪存310的情况下,多个扇区存在于一页上,而在小块闪存320的情况下,一个扇区存在于一页上。
因此,优选地,将闪存300的控制信息存储在第一块311的第一页312上的第一扇区313或第一块321的第一页322上的第一扇区323中。这是因为,当将闪存300的控制信息存储在任意位置时,闪存控制单元200不能识别闪存300的控制信息,由此不能发送用于提取控制信息的控制代码。
此外,可将控制信息存储在由用户设置的任意位置。此时,控制单元200可在由用户设置的位置提取用于闪存的控制信息。
然后,对于其它数据,存储控制信息的闪存300可仅使用除存储控制信息的区域以外的区域来存储和更新其它数据。
图4是示出根据本发明示例性实施例的将控制信息发送到闪存的示例的构思图。
当制造出闪存300时,用户可将控制信息430***闪存300。此时,可使用闪存控制单元200来***控制信息430。具体说来,首先,闪存控制单元200的控制信息接收单元210接收控制信息420。然后,将接收的控制信息420临时存储在第二存储器250中,通过收发器260将临时存储的控制信息420发送到闪存300。
此时,如参照图3所述,可将控制信息420存储在第一块311的第一页312上的第一扇区313或第一块321的第一页322上的第一扇区323中,或者可将控制信息420存储在由用户设置的单独的位置。
闪存控制单元200可***用于所有闪存以及指定闪存的控制信息。因此,连接收发器260和闪存300的装置优选为通过其容易地执行闪存300的连接和断开的装置。然后,闪存控制单元200从用户接收与连接的闪存300相应的控制信息420,并将其***闪存300。
同时,当连接的闪存300是由用户任意选择的指定闪存时,控制单元200可将存储在第一存储器240的用于指定闪存的控制信息***连接的闪存300的预定位置。此时,存储在第一存储器240中的控制信息可以是用于多个指定闪存的控制信息。也就是说,多个不同的控制信息存储在第一存储器240中。此时,闪存控制单元200可使用从闪存300接收的闪存300的唯一ID 410 提取将被发送的控制信息430。
例如,闪存300在连接到闪存控制单元200时发送闪存300自己的唯一ID 410,接收到唯一ID 410的闪存控制单元200检查与唯一ID 410相应的控制信息是否存储在第一存储器240中。然后,当存在相应的控制信息时,闪存控制单元200提取相应的控制信息并将提取的控制信息发送到闪存300。当不存在相应的控制信息时,闪存控制单元200将通过控制信息接收单元210从用户输入的控制信息420发送到闪存300。
如上所述,可将闪存300划分为较大块存储器310和小块闪存320,并且用于闪存310和320的写入方法可以不同。因此,当将控制信息430***闪存300时,闪存控制单元200可测试与闪存300的种类相应的两种方法。
图5是示出根据本发明示例性实施例的将控制信息存储在第二存储器250的示例的构思图。
为了控制闪存300,闪存控制单元200首先从闪存300接收唯一ID 510。然后,闪存控制单元200检查与接收的唯一ID 510相应的控制信息是否存储在第一存储器240中,如果存储有相应的控制信息,则闪存控制单元200使用存储的控制信息和编程代码来产生用于连接的闪存300的控制代码,并使用产生的控制代码来控制闪存300。
同时,如果与接收的唯一ID 510相应的控制信息没有存储在第一存储器240中,则闪存控制单元200提取存储在闪存300的预定区域中的控制信息。此时,闪存控制单元200可从闪存300的存储区域中的第一块311的第一页312上的第一扇区313或第一块321的第一页322上的第一扇区323中提取控制信息520,或者可从指定的位置提取控制信息520。然后,将提取的控制信息520存储在第二存储器250中,以便控制闪存300。
可将闪存300划分为大块闪存310和小块闪存320,并且用于闪存310和320的读取方法可以不同。因此,当从闪存300提取控制信息520时,闪存控制单元200可测试与闪存300的种类相应的两种方法。
图6是示出根据本发明示例性实施例的控制闪存的处理的流程图。
为了控制闪存300,闪存控制单元200的收发器260首先从闪存300接收唯一ID(操作S610)。接收的唯一ID被发送到控制单元220,控制单元220检查与唯一ID相应的控制信息是否存在于在第一存储器240中存储的用于多个指定闪存的控制信息中(操作S620)。这里,指定闪存是由用户任意选择 的闪存。例如,将由用户请求的用于闪存的控制信息存储在第一存储器240中,从而可省略将闪存的控制信息存储在第二存储器250中的处理。
这里,第一存储器240是非易失性存储器,更具体地说,第一存储器240是OTP存储器。控制信息包括以下内容中的至少一个:裸片(die)的数量、每个裸片上平板(plane)的数量、块的数量、页的大小、每个块上页的数量、每个页上扇区的数量、损坏标记的位置、对高速缓冲存储操作的支持以及对拷贝回存(copy back)操作的支持。
如果存储有相应的控制信息,则控制单元220使用存储在第一存储器240中的相应的控制信息和编程代码来产生控制代码(操作S650)。
接着,状态检查单元230检查闪存300的状态。也就是说,状态检查单元230检查闪存300正在执行读取操作还是写入操作,并且将状态检查结果发送到控制单元220(S660)。
接着,控制单元220在操作闪存300时保留控制代码的传输,或者控制单元220在没有操作闪存300时通过收发器260发送控制代码(操作S670)。
同时,当没有存储与第一存储器240相应的控制信息时,收发器260从闪存300提取控制信息(操作S630)。接着,将提取的控制信息存储在作为易失性存储器的第二存储器250中(操作S640)。
如果控制信息存储在第二存储器250中,则控制单元220使用存储在第一存储器240中的编程代码和存储在第二存储器250中的控制信息产生用于控制闪存300的控制代码(操作S650)。
接着,控制单元220参考由状态检查单元230检查的闪存300的状态(操作S660),当操作闪存300时,控制单元200通过收发器260发送产生的控制代码(S670)。
应理解,可通过计算机程序指令来实现图2的框图中的每个方框以及图6的流程图中操作的组合。这些计算机程序指令可被提供给通用计算机、专用计算机、或者其它可编程数据处理设备的处理器以产生设备,从而经计算机或者其它可编程数据处理设备的处理器执行的指令创建用于实现在一个流程图方框或多个流程图方框中指定的功能的手段。这些计算机程序指令也可被存储在可指导计算机或者其它可编程数据处理设备以特定方式工作的计算机可用或计算机可读存储器中,以便存储在计算机可用或计算机可读存储器中的指令生产包括执行在一个流程图方框或多个流程图方框中指定的功能的 指令手段的产品。计算机程序指令也可被载入计算机或其它可编程数据处理设备以使得一系列操作步骤在计算机或其他可编程设备上被执行以产生计算机执行的过程,从而在计算机或其它可编程设备上执行的指令提供用于实现在一个流程图方框或多个流程图方框中指定的功能的步骤。
此外,框图的每个方框可代表模块、段和代码部分,其包括一个或更多用于实现指定的逻辑功能的可执行指令。还应注意到:在某些可替换实现中,在方框中标注的功能可不按顺序发生。例如,顺序示出的两个方框可实际上基本同时地被执行,或者方框有时可按相反的顺序被执行,这取决于涉及的功能。
尽管结合本发明的示例性实施例描述了本发明,但是本领域的技术人员将清楚:在不脱离本发明的范围和精神的情况下,可进行各种修改和改变。因此,应理解,上述实施例在各方面而言都不是限制性,而是示例性的。
根据本发明的用于控制闪存的设备和方法,可获得以下效果。
首先,每当闪存的种类改变时,存储在预定易失性存储器中的闪存的控制信息被更新,并使用更新的控制信息来控制改变的闪存。因此,可省去用于根据改变的闪存的种类提供额外的闪存的成本。
第二,从存储控制信息的闪存提取控制信息,并使用提取的控制信息来控制闪存。因此,可简单地执行对不同闪存的控制。
Claims (10)
1.一种控制闪存的设备,所述设备包括:
闪存,将它自己的控制信息存储在固定位置或由用户设置的位置;
第一存储器,存储用于控制闪存的编程代码;
控制单元,通过将从闪存读取的控制信息分配给编程代码来产生用于控制闪存的控制代码;以及
收发器,从闪存接收控制信息并将控制代码发送到闪存,
其中,第一存储器存储由用户任意选择的至少一个指定闪存的控制信息,
其中,收发器从闪存接收唯一ID,控制单元检查与唯一ID相应的控制信息是否存在于在第一存储器中存储的至少一个指定闪存的控制信息中,
其中,如果与接收的唯一ID相应的控制信息被存储在第一存储器中,则控制单元使用存储的控制信息和编程代码来产生用于连接的闪存的控制代码,
其中,如果与接收的唯一ID相应的控制信息没有存储在第一存储器中,则控制单元提取存储在闪存中的固定位置或由用户设置的位置中的控制信息。
2.如权利要求1所述的设备,其中,控制信息包括以下内容中的至少一个:裸片的数量、每个裸片上平板的数量、块的数量、页的大小、每个块上页的数量、每个页上扇区的数量、损坏标记的位置、对高速缓冲存储操作的支持以及对拷贝回存操作的支持。
3.如权利要求1所述的设备,其中,第一存储器包括非易失性存储器。
4.如权利要求1所述的设备,还包括:第二存储器,临时存储控制信息。
5.如权利要求4所述的设备,其中,第二存储器包括易失性存储器。
6.一种控制闪存的方法,所述方法包括:
将由用户任意选择的至少一个指定闪存的控制信息存储在第一存储器中;
从闪存接收唯一ID;
检查与唯一ID相应的控制信息是否存在于在第一存储器中存储的至少一个指定闪存的控制信息中,
如果与接收的唯一ID相应的控制信息没有存储在第一存储器中,则从闪存中的固定位置或由用户设置的位置接收控制信息;
通过将从闪存读取的控制信息分配给预定的编程代码来产生用于控制闪存的控制代码;以及
将控制代码发送到闪存,
其中,如果与接收的唯一ID相应的控制信息被存储在第一存储器中,则跳过从闪存中的固定位置或由用户设置的位置接收控制信息的步骤,并且产生控制代码的步骤包括通过将用于指定闪存的存储在第一存储器中的控制信息分配给编程代码来产生用于控制所述闪存的控制代码。
7.如权利要求6所述的方法,其中,控制信息包括以下内容中的至少一个:裸片的数量、每个裸片上平板的数量、块的数量、页的大小、每个块上页的数量、每个页上扇区的数量、损坏标记的位置、对高速缓冲存储操作的支持以及对拷贝回存操作的支持。
8.如权利要求6所述的方法,其中,编程代码是存储在作为非易失性存储器的第一存储器中的信息。
9.如权利要求6所述的方法,还包括:将控制信息临时存储在第二存储器中。
10.如权利要求9所述的方法,其中,第二存储器被实现为易失性存储器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060017771A KR100746036B1 (ko) | 2006-02-23 | 2006-02-23 | 플래시 메모리를 제어하는 장치 및 방법 |
KR1020060017771 | 2006-02-23 | ||
KR10-2006-0017771 | 2006-02-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101025711A CN101025711A (zh) | 2007-08-29 |
CN101025711B true CN101025711B (zh) | 2011-04-13 |
Family
ID=38370498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100791421A Active CN101025711B (zh) | 2006-02-23 | 2007-02-14 | 控制闪存的设备和方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7809878B2 (zh) |
EP (1) | EP1843357A3 (zh) |
JP (1) | JP2007226798A (zh) |
KR (1) | KR100746036B1 (zh) |
CN (1) | CN101025711B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4740233B2 (ja) * | 2005-03-23 | 2011-08-03 | パナソニック株式会社 | 不揮発性記憶装置、不揮発性メモリのコントローラ、及び不揮発性記憶システム |
CN101751338B (zh) * | 2008-12-15 | 2012-03-07 | 中芯国际集成电路制造(上海)有限公司 | 数据存取控制装置及数据存取方法 |
US8423722B1 (en) * | 2011-08-26 | 2013-04-16 | Western Digital Technologies, Inc. | System and method for high performance command processing in solid state drives |
KR102491068B1 (ko) | 2017-11-17 | 2023-01-19 | 에스케이하이닉스 주식회사 | 메모리 장치에 대한 태스크들을 스케줄링하는 반도체 장치 및 이를 포함하는 시스템 |
CN108595124A (zh) * | 2018-04-27 | 2018-09-28 | 江苏华存电子科技有限公司 | 一种提升多颗闪存平行写入校能的管理方法 |
US11636173B2 (en) | 2019-03-28 | 2023-04-25 | SK Hynix Inc. | Method for candidate selection and accelerator for performing candidate selection |
KR20200115102A (ko) | 2019-03-28 | 2020-10-07 | 에스케이하이닉스 주식회사 | 유사도에 따라 후보 선택을 가속하는 방법 및 후보 선택을 수행하는 가속기 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3259232B2 (ja) | 1992-07-06 | 2002-02-25 | 清水建設株式会社 | カードによる入退管理システム |
JPH06250827A (ja) * | 1993-02-23 | 1994-09-09 | Nippon Steel Corp | コンピュータシステム |
JP3796837B2 (ja) | 1996-09-20 | 2006-07-12 | 株式会社デンソー | 電子装置のメモリ書込装置 |
US6279069B1 (en) * | 1996-12-26 | 2001-08-21 | Intel Corporation | Interface for flash EEPROM memory arrays |
US5937423A (en) * | 1996-12-26 | 1999-08-10 | Intel Corporation | Register interface for flash EEPROM memory arrays |
US7707354B2 (en) * | 1999-08-04 | 2010-04-27 | Super Talent Electronics, Inc. | SRAM cache and flash micro-controller with differential packet interface |
US20050160218A1 (en) * | 2004-01-20 | 2005-07-21 | Sun-Teck See | Highly integrated mass storage device with an intelligent flash controller |
US7676640B2 (en) * | 2000-01-06 | 2010-03-09 | Super Talent Electronics, Inc. | Flash memory controller controlling various flash memory cells |
US20060161725A1 (en) * | 2005-01-20 | 2006-07-20 | Lee Charles C | Multiple function flash memory system |
JP2002203217A (ja) | 2000-12-28 | 2002-07-19 | Denso Corp | 不揮発性メモリ及び電子機器並びに不正監視システム |
JP4722305B2 (ja) | 2001-02-27 | 2011-07-13 | 富士通セミコンダクター株式会社 | メモリシステム |
JP3574078B2 (ja) | 2001-03-16 | 2004-10-06 | 東京エレクトロンデバイス株式会社 | 記憶装置と記憶装置制御方法 |
US6760908B2 (en) | 2001-07-16 | 2004-07-06 | Namodigit Corporation | Embedded software update system |
GB0123422D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Improved memory controller |
JP4238514B2 (ja) | 2002-04-15 | 2009-03-18 | ソニー株式会社 | データ記憶装置 |
JP4136646B2 (ja) | 2002-12-20 | 2008-08-20 | スパンション エルエルシー | 半導体記憶装置及びその制御方法 |
KR100547809B1 (ko) | 2003-10-31 | 2006-01-31 | 삼성전자주식회사 | 소프트웨어 다운로드를 위한 임베디드 시스템을 구비한이동통신단말기 및 소프트웨어 다운로드 방법 |
KR101085406B1 (ko) | 2004-02-16 | 2011-11-21 | 삼성전자주식회사 | 불 휘발성 메모리를 제어하기 위한 컨트롤러 |
JP2005301831A (ja) | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 不揮発性記憶装置、半導体記憶装置及び記憶システム |
US7406559B2 (en) * | 2004-08-23 | 2008-07-29 | Macronix International Co., Ltd. | In-circuit programming architecture with processor, delegable flash controller, and code generator |
CN1331068C (zh) | 2005-02-04 | 2007-08-08 | 威盛电子股份有限公司 | 一种驱动闪存的方法及其装置 |
-
2006
- 2006-02-23 KR KR1020060017771A patent/KR100746036B1/ko active IP Right Grant
-
2007
- 2007-01-23 US US11/656,535 patent/US7809878B2/en active Active
- 2007-02-14 CN CN2007100791421A patent/CN101025711B/zh active Active
- 2007-02-21 JP JP2007040389A patent/JP2007226798A/ja active Pending
- 2007-02-21 EP EP07102842A patent/EP1843357A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN101025711A (zh) | 2007-08-29 |
US20070198767A1 (en) | 2007-08-23 |
EP1843357A2 (en) | 2007-10-10 |
US7809878B2 (en) | 2010-10-05 |
KR100746036B1 (ko) | 2007-08-06 |
EP1843357A3 (en) | 2010-10-06 |
JP2007226798A (ja) | 2007-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101025711B (zh) | 控制闪存的设备和方法 | |
JP4713867B2 (ja) | メモリコントローラ,メモリ装置及びメモリコントローラの制御方法 | |
CN100487672C (zh) | 用于分割一逻辑块的方法及设备 | |
EP1909184B1 (en) | Mapping information managing apparatus and method for non-volatile memory supporting different cell types | |
CN102612685B (zh) | 经由存储器高速缓存操纵的无阻碍数据传送 | |
KR100816761B1 (ko) | 낸드 플래시 메모리 및 에스램/노어 플래시 메모리를포함하는 메모리 카드 및 그것의 데이터 저장 방법 | |
US10860231B2 (en) | Memory system for adjusting map segment based on pattern and operating method thereof | |
JP4828816B2 (ja) | メモリカード、半導体装置、及びメモリカードの制御方法 | |
US7814264B2 (en) | Memory card, semiconductor device, and method of controlling semiconductor memory | |
CN105573665A (zh) | 数据存储装置和方法及包括该装置的数据处理*** | |
US20040083348A1 (en) | Method and apparatus for performing block caching in a non-volatile memory system | |
JP2011022657A (ja) | メモリシステムおよび情報処理装置 | |
CN102375788A (zh) | 为具有非易失性存储器的***动态地分配功率预算的方法及装置 | |
CN110781096A (zh) | 用于通过预测需求时间来执行垃圾收集的设备和方法 | |
KR101666987B1 (ko) | 메모리 시스템 및 그것의 동작 방법 | |
KR20200113992A (ko) | 메모리 시스템의 복구 동작 중 비휘발성 메모리 오픈 블록의 셀 디스터브를 줄이는 방법 및 장치 | |
EP0969378A2 (en) | Data storage, data processing system and method | |
US20150058531A1 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
CN101751338B (zh) | 数据存取控制装置及数据存取方法 | |
CN110688141B (zh) | 固件更新方法 | |
US8001314B2 (en) | Storing a driver for controlling a memory | |
KR20200095010A (ko) | 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치 | |
JP2008225576A (ja) | Nand型フラッシュメモリの制御装置 | |
CN1701300B (zh) | 用于分解与一共用逻辑块相关联的物理块的方法和设备 | |
TWI457941B (zh) | 區塊為基礎快閃記憶體之位元組存取的方法與裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |