CN101013311A - 专用于全数字环形总线数控***的总线控制器 - Google Patents

Abstract

本发明公开了一种全数字环形总线数控***的专用设备——总线控制器，其通信过程为，来自上位机的数据通过PC总线控制模块送到数据缓存区(61)；总线协议解析模块(63)访问数据缓存区(61)，获得数据并将其转化为符合总线协议的指令，再通过物理层控制模块(64)依靠物理层接口(68)将数据发往待控制设备。而来自所述待控制设备的反馈信息，依次通过物理层接口、物理层控制模块、总线协议解析模块送到数据缓存区；上位机通过PC总线控制模块访问数据缓存区以便获得数据。此外机床数据存储区通过所述PC总线控制模块与上位机交互数据。本发明的总线控制器具有高速、实时性好、可靠性好、接口兼容性好的特点。

Description

专用于全数字环形总线数控***的总线控制器

技术领域

本发明涉及一种用于数控***中的总线控制器，更具体地说，涉及了一种专用的总线控制器其内部单元的设置结构。

背景技术

传统的数控机床的体系结构，是由传输的数据的形式决定的。市场上能够见到的不外乎如下几种：模拟量数据(如图1)、数字脉冲式(如图2)、总线式(如图3)。这3种结构各有各的特点。目前，国内市场上模拟量传输数据的居多，以脉冲命令传送速度数据的这种结构现在在低端的数控***中常见，高端的已经是模拟量和数字总线式的市场。

在脉冲式和模拟量传送数据的两种数控结构中，都存在一个叫做数控控制器的结构，这种结构的工作方式简单概括如下：上位机的数控软件传过来的速度或者位置信号，通过某种总线传送到数控控制器。数控控制器将这个信号转化成伺服驱动器能够识别的模拟量(通常是±10V)或者脉冲命令(通过计数和定时实现)伺服驱动器接收到这种命令之后进行相关运算，控制功率部分使伺服电机按照要求运转；同时伺服驱动器的实际运转位置通过位置检测装置反馈给伺服驱动器，伺服驱动器根据反馈的信号计算电机的实际速度和位置，调整控制精度，完成一个控制循环；与此同时位置检测装置的数据也反馈给数控控制器，并通过数控控制器将位置检测装置反馈数据送到上位机的数控软件，参与位置环的运算，达到位置环控制的目的。

由上述结构不难看出脉冲命令式和模拟量式的数控结构中间都要加一个数控控制器对来自上位机和数控软件的数据进行转化。这样的话中间环节比较复杂，数据转化和传输过程由于模拟-数字和其他环节的存在，容易造成传输过程中的精度损失和传输转换误差。同时由于中间环节的增加，***受干扰的概率也会增加，***不稳定因素提高。还有一点，数控控制器环节的存在，本身会使成本增高。

数字伺服装置的出现是数控技术发展史上的一个重要里程碑。采用数字伺服装置，所有指令值和实际值都在一个微控制器内完成处理。这种伺服装置不但能实现传统的电流环和速度环控制，还能在极短的时间内完成精插补，实现位置环控制。

总线式数控***体系结构是将来数控发展的趋势，各大数控***生产厂家都在这个反面进行了大量的投入，并为之设计了诸多的总线***。

绝大部分的总线式数控都采用如图3所示的类似结构。通常这种结构是开放式的，采用工业级别的计算机，然后在计算机上插上为***所采用的总线协议特别开发的总线控制器板卡；通过总线控制器板卡连接带有总线接口的伺服驱动器。工作过程大概如下：在固定时间的插补周期内，数控软件将要控制的数据通过主板上的总线接口发送到总线控制器板卡，总线控制器板卡将这些数据根据相应的总线协议需要打包发送到总线网络上去；数字总线式伺服驱动器接收到这些数据包，将有效的位置插补数据和速度以及其他数据提取出来，进行控制算法运算，进而控制伺服电机。同时伺服驱动器根据电机的位置检测装置反馈数据，针对速度和位置进行调整，完成自己的控制循环；位置检测装置的反馈信号同时通过数字伺服驱动器的总线通道反馈给数控软件，数控软件提取数据，根据数控算法进行位置插补以及其他的控制算法的运算，进入下个插补周期，发出该插补周期的命令。

目前，有主板异发实力的厂家在开放性和可靠性方面希望获得较佳的与关系，针对工业环境开发自己的主板，并将总线控制器做在CPU主板上。但是由于时代和当时硬件条件的限制，这些集成了总线控制器的主板通常采用多CPU的接口，相对来说资源比较浪费，结构比较复杂。为了减少重复开发的费用，这种结构一直被保留至今。

数控***作为一个独立的过程数字控制器应用于工业自动化生产中，其多任务性表现在它的管理软件必须完成管理和控制两大任务。其中***管理包括输入，I/O处理，通信，显示，诊断以及加工程序的编制管理等。***的控制部分包括：译码、刀具补偿、速度处理、插补和位置控制等。因此，现代的开放式数控***软件结构通常比较庞大，需要有高性能的计算机硬件作为依托，而目前的高速发展的X86结构的CPU***可以很好的满足这种需求。此外，数控***开放性的一个重要表现是其操作***的通用性。该结构设计为采用windowsNT和Debian Linux两种多任务操作***，到目前为止支持X86结构的CPU。在该结构中，根据数控***对实时性的苛刻要求，对操作***进行了实时性改造。

此外，如图4所示一种全数字环形总线式数控***的拓扑结构，这种结构，在申请人同日提交的中国专利申请“一种总线式数控***及其控制方法”中予以描述。为了实现这种架构的数控***，需要选用硬件设备，选用现有的通讯协议或自行设定数据格式、传输时序等要求(属智力活动的范围)。而在上述硬件设备中，以插卡独立方式或集成于主板方式的总线控制器，是***必需设备。

发明内容

本发明为图4所示这类全数字环形总线式数控***(下文详述)，提供了一种专用的总线控制器，其目的可以保证上述数控***更加适合于实际应用，在节省成本、增强兼容性的同时，兼具操作的简单、易用，在保证高速、实时的前提下，增强了***的可靠性。

为了实现上述目的，本发明的全数字环形总线数控***专用总线控制器，包括电源管理模块、PC总线控制模块、总线协议解析模块、数据缓存区、连接物理层接口的物理层控制模块以及机床数据存储区。其数据信号传输为：1、来自上位机的数据通过所述PC总线控制模块送到所述数据缓存区；总线协议解析模块访问数据缓存区，获得数据并将其转化为符合总线协议的指令，再通过物理层控制模块依靠物理层接口将数据发往待控制设备。2、来自待控制设备的反馈信息，依次通过物理层接口、物理层控制模块、总线协议解析模块送到所述数据缓存区；上位机通过PC总线控制模块访问数据缓存区获得数据。3、所述机床数据存储区通过PC总线控制模块与上位机交互数据。

本发明全数字环形总线数控***专用总线控制器，其进一步改进在于，还包括数控***使能模块，用于开机上电时对***设备电源状况、软件硬件状态、设备状态做出检测以便在***正常前提下直接发出使能信号；使能模块依次通过物理层接口、物理层控制模块、总线协议解析模块接收来从设备的数据，同时数控***使能模块还通过PC总线控制模块接收来自上位机的数据。

本发明全数字环形总线数控***专用总线控制器，其进一步改进在于，所述PC总线控制模块设置有PCI或PC104PLUS或PCIE主板接口，用于以插卡方式连接上位机的主板。优选方式下，选用PCI接口。

本发明全数字环形总线数控***专用总线控制器，其进一步改进还在于，物理层接口包括用于数据发送的接口、数据返回的接口和用于直接连接机床键盘的接口。

本发明全数字环形总线数控***专用总线控制器，其进一步改进还在于，PCI总线控制模块、总线协议解析模块、物理层控制模块由片上集成***FPGA实现。此外优选方式下，物理层接口选用以太网物理层接口。

本发明总线控制器所适用的全数字环形总线数控***，其***结构包括主设备和从设备；主设备包括装有数控软件的上位机和总线控制器；从设备包括伺服驱动器和PLC；主设备依次串接1-24个从设备并连接回主设备从而构成一个闭合环路，主设备和从设备之间通过以物理层和传输介质连接的链路传输数据；在正常工作状态下，数据单向传输。

通过上述技术方案，本发明全数字环形总线数控***专用总线控制器具有如下有益效果：

1、高速

采用高速的通用总线协议物理层(以太网物理层/1394物理层/USB物理层)

2、实时性好

由于***协议针对运动控制***开发，采用固定周期、固定长度数据帧打包发送数据，因此具有良好的实时特性，能够很好的满足运动控制领域主要是数控***对于实时性的严格要求

3、可靠性好

从硬件、物理层、协议层3方面保证可靠性。本发明总线控制器完全按照工业级别的电气兼容性设计，同时由于采用通用总线协议物理层，具备了良好的误码处理和校验措施，而且在上位机也进行严格的协议数据校验，保证***具有良好的可靠性

4、接口兼容性好

目前支持的主板接口有PCI、PC104PLUS、PCIE，其余接口还在进一步扩展中。

5、控制方法简单

该设备适用于各种操作***，window，linux，uCOS II等。只要针对不同操作***在上位机软件安装相应驱动，不需要任何其他的设置，就可以对该设备进行相应操作。

附图说明

图1是现有技术选用模拟量数据实现的一种数控***拓扑结构示意图；

图2是现有技术一种数字脉冲式数控***拓扑结构示意图；

图3是现有技术一种总线式数控***拓扑结构示意图；

图4是专用本发明总线控制器的数控***一种拓扑结构示意图；

图5.是本发明总线控制器用于图4所示全数字环形总线式数控***的结构示意图；

图6是本发明总线控制器的原理结构图；

图7是一种数据传输线组成示意图，所示传输线尤为适用于使用了本发明总线控制器的数控***；

图8是在使用了本发明总线控制器的数控***中一种实施例方式下的循环时序示意图；

图9是与图8同一实施例中实现的数据结构图；

图10是与图9同一实施例中实现的写入部分数据组织结构图；

图11是与图9同一实施例中实现的读出部分数据组织结构图。

具体实施方式

一、全数字环形总线式数控***

如图4所示一种全数字环形总线式数控***的拓扑结构，这种结构，在申请人同日提交的中国专利申请“一种总线式数控***及其控制方法”中予以描述。本发明是在上述申请的基础上，做了进一步的限定和完善，旨在提高此类全数字环形总线式数控***的可靠性、高速性。因此上述申请通过引用结合于本文，将更有助于理解本发明的要点和特性。

为此，下文先对此类数控***作以详述。

为了实现此类数控***，可以在物理层和数据链路层两个方面定义一种传输协议或直接选用当前流行的协议如，主要内容包括：拓扑结构、数据传输线的组成、信号编码格式、电报结构、工作时序、非周期性数据传输、接口初始化、周期数据的配置和传输、伺服装置运行模式的设置以及故障诊断和处理等。在此，本文提供一种可行方案，旨在示意性的表示本发明所需的协议结构，而本发明的保护范围并非限定在此协议结构上。结合具体情况，协议的定义会发生变化。

1、物理层

物理层位于通信***的最低层，是整个通讯的基础，为设备之间的数据通讯提供传输媒介(电缆、光纤等)及互联设备(插头、插座等)，为数据传输提供通路，负责数据传输及相关的管理工作。***的物理层协议主要定义了拓扑结构、数据传输线的组成和信号编码格式等。

2、拓扑结构

***使用环路结构作为最基本的拓扑，环路由主、从设备和传输线组成，每个环路只有一个主设备，其余都为从设备。各设备之间通过以太网物理层连接的链路传输数据，数据在传输线上单向流动。

如图4所示，主设备(包括总线控制器)和从设备(包括全数字总线式伺服控制器)的连接形式。一个主设备可以带多个从设备，目前设计最大可连如环路的从设备为24个，留有可扩展余地。

注意：虽然各个从设备之间是通过5类双绞线互联的，但是各个从设备之间不能直接进行数据通讯，从设备只能接收主设备的命令和数据以及根据相应命令做出相应的反应并返回数据。各个从设备的地址，按照链路上的连接顺序依次由低到高排列。

3、数据传输线的组成

以以太网物理层为例，具体到单条数据传输线，共由3部分组成。正向发送端的以太网物理层芯片，接收到上位控制芯片发送过来的标准数据，将该数据转化成串行数据进行传送，如图7所示，正向数据和反向数据同时发送，在从设备没有出现故障的情况下，只使用正向数据进行数据传送，当遇到断线或者其他从设备不能通信的故障的时候，反向数据起到回传数据，形成闭环的作用，以供处理故障使用。

4、信号编码格式

与所采用的物理层传输介质和协议有关，目前支持以太网物理层，1394物理层，USB物理层。采用以太网物理层为例：在物理层完成4B-5B码制转换，5类双绞线上实现差分曼彻斯特编码传输。

5、电报基本结构

在***接口中，所有的数据都是以数据电报的形式进行传输。具体情况如下所述。

5.1传输协议的循环时序结构

由图8可以看出一个协议的循环由2次有间隔的数据发送组成：962字节的数据帧、8字节的快速字节帧。其中，962字节的数据帧功能包括主设备发给从设备的命令以及从设备返回的数据。8字节快速字节帧的功能包括主设备发送的命令和数据的同步使能，即指示命令执行的信息。

具体帧结构描述如下：

962(962＝2+40×24)字节数据帧以16进制AA，BB作为起始字节，之后跟随24个从设备的命令和数据帧，每个设备分配40个字节空间。

5.2从设备数据结构

如图9所示从设备数据共分配40字节空间，其中前16字节是来自主设备的写入数据，后24字节是返回到主设备的数据。写入数据部分数据组织结构如图10所示，读出部分数据组织结构如图11所示。

6、接口初始化和从设备的初始配置

上电后所有从设备的基地址都将置为F8H。为了避免地址冲突，所有从设备以环形形式连接，也就是说配置前上位机只能访问第一个从设备。

配置的第一步是识别从设备，上位机访问第一个从设备，若上位机读取了正确的标识码。然后上位机给该从设备重新分配基地址。配置后该从设备在向下一级传输的信号中作一标志，以便下一个从设备根据这个标志进行配置，而后依次完成后续的从设备初始配置。

7、数控***协议的工作时序

如图8所示一个循环的时序结构，长数据帧的接收开始的头字节为16进制数据AA和BB，然后是第0个设备的第0个字节(从设备编号从0开始)，以第2号从设备(物理地址是02)为例，在这个从设备传递转发数据的过程中，对当前传递的数据量进行计数。当计数到2*40+2＝82(52 HEX)时，开始接收(复制，但是同时转发)数据，计数到82+24＝106(6A HEX)时，停止接收，开始向数据流填充数据，边填充边转发。计数到106+24＝138时，自身填充转发结束，继续传递转发其他设备数据，直到数据流结束。

然后主设备发送一个8字节的快速字节帧，从设备接收到开始标志之后，开始计数；收到这个字节帧中对应于自己位置的命令数据，锁定(使能)长数据帧传过来的数据，并执行相应操作。

长数据帧和快速帧操作都结束，完成一个循环。

8、故障诊断和处理

本***的协议定义了专门的数据位对应***电源电压异常，编码器断线，链路断路，通信数据错误，伺服装置报警，PLC报警等，进行相应的检测和处理。

根据上述描述，本发明所涉及的这类总线式数控***，可以归纳如下：

参考图4，该***包括装有数控软件的上位机1、全数字伺服驱动器3、电机4以及可编程序控制器PLC。上位机和总线控制器构成主设备；从设备包括伺服驱动器和PLC。伺服驱动器向电机发送驱动信号，同时电机通过线路将位置检测装置反馈的信号送回伺服驱动器。本发明数控***的特点在于，主设备依次串接多个从设备并最终连接回主设备从而构成一个闭合环路，而主设备和从设备之间通过以物理层和传输介质连接的链路传输数据。信息的传输过程中，主设备仅向与之直接连接的第一级从设备发出主信息，这个主信息包括与所有从设备相关的信息，如命令信息、数据信息以及触发某一级从设备执行命令的信息。而且主信息将根据串接从设备的顺序仅能够依次单向传送到各个从设备。相应地，某一级从设备接收、响应主信息中与之相关的信息并给出反馈信息；各个从设备的反馈信息根据串接从设备的顺序依次单向通过下级每一个从设备转发回主设备。上述数据通信只在主设备和从设备之间进行，传输过程中从设备只接收主设备对自身的命令和操作数据并进行处理，对其他从设备的数据只进行转发，不进行处理，从设备之间不进行单独数据交换。

二、总线控制器

上文说明了将使用本发明总线控制器的全数字环形总线式数控***一种代表性实施例，下文将针对本发明的要点作以详述。

如图6所示，总线控制器总的来说包含以下几个模块：

1、PC总线控制模块62

主要根据采用的主板总线类型，将上位机发送过来的插补数据，数控***配置数据，PLC控制数据等数据解析并按照既定格式放到高速数据缓存区，等待数控总线协议部分进行读取；同时从该高速数据缓存区读取上个总线插补周期返回的伺服***状态，实际位置反馈数据，数控***状态控制数据，PLC***状态反馈数据，并将这些数据通过主板总线接口反馈给上位运动控制软件。优选方式下，选用PCI接口，因此可将PC总线控制模块称为PCI总线控制模块62(如图)。

2、数控总线协议解析模块63

主要将从高速数据缓冲区读取来的数据进行格式转换，配置到实时数控总线的报文中去，并发送给下位的从设备；并把从“从设备”反馈的数据按照既定格式存放到高速缓存区，等待上位机总线读取。也就是说，它能够将上位机发来的数据转化为从设备识别的格式，也将从设备发来的数据转化为上位机可识别的格式，并实现数据收发功能。

3、高速缓存区61

这个部分主要由高速存储器组成，该部分主要用来交换高速插补和PLC控制数据，以及位置数据反馈，还有其他状态信息。

4、物理层控制模块64

主要完成物理层芯片的控制，将并行的实时总线协议数据转化成高速实时串行总线协议数据，并把该数据发送到总线网络上去；同时接收总线网络反馈的高速实时串行数据并把它们转化成并行数据送给数控总线协议解析部分。

5、物理层接口68

主要负责并行数据到串行数据的相互转化、发送、接收。优选方式下，本控制器物理层基于100M以太网物理层，传输介质为5类双绞线，接口采用以太网物理层接口RJ-45，并设计了严格的差错控制。

6、数控***使能模块65

其功能主要是加强***的可靠性和安全性。在可靠性方面主要考虑数控***的状态是否正常，是否出现故障。安全性方面主要针对数控***的操作人员是否存在潜在危险。除需要检测主设备、从设备电源的情况外，还要检测上位机软、硬件两方面的运行情况，以及检测从设备各个部分的情况。因此，信息的传送方式为：1、依次通过物理层接口、物理层控制模块、总线协议解析模块接收来自从设备的数据；2、通过所述PC总线控制模块接收来自上位机的数据。当上位机和从设备检测都通过时，使能模块65直接通过接口发出伺服***使能信号。同时，该模块还能在检测状态下，对检测的强电设备，发出切断电源的信号。从而本模块便于机床的设计者更好的提高数控机床体系的可靠性和安全性。

7、机床数据存储区67

主要存储机床当前最新的配置数据。

图中还表示了必要的电源管理模块66为常规模块不再予以赘述。

而上述的总线控制器的硬件实现方法形式多样，只要能遵守上述模块的功能即可。可以采用如下方案：主板总线桥和DSP结合的方式、主板总线桥和ARM结合的方式、主板总线桥和高速单片机结合的方式、主板总线桥和FPGA结合的方式、主板总线转换芯片和定制的协议控制器的方式、采用FPGA单片实现主板总线桥和数控总线协议转换的方式。

基于实时、灵活、高速和可扩展性的考虑，由于FPGA编程的灵活性，本发明总线控制器优选了大容量片上集成***FPGA实现PCI总线控制模块62、总线协议解析模块63、物理层控制模块64，通过硬件描述语言的编程，可以被灵活的设计出总线协议(自定义)，SERCOS III，ProfiBus.Net总线协议的控制器，而无需改***件设计。

此外，机床键盘是作为一个标准PLC设备进行控制，这个PLC和数控***软件的软PLC管理程序之间遵循数控***支持的总线，通过上述总线控制器实现实时通信。由于机床键盘对响应速度要求比较高，因此在本发明使用的总线控制器上针对这一方面做了特殊设计，为机床键盘预留一个单独的总线接口，并为该接口设计最高的响应和处理的优先级，保证机床键盘和上位机之间的数据交互的实时性。因此如图6所示，物理层接口68至少包括用于数据发送的接口、数据返回的接口和用于直接连接机床键盘的物理层接口，连接机床键盘的物理层接口用来进行机床键盘PLC的IO控制。

工作时，主板上的X86CPU通过PC总线控制模块将数据送到数据缓存区；总线协议解析模块63访问数据缓存区61，获得数据并将其转化为符合总线协议的数据，再通过物理层控制模块64将数据发往从设备。

之所以设置数据缓存区61，是因为，由于主板总线和数控总线主时钟频率不同，二者之间不同步，所以在控制器上面设置了一片数据缓冲区，用于交换高速实时数据。控制软件送给驱动器的插补数据，通过主板的板上总线送到数据缓存区；***在每个实时的总线周期内都会访问该数据缓存区，并从中读取距离当前指令周期最近的数据，然后对这些数据进行分析，并转化成***指令数据，发送到***的网络上。

***网络上的各个从设备在接收到和自己所在位置对应的数据命令以后，将自己的数据打包发送到该协议指令的相关区域，在循环完成的时候这些数据也就随着循环的环路返回到***总线控制器；总线控制器上的总线协议解析模块，将这些数据提取出来，并存放到数据缓存区，等待下个时钟周期总线读取；然后***总线发送一个命令字节，表示上一次发送的数据有效，各个从设备可以同步进行相应的数据更新或处理，至此一个循环完毕。

如图5所示，本发明总线控制器的一种使用状态，本发明的总线控制器通过主板上的总线接口与基于X86体系结构的主板相连，并与主板上的X86CPU通信。本发明适用的数控***，一般情况下选用主从式协议，上位机命令发送给各个从设备，最好选用高速串行实时数据通信协议。有能力的厂家还可以将本发明的总线控制器集成到数控主板，进一步增强可靠性。

图5中，由于上位机主板采用通用X86体系结构，因此和下位机通信的总线控制器必须设计成遵循通用主板接口标准的插卡式结构。插卡式结构和主板之间实现通信的方式有多种，该设计适用于目前诸多流行的主板总线接口，比如PCI、PC104PLUS、PCIE，最好选用PCI接口。这些总线都具有速度高，带宽大的特点，能够满足数控控制的需要。

总线控制器可以根据需要设计如上文的协议，或SERCOSIII、ProfiBus.net实时串行现场总线协议。该总线控制器可以以目前流行和通用的各种主板板上协议与数控软件之间完成插补数据，实际位置反馈数据，数控***状态控制数据，数控***状态反馈数据，数控***配置数据，PLC控制数据，PLC状态反馈数据的通信。

而作为上位机的主要器件X86CPU，其CPU的主要功能是进行运算和逻辑运算，其物理结果包括逻辑运算单元、控制单元和存储单元组成。在逻辑运算和控制单元中包括一些寄存器，这些寄存器用于CPU在处理数据过程中数据的暂时保存。CPU和主板上的桥接芯片之间通信，通过桥接芯片访问内存，外部总线上的器件，并与之交换数据，完成各项需要的功能。在数控***中，主要完成操作***的运行和管理，数控软件的运行、控制和管理。在实现本发明数控***的数控软件中，X86体系的CPU主板主要完成了如下的控制和管理功能：人机界面的显示和管理，内嵌PLC软件程序管理，配置***，参数管理，数据库管理，NC程序编辑和解释，通信管理；运动控制，过程控制，逻辑控制，任务调度，轴控制。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (8)

1、一种专用于全数字环形总线数控***的总线控制器，包括电源管理模块(66)、PC总线控制模块(62)、总线协议解析模块(63)、连接物理层接口(68)的物理层控制模块(64)；其特征在于，还包括数据缓存区(61)以及机床数据存储区(67)；

其中，来自上位机的数据通过所述PC总线控制模块(62)送到所述数据缓存区(61)；所述总线协议解析模块(63)访问所述数据缓存区(61)，获得数据并将其转化为符合总线协议的数据，再通过所述物理层控制模块(64)依靠物理层接口(68)将数据发往待控制设备；

来自待控制设备的反馈信息，依次通过所述物理层接口(68)、物理层控制模块(64)、总线协议解析模块(63)送到所述数据缓存区(61)；上位机通过PC总线控制模块(62)访问所述数据缓存区(61)获得数据；

所述机床数据存储区(67)，用于存储机床当前最新的配置数据，通过所述PC总线控制模块(62)与上位机交互数据。

2、根据权利要求1所述的专用于全数字环形总线数控***的总线控制器，其特征在于，还包括数控***使能模块(65)，用于开机上电时对***设备电源状况、软件硬件状态、设备状态做出检测以便在***正常前提下直接发出使能信号；所述使能模块(65)依次通过所述物理层接口(68)、物理层控制模块(64)、总线协议解析模块(63)接收来自从设备的数据，同时所述数控***使能模块(65)还通过所述PC总线控制模块(62)接收来自上位机的数据。

3、根据权利要求1或2所述的专用于全数字环形总线数控***的总线控制器，其特征在于，所述PC总线控制模块(62)设置有PCI或PC104PLUS或PCIE主板接口，用于以插卡方式连接上位机的主板。

4、根据权利要求3所述的专用于全数字环形总线数控***的总线控制器，其特征在于，所述主板接口为PCI接口。

5、根据权利要求3所述的专用于全数字环形总线数控***的总线控制器，其特征在于，所述物理层接口(68)包括用于数据发送的接口、数据返回的接口和用于直接连接机床键盘的接口。

6、根据权利要求5所述的专用于全数字环形总线数控***的总线控制器，其特征在于，所述PC总线控制模块(62)、总线协议解析模块(63)、物理层控制模块(64)由片上集成***FPGA实现。

7、根据权利要求5所述的专用于全数字环形总线数控***的总线控制器，其特征在于，所述物理层接口(68)为以太网物理层接口。

8、根据权利要求7所述的专用于全数字环形总线数控***的总线控制器，其特征在于，专用本发明总线控制器的全数字环形总线数控***包括主设备和从设备；所述主设备包括装有数控软件的上位机(1)和所述总线控制器；所述从设备包括伺服驱动器(3)和PLC；所述主设备依次串接1-24个从设备并连接回主设备从而构成一个闭合环路，所述主设备和从设备之间通过以物理层和传输介质连接的链路传输数据；在正常工作状态下，数据单向传输。

Images