CN100561706C - 双镶嵌结构的形成方法 - Google Patents
双镶嵌结构的形成方法 Download PDFInfo
- Publication number
- CN100561706C CN100561706C CNB2007100402404A CN200710040240A CN100561706C CN 100561706 C CN100561706 C CN 100561706C CN B2007100402404 A CNB2007100402404 A CN B2007100402404A CN 200710040240 A CN200710040240 A CN 200710040240A CN 100561706 C CN100561706 C CN 100561706C
- Authority
- CN
- China
- Prior art keywords
- layer
- metal level
- dielectric layer
- photoresist
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种双镶嵌结构的形成方法，包括：提供具有介质层的半导体衬底，所述介质层表面具有覆盖层；在所述覆盖层表面形成金属层；图案化所述金属层，在所述介质层中形成通孔；在所述通孔中填充牺牲层；图案化所述金属层，在所述介质层中形成沟槽；移除所述牺牲层。本发明的双镶嵌结构的形成方法，能够消除光致抗蚀剂中毒现象的发生。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种双镶嵌结构(dualdamascene structure)的形成方法。
背景技术
当今半导体器件制造技术飞速发展，半导体器件已经具有深亚微米结构，集成电路中包含巨大数量的半导体元件。在如此大规模集成电路中，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。因此，通常提供多层互连结构，特别是利用双镶嵌(dual-damascene)工艺形成的多层互连结构，该工艺在介质层中形成沟槽(trench)和通孔(via)，然后用导电材料例如铜(Cu)填充所述沟槽和通孔。这种互连结构已经在集成电路制造中得到广泛应用。
双镶嵌结构形成方法的技术重点在于沟槽和通孔的刻蚀技术。目前存在两种方法形成双镶嵌构造，第一种方法是先于介电层中利用光刻胶掩膜刻蚀出沟槽，然后利用另一光刻胶掩膜刻蚀通孔；另一种方法是首先在介电层中利用光刻胶掩膜刻蚀出通孔，然后再利用另一光刻胶掩膜刻蚀出沟槽。但无论是哪种方法，都需要在介质层与金属互连线层之间形成一层含氮的阻挡层。随着器件的特征尺寸不断缩小，衬底中器件的密集程度越来越高，对集成电路的性能尤其是射频条件下的高速处理信号的性能提出了更高的要求。为了降低射频信号在电路中的延迟，目前普遍采用低介电常数(low k)材料作为介质层，以降低电路中的RC延迟。然而，由于low k材料的密度较低，低密度介电材料的大量使用对制造双镶嵌结构会带来一些负面问题。例如，申请号为200510056297.4的中国专利申请中描述了一种双镶嵌结构的制造方法。图1至图5为说明该现有制造双镶嵌结构方法的剖面示意图。如图1至图5所示，图1中，在形成双镶嵌结构时，通常要在具有互连线12a和12b的衬底10表面和介质层14之间形成由SiCN或Si3N4组成的阻挡层13。阻挡层13可防止衬底10中互连线12a和12b中的金属铜扩散到介质层14中，亦可防止刻蚀过程中互连线12a和12b被刻蚀。图2中，在介质层14中利用光刻、刻蚀等工艺形成通孔15a和15b，之后，在图3中，在衬底表面涂布有机抗反射层(organic barc)16。然后，如图4所示，在有机抗反射层16表面涂布硅基抗反射层(Si-BARC)17，并通过曝光、显影等工艺形成图案化的光致抗蚀剂17a和17b。随后以光致抗蚀剂17a和17b为掩膜刻蚀有机抗反射层16和介质层14形成沟槽，在这个过程中，阻挡层13中的氮离子会穿过低密度的介质层14、和有机抗反射层16和硅基抗反射层17而与光致抗蚀剂17a和17b发生反应，在光致抗蚀剂侧壁上形成难溶的高分子聚合物“肿块”18a和18b，如图5所示，本文将这种现象称为“光致抗蚀剂中毒(resist poisoning)”。光致抗蚀剂中毒现象会导致沟槽图形出现缺陷。
发明内容
本发明的目的在于提供双镶嵌结构的形成方法，能够消除光致抗蚀剂中毒现象的发生。
一方面提供了一种双镶嵌结构的形成方法，包括：
提供具有介质层的半导体衬底，所述介质层表面具有覆盖层；
在所述覆盖层表面形成金属层；
图案化所述金属层，在所述介质层中形成通孔；
在所述通孔中填充牺牲层；
图案化所述金属层，在所述介质层中形成沟槽；
移除所述牺牲层。
其中，图案化所述金属层，在所述介质层中形成通孔的步骤包括：在所述金属层表面形成第一掩膜图形；在所述第一掩膜图形上形成第二掩膜图形；经所述第二掩膜图形刻蚀所述金属层直至露出所述覆盖层；移除所述第二掩膜图形；以所述金属层为掩膜刻蚀所述介质层形成通孔。
形成第一掩膜图形的步骤包括：在所述金属层表面形成有机抗反射层；在所述有机抗反射层表面涂布光刻胶层；图案化所述光刻胶层；以图案化的光刻胶层为掩膜刻蚀所述有机抗反射层直至露出所述金属层。
图案化所述金属层，在所述介质层中形成沟槽的步骤包括：以所述第一掩膜图形为掩膜刻蚀露出的金属层直至露出所述覆盖层；移除所述第一掩膜图形；以所述金属层为掩膜刻蚀所述介质层形成沟槽。
形成所述第二掩膜图形的步骤包括：在所述金属层和第一掩膜图形表面涂布光刻胶层；图案化所述光刻胶层以形成定义通孔位置的第二掩膜图形。
所述金属层的厚度为
所述金属层的材料为铝。所述有机抗反射层的厚度为
所述牺牲层的材料为有机抗反射材料Organic BARC。
另一方面提供了一种双镶嵌结构的形成方法，包括：
提供具有介质层的半导体衬底，所述介质层表面具有覆盖层；
在所述覆盖层表面形成第一金属层；
图案化所述第一金属层，在所述介质层中形成通孔
移除所述第一金属层；
在所述衬底表面涂布牺牲层，所述牺牲层填充并覆盖所述通孔；
在所述牺牲层表面形成第二金属层；
图案化所述第二金属层，在所述介质层中形成沟槽；
移除所述牺牲层和所述第二金属层。
其中，图案化所述第一金属层的步骤包括：在所述第一金属层表面形成有机抗反射层；在所述有机抗反射层表面涂布光刻胶层；图案化所述光刻胶层；以图案化的光刻胶层为掩膜刻蚀所述有机抗反射层和所述第一金属层直至露出所述覆盖层；移除所述光刻胶层和有机抗反射层。
图案化所述第二金属层的步骤包括：在所述第二金属层表面形成有机抗反射层；在所述有机抗反射层表面涂布光刻胶层；图案化所述光刻胶层；以图案化的光刻胶层为掩膜刻蚀所述有机抗反射层和所述第二金属层直至露出所述牺牲层；移除所述光刻胶层。
所述牺牲层的材料为有机抗反射材料Organic BARC。所述金属层的厚度为
所述金属层的材料为铝。所述有机抗反射层的厚度为
与现有技术相比，上述技术方案具有以下优点：
本发明的双镶嵌结构的形成方法首先在介质层上淀积一金属层作为硬掩膜层，然后在这层金属层表面形成有机抗反射层，以使形成的光刻胶掩膜图形更加清晰。通过采用金属层作为硬掩膜层(hard mask)，一方面能够阻止阻挡层中的氮离子与光刻胶接触，从而防止了光致抗蚀剂中毒现象的发生；另一方面，由于采用了金属硬掩膜层，光刻胶无须涂布得很厚，不但可防止光刻胶图形得倒塌现象，而且有利于进一步提高刻蚀分辨率。金属硬掩膜有利于更加精细微小的通孔和沟槽的刻蚀，在其表面采用普通的有机抗反射层(Organic BARC)代替硅基抗反射层(Si-BARC)便可使刻蚀图形更加清晰，降低了制造成本。此外，利用Organic BARC层作为刻蚀牺牲层，结合金属硬掩膜层的作用，可以一次刻蚀形成双镶嵌结构。而且，光致抗蚀剂在刻蚀过程之前已被去除，刻蚀后仅需去除剩余的BARC，简化了制造工艺。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1至图5为说明现有形成双镶嵌结构方法的剖面示意图；
图6至图17为根据本发明第一实施例的双镶嵌结构形成方法的剖面示意图；
图18至图25为根据本发明第二实施例的双镶嵌结构形成方法的剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
图6至图17为根据本发明第一实施例的双镶嵌结构形成方法的剖面示意图。所述示意图只是实例，其在此不应过度限制本发明保护的范围。首先，如图6所示，半导体衬底上通常具有多层包括介电层的互连结构，为简便起见图中仅示出了一层介电层100，该层也被称为金属间介电层，其材料可为氧化硅。在介电层100中通过光刻、刻蚀和淀积工艺形成铜导线101。利用化学机械研磨(CMP)工艺将介电层100和铜导电连线101表面磨平。然后，利用CVD工艺在上述介电层100和铜导电连线101表面淀积阻挡层102，阻挡层102的材料可为氮化硅(Si3N4)或氮氧化硅(SiON)，或氮碳氧化硅(SiOCN)，厚度为
上述阻挡层102一方面作为导电连线101中铜的扩散阻挡层，另一方面在后续刻蚀连接孔的步骤中被当作蚀刻停止层。接着，在上述阻挡层102表面淀积厚度为
的介质层103，该层也被称为层间介电层。介质层103是由化学气相淀积法沉积的低介电常数的无机硅基质层(Inorganic silicon based layer)，例如应用材料(AppliedMaterials)公司商标为黑钻石(black diamond)的二氧化硅(SiO2)、含碳氧化硅(SiCO)或氟化硅玻璃(FSG)。随后，在介质层103表面利用PECVD工艺再沉积一层材料为氧化硅的覆盖层104，厚度为
用来保护低介电常数材料电介质层103的介电常数不受后续工艺的影响。
在接下来的工艺步骤中，利用物理气相淀积(PVD)工艺在覆盖层104表面沉积一层金属层105，其材料可为铝，厚度为该金属层用作后续刻蚀介质层时的硬掩膜。在金属层105表面利用旋涂(spinon)工艺涂布抗反射层106，本实施例中，由于使用金属层作为硬掩膜，抗反射层106的材料可选择普通的有机抗反射材料(Organic Barc)，厚度为
然后，在抗反射层106表面涂布光刻胶，并利用光刻工艺，例如曝光、显影等形成具有沟槽开口图案的光刻胶图形107。上述光刻胶图形107、抗反射层106和金属层105构成了三层结构。
接下来如图7所示，以光刻胶图形107为掩膜刻蚀抗反射层106，直至露出金属层105，然后移除上述光刻胶图形107和抗反射层106。随后在金属层105表面涂布抗反射层和光刻胶层并利用曝光、显影等工艺形成另一光刻胶图形108和抗反射层图形106’，该光刻胶图形108界定通孔的位置，如图8所示。接下来以光刻胶图形108为掩膜刻蚀部分抗反射层106’和金属层105直至露出覆盖层104，如图9所示。
接着如图10所示，利用湿法或等离子灰化(ashing)工艺移除光刻胶图形108。然后以金属层105为掩膜刻蚀覆盖层104和介质层103形成通孔，如图11所示。在刻蚀过程中，采用金属层105作为硬掩膜，取代光刻胶，防止了阻挡层102中的氮离子与光刻胶接触，从而防止了光刻胶中毒现象的发生。
在接下来的工艺步骤中，如图12所示，在通孔中填充牺牲层109。为降低生产成本、简化工艺，牺牲层109的材料也选用有机抗反射材料。然后，如图13所示，刻蚀掉金属层105暴露的部分，直至露出了覆盖层104，金属层105表面的抗反射层106’也已被刻蚀掉，此时的金属层105便成为刻蚀沟槽的硬掩膜。继续刻蚀覆盖层104和介质层103，在介质层中形成沟槽，如图14所示。接着，如图15所示，移除金属层105，并去除剩余的牺牲层109，如图16所示。本实施例中还可利用另一金属掩膜继续刻蚀通孔底部的阻挡层102，从而露出铜导线101。
图18至图25为根据本发明第二实施例的双镶嵌结构形成方法的剖面示意图。如图18所示，在介电层200中形成铜导线201，利用化学机械研磨(CMP)工艺将介电层200和铜导电连线201表面磨平。然后，利用CVD工艺在上述介电层200和铜导电连线201表面淀积阻挡层202，阻挡层202的材料可为氮化硅(Si3N4)或氮氧化硅(SiON)，或氮碳氧化硅(SiOCN)，厚度为
接着，在上述阻挡层202表面淀积厚度为
的介质层203，该层也被称为层间介电层。介质层203是由化学气相淀积法沉积的低介电常数的无机硅基质层(Inorganic silicon based layer)，例如应用材料(Applied Materials)公司商标为黑钻石(black diamond)的二氧化硅(SiO2)、含碳氧化硅(SiCO)或氟化硅玻璃(FSG)。上述阻挡层202一方面可防止导电连线201中的铜向介质层203中扩散，另一方面在后续刻蚀通孔的步骤中作为蚀刻停止层。随后，在介质层203表面利用PECVD工艺再沉积一层材料为氧化硅的覆盖层204，厚度为
用来保护低介电常数材料电介质层203的介电常数不受后续工艺的影响。
接下来利用物理气相淀积工艺在覆盖层204表面沉积一金属层205，其材料可为铝，厚度为
该金属层205用作后续刻蚀通孔的硬掩膜。在金属层205表面利用旋涂(spin on)工艺涂布抗反射层206，本实施例中，由于使用金属层作为硬掩膜，抗反射层206的材料亦可选择普通的有机抗反射材料(Organic Barc)，厚度为
然后，在抗反射层206表面涂布光刻胶，并利用光刻工艺，例如曝光、显影等形成具有通孔开口图案的光刻胶图形207。上述光刻胶图形207、抗反射层206和金属层205构成了三层结构。
如图19所示，以光刻胶图形207为掩膜刻蚀抗反射层206和金属层205，直至露出覆盖层204。然后利用湿法或灰化工艺移除光刻胶图形207和抗反射层206。随后，以金属层205为硬掩膜，刻蚀覆盖层104和介质层203，从而在介质层203中形成通孔，在刻蚀过程中，金属层205作为硬掩膜取代光刻胶防止了阻挡层202中的氮离子与光刻胶接触，从而防止了光刻胶中毒现象的发生。如图20所示。
接着如图21所示，去除上述金属层205，在衬底表面涂布牺牲层208，该牺牲层208填充并覆盖通孔，同时覆盖在覆盖层204表面。然后，在牺牲层208表面利用PVD工艺沉积另一层金属层305，其材料也为铝，厚度为
该金属层305用作后续刻蚀沟槽的硬掩膜。在金属层305表面利用旋涂工艺涂布抗反射层209，本实施例中，由于使用金属层作为硬掩膜，抗反射层209的材料亦选择普通的有机抗反射材料(Organic Barc)，厚度为然后，在抗反射层209表面涂布光刻胶，并利用光刻工艺，例如曝光、显影等形成具有沟槽开口图案的光刻胶图形210。上述光刻胶图形210、抗反射层209和金属层305构成了另一个三层结构。
随后，如图22所示，以光刻胶图形210为掩膜刻蚀抗反射层209和金属层305，直至露出牺牲层208。然后移除上述光刻胶图形210。然后以金属层305为掩膜继续刻蚀牺牲层208、覆盖层204和介质层203，从而在介质层203中形成沟槽，如图23所示。在刻蚀过程中，金属层305作为硬掩膜取代光刻胶防止了阻挡层202中的氮离子与光刻胶接触，从而防止了光刻胶中毒现象的发生。
在接下来的工艺步骤中，如图24所示，移除剩余的抗反射层209，并去除金属层305和牺牲层208。本实施例中还可利用另一金属掩膜继续刻蚀通孔底部的阻挡层202，从而露出铜导线101，如图25所示。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1、一种双镶嵌结构的形成方法，包括：
提供具有介质层的半导体衬底，所述介质层表面具有覆盖层；
在所述覆盖层表面形成金属层；
图案化所述金属层，在所述介质层中形成通孔；
在所述通孔中填充牺牲层；
图案化所述金属层，在所述介质层中形成沟槽；
移除所述牺牲层。
其中，图案化所述金属层，在所述介质层中形成通孔的步骤包括：
在所述金属层表面形成第一掩膜图形；
在所述第一掩膜图形上形成第二掩膜图形；
经所述第二掩膜图形刻蚀所述金属层直至露出所述覆盖层；
移除所述第二掩膜图形；
以所述金属层为掩膜刻蚀所述介质层形成通孔。
2、根据权利要求1所述的方法，其特征在于，形成第一掩膜图形的步骤包括：
在所述金属层表面形成有机抗反射层；
在所述有机抗反射层表面涂布光刻胶层；
图案化所述光刻胶层；
以图案化的光刻胶层为掩膜刻蚀所述有机抗反射层直至露出所述金属层。
3、根据权利要求1所述的方法，其特征在于，图案化所述金属层，在所述介质层中形成沟槽的步骤包括：
以所述第一掩膜图形为掩膜刻蚀露出的金属层直至露出所述覆盖层；
移除所述第一掩膜图形；
以所述金属层为掩膜刻蚀所述介质层形成沟槽。
4、根据权利要求1所述的方法，其特征在于，形成所述第二掩膜图形的步骤包括：
在所述金属层和第一掩膜图形表面涂布光刻胶层；
图案化所述光刻胶层以形成定义通孔位置的第二掩膜图形。
5、根据权利要求1所述的方法，其特征在于：所述金属层的厚度为
6、根据权利要求5所述的方法，其特征在于：所述金属层的材料为铝。
7、根据权利要求2所述的方法，其特征在于：所述有机抗反射层的厚度为
8、根据权利要求1所述的方法，其特征在于：所述牺牲层的材料为有机抗反射材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100402404A CN100561706C (zh) | 2007-04-24 | 2007-04-24 | 双镶嵌结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100402404A CN100561706C (zh) | 2007-04-24 | 2007-04-24 | 双镶嵌结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101295667A CN101295667A (zh) | 2008-10-29 |
| CN100561706C true CN100561706C (zh) | 2009-11-18 |
Family
ID=40065832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100402404A Active CN100561706C (zh) | 2007-04-24 | 2007-04-24 | 双镶嵌结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100561706C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102332427A (zh) * | 2011-10-13 | 2012-01-25 | 上海华力微电子有限公司 | 第一层铜互连的制作方法 |
| CN103730406A (zh) * | 2012-10-11 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 一种双大马士革结构的制备方法 |
| CN104752333B (zh) * | 2013-12-31 | 2018-07-03 | 中芯国际集成电路制造(上海)有限公司 | 第一金属互连层的制作方法 |
| CN106847685A (zh) * | 2015-12-07 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 高k金属栅晶体管的形成方法 |
| CN112768342B (zh) * | 2019-11-02 | 2022-03-22 | 长鑫存储技术有限公司 | 一种半导体结构及其形成方法 |
| CN111244033B (zh) * | 2020-01-14 | 2023-05-12 | 重庆京东方显示技术有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| CN112366211A (zh) * | 2020-11-26 | 2021-02-12 | 武汉新芯集成电路制造有限公司 | 背照式图像传感器基板及背照式图像传感器的制造方法 |
-
2007
- 2007-04-24 CN CNB2007100402404A patent/CN100561706C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101295667A (zh) | 2008-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100419995C (zh) | 双镶嵌工艺 | |
| US6184142B1 (en) | Process for low k organic dielectric film etch | |
| CN100576499C (zh) | 双镶嵌结构的形成方法 | |
| US6331479B1 (en) | Method to prevent degradation of low dielectric constant material in copper damascene interconnects | |
| US9330974B2 (en) | Through level vias and methods of formation thereof | |
| CN101593689B (zh) | 光刻图案的形成方法和双镶嵌结构的制造方法 | |
| US20080026541A1 (en) | Air-gap interconnect structures with selective cap | |
| US7545045B2 (en) | Dummy via for reducing proximity effect and method of using the same | |
| CN100561706C (zh) | 双镶嵌结构的形成方法 | |
| EP1538665A1 (en) | Method of forming a dual damascene metal interconnection | |
| CN100561729C (zh) | 双镶嵌结构的制造方法 | |
| CN101355047B (zh) | 在低介电常数介质层中形成通孔的方法 | |
| EP2024993A1 (en) | Structures and methods for low-k or ultra low-k interlayer dielectric pattern transfer | |
| US7214612B2 (en) | Dual damascene structure and fabrication thereof | |
| CN101055421A (zh) | 双镶嵌结构的形成方法 | |
| CN100536107C (zh) | 单镶嵌结构与双镶嵌结构及其开口的形成方法 | |
| US7015149B2 (en) | Simplified dual damascene process | |
| US7704820B2 (en) | Fabricating method of metal line | |
| CN101740474B (zh) | 半导体器件、双镶嵌结构的制作方法 | |
| US7524760B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100578223B1 (ko) | 반도체소자의 듀얼대머신 형성방법 | |
| KR100421278B1 (ko) | 반도체소자의 제조방법 | |
| KR100382615B1 (ko) | 비아홀 형성 방법 | |
| KR20010066380A (ko) | 다층 배선을 갖는 반도체장치의 제조방법 | |
| KR20020054641A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111205 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111205 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |