CN100514590C - 防止焊垫剥离的制造方法以及防止焊垫剥离的结构 - Google Patents

防止焊垫剥离的制造方法以及防止焊垫剥离的结构 Download PDF

Info

Publication number
CN100514590C
CN100514590C CNB200610108104XA CN200610108104A CN100514590C CN 100514590 C CN100514590 C CN 100514590C CN B200610108104X A CNB200610108104X A CN B200610108104XA CN 200610108104 A CN200610108104 A CN 200610108104A CN 100514590 C CN100514590 C CN 100514590C
Authority
CN
China
Prior art keywords
weld pad
semiconductor
active circuit
dielectric layer
peeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200610108104XA
Other languages
English (en)
Other versions
CN101114600A (zh
Inventor
吴炳昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB200610108104XA priority Critical patent/CN100514590C/zh
Publication of CN101114600A publication Critical patent/CN101114600A/zh
Application granted granted Critical
Publication of CN100514590C publication Critical patent/CN100514590C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种防止焊垫剥离的制造方法，此方法为提供一半导体基底，半导体基底中已形成有有源电路结构。然后，于半导体基底上形成具有开口的介电层。其中，开口形成于对应有源电路结构的边缘位置上方的介电层中，且暴露出部分有源电路结构表面。接着，于半导体基底上方形成焊垫，以电性连接有源电路结构。其中，焊垫覆盖对应有源电路结构位置上方的介电层且填满开口。随后，形成保护层，以覆盖住介电层表面以及焊垫的边缘。

Description

防止焊垫剥离的制造方法以及防止焊垫剥离的结构
技术领域
本发明涉及一种集成电路的焊垫的技术，尤其涉及防止焊垫剥离的制造方法以及防止焊垫剥离的结构。
背景技术
一般而言，半导体元件都是以形成于表面的焊垫金属层作为内部电路与外部信号之间的连接介面，焊垫金属层是与内部电路做电性连接。在半导体元件的封装技术中，当集成电路元件完成后，还必须经过切割的步骤将晶片(wafer)切割成一块一块的管芯(die)，然后继续进行黏晶步骤，接着再利用引线接合(wire bonding)的方式藉由金(Au)金属线完成外部电路与焊垫金属层的电性连接，之后进行封胶步骤，即可完成整个半导体元件封装的工艺。
典型的焊垫金属层通常是矩形或方形，而在焊垫金属层的边角处(corner)会具有较高的应力(stress)。因此，在焊垫上进行引线接合工艺(或是焊接工艺)时，容易因参数控制不当而使焊垫金属层承受过大的应力，造成焊垫金属层剥离(peeling)，进而损害到焊垫金属层下方的元件。
特别是，随着工艺的持续发展，细间距引线接合(fine pitch wire bonding)方式的焊垫金属层的使用，会造成焊垫金属层剥离(peeling)的问题越发严重。因此，如何避免在半导体元件封装的工艺中，焊垫金属层因承受过大的应力，造成焊垫金属层剥离的问题，进而影响工艺良率，已成为目前业界努力的目标。
此外，在一些美国专利上也有揭露关于上述提及的相关技术，例如US6590296、US 5300815、US 5925935以及US 6858944等。以上作为本发明的参考文献。
发明内容
有鉴于此，本发明的目的是提供一种防止焊垫剥离的制造方法，能够克服在引线接合步骤中，焊垫容易剥离，而衍生的种种问题。
本发明的再一目的是提供一种防止焊垫剥离的结构，能够避免焊垫剥离发生，而损害到焊垫下方的元件。
本发明的又一目的是提供一种防止焊垫剥离的制造方法，能够克服在引线接合步骤中，焊垫容易剥离，而衍生的种种问题。
本发明的另一目的是提供一种防止焊垫剥离的结构，能够避免焊垫剥离发生，而损害到焊垫下方的元件。
本发明提出一种防止焊垫剥离的制造方法，此方法为提供一半导体基底，半导体基底中已形成有有源电路结构。然后，于半导体基底上形成具有开口的介电层。其中，开口形成于对应有源电路结构的边缘位置上方的介电层中，且暴露出部分有源电路结构表面。接着，于半导体基底上方形成焊垫，以电性连接有源电路结构。其中，焊垫覆盖对应有源电路结构位置上方的介电层且填满开口。随后，形成保护层，以覆盖住介电层表面以及焊垫的边缘。
依照本发明的实施例所述的防止焊垫剥离的制造方法，上述的焊垫例如是金属层，金属层的材质例如是铝。
依照本发明的实施例所述的防止焊垫剥离的制造方法，上述的开口例如是沟渠或孔洞。
依照本发明的实施例所述的防止焊垫剥离的制造方法，上述的保护层的材质例如是绝缘材料。
本发明另提出一种防止焊垫剥离的结构，此结构包括半导体基底、介电层、焊垫以及保护层。半导体基底中具有有源电路结构。介电层位于半导体基底上，且介电层中具有一开口。其中，开口位于对应有源电路结构的边缘位置上方的介电层中，且暴露出部分有源电路结构表面。焊垫位于该半导体基底上方，且覆盖对应有源电路结构位置上方的介电层并填满开口。保护层位于介电层上，且覆盖住焊垫的边缘。
依照本发明的实施例所述的防止焊垫剥离的结构，上述的焊垫例如是金属层，金属层的材质例如是铝。
依照本发明的实施例所述的防止焊垫剥离的结构，上述的开口例如是沟渠或孔洞。
依照本发明的实施例所述的防止焊垫剥离的结构，上述的保护层的材质例如是绝缘材料。
本发明又提出一种防止焊垫剥离的制造方法，此方法为提供一半导体基底，此半导体基底中已形成有有源电路结构。然后，于半导体基底上依序形成介电层以及图案化光致抗蚀剂层。其中，图案化光致抗蚀剂层暴露出对应有源电路结构及其侧边的部分半导体基底上方的介电层表面。随后，进行一蚀刻工艺，以图案化光致抗蚀剂层为掩模，移除所暴露出的介电层及其下方的部分半导体基底，以于半导体基底中形成开口。之后，移除图案化光致抗蚀剂层。继之，形成焊垫，以电性连接有源电路结构，焊垫是覆盖有源电路结构表面与部分介电层，且填满开口。接着，形成保护层以覆盖住介电层表面以及焊垫的边缘。
依照本发明的实施例所述的防止焊垫剥离的制造方法，上述的图案化光致抗蚀剂层例如是还包括覆盖住部分有源电路结构边缘及/或边角的表面。
依照本发明的实施例所述的防止焊垫剥离的制造方法，上述的焊垫例如是金属层，金属层的材质例如是铝。
依照本发明的实施例所述的防止焊垫剥离的制造方法，上述的保护层的材质例如是绝缘材料。
本发明再提出一种防止焊垫剥离的结构，此结构包括半导体基底、介电层、焊垫以及保护层。半导体基底中具有有源电路结构，且有源电路结构侧边的半导体基底中具有开口。介电层位于半导体基底上，且介电层暴露出有源电路结构的表面以及有源电路结构侧边的部分半导体基底的表面。焊垫位于半导体基底上方，且覆盖有源电路结构与部分介电层并填满开口。保护层位于介电层上，且覆盖住焊垫的边缘。
依照本发明的实施例所述的防止焊垫剥离的结构，上述的介电层例如是还包括位于部分有源电路结构边缘及/或边角的表面。
依照本发明的实施例所述的防止焊垫剥离的结构，上述的焊垫例如是金属层，金属层的材质例如是铝。
依照本发明的实施例所述的防止焊垫剥离的结构，上述的保护层的材质例如是绝缘材料。
本发明的方法是藉由形成于开口中的作为接触窗(via)的部分焊垫，使整个焊垫与内部电路电性连接，且后续形成的保护层可覆盖住焊垫的边缘，所以可强化焊垫边缘的接合度，特别是强化焊垫边角处(corner)的接合度。因此，在后续的引线接合工艺中，可避免引线后往上的拉力，使得焊垫承受过大的应力，特别是指焊垫的边角处，而造成焊垫剥离(peeling)，进而损害到焊垫下方的有源电路结构。此外，本发明的另一方法是藉由增加焊垫与其下方的导体层的接触面积，并以焊垫的箝住力量抵抗引线接合工艺中的往上的拉力，因此能够避免焊垫承受过大的应力，特别是指焊垫的边角处，而造成焊垫剥离，进而损害到焊垫下方的有源电路结构。另一方面，本发明的方法与现有技术相比，工艺上并未较为复杂，而且也不需要增加额外的光掩模费用，即可达到防止焊垫剥离的目的。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举数个实施例，并配合附图，作详细说明如下。
附图说明
图1A至图1D为依照本发明的一实施例所绘示的防止焊垫剥离的制造方法的流程剖面示意图；
图2是绘示图1B的一种的上视示意图，且图1B是图2中的沿剖面线I-I’的剖面示意图；
图3是绘示图1B的另一种的上视示意图，且图1B是图3中的沿剖面线II-II’的剖面示意图；
图4A至图4E为依照本发明的另一实施例所绘示的防止焊垫剥离的制造方法的流程剖面示意图；
图5是绘示图4B的一种的上视示意图，且图4B是图5中的沿剖面线III-III’的剖面示意图；
图6至图9绘示图4B的其他的上视示意图。
主要元件符号说明
100、200：半导体基底
102、202：导体层
104、204：介电层
106、208：开口
108、210：焊垫
110、212：保护层
206：图案化光致抗蚀剂层
具体实施方式
图1A至图1D为依照本发明的一实施例所绘示的防止焊垫剥离的制造方法的流程剖面示意图。
首先，请参照图1A，提供半导体基底100，此半导体基底100中已形成有有源电路结构(未绘示)。为了使图式较为简洁清楚，图1A中仅绘示出有源电路结构中的最上层的导体层102，并未绘示出有源电路结构中的全部元件，但本领域技术人员应该知道，有源电路结构例如是由多个电路元件以及多个金属内连线结构所构成。在本实施例中，以导体层102代表半导体基底100中的有源电路结构。
接着，请参照图1B，在半导体基底100上形成一介电层104。介电层104的材质例如是氧化硅、氮化硅或其他合适的介电材料，介电层104的形成方法例如是化学气相沉积法。
然后，请继续参照图1B，在介电层104中形成开口106。其中，开口106是形成于对应导体层102的边缘位置上方的介电层104中，而且开口106底部暴露出部分导体层104的表面。
在此实施例中，开口106可例如是孔洞，如图2所示，其绘示开口106为四个孔洞，而图1B是图2中的沿剖面线I-I’的剖面示意图。开口106的形成方法例如是，在介电层104上形成一图案化光致抗蚀剂层(未绘示)，此图案化光致抗蚀剂层的图案为暴露出部分介电层104表面的四个孔洞，且图案化光致抗蚀剂层的图案是形成于对应导体层102的边缘位置上方的介电层104中。然后，以此图案化光致抗蚀剂层为掩模，蚀刻所裸露出的介电层104，以形成的。
在另一实施例中，开口106可例如是沟渠，如图3所示，其绘示开口106为一环状沟渠，而图1B是图3中的沿剖面线II-II’的剖面示意图。
当然，开口106不限于是上述实施例中所绘示出的孔洞或沟渠，且本发明亦不对开口106的形状及数量做特别的限定。
之后，请参照图1C，在半导体基底100上方形成焊垫108，以电性连接导体层102。焊垫108覆盖对应导体层102位置上方的介电层104，且填满开口106。焊垫108例如是金属层，金属层的材质例如是铝金属。焊垫108的形成方法例如是，在半导体基底100上方形成一层铝金属层(未绘示)，以覆盖住整个介电层104，且填满开口106。然后，于铝金属层上形成一层图案化光致抗蚀剂层(未绘示)，以暴露出对应导体层102位置上方的铝金属层。接着，以图案化光致抗蚀剂层为掩模，蚀刻所裸露出的铝金属层，以形成的。
上述，形成于开口106中的焊垫108部分具有接触窗(via)的功用，能够使焊垫108与导体层102电性连接。
随后，请参照图1D，形成一保护层110，以覆盖住介电层104表面以及焊垫108的边缘。保护层110的材质例如是绝缘材料，其形成方法例如是化学气相沉积法。
接着，可继续进行引线接合(wire bonding)的工艺，以藉由形成焊线(未绘示)来完成外部电路与焊垫108的电性连接，之后再进行封胶步骤，即可完成整个半导体元件封装的工艺。后续的引线接合工艺及封胶步骤皆为此领域的技术人员所熟知，于此不再赘述。
值得注意的是，与现有的焊垫整个与内部电路接触而电性连接的方式不同，因为本发明的方法是藉由形成于开口中的作为接触窗(via)的部分焊垫，使整个焊垫与内部电路电性连接，且后续形成的保护层可覆盖住焊垫的边缘，所以可强化焊垫边缘的接合度，特别是强化焊垫边角处(corner)的接合度。因此，在后续的引线接合工艺中，可避免引线后往上的拉力，使得焊垫承受过大的应力，特别是指焊垫的边角处，而造成焊垫剥离(peeling)，进而损害到焊垫下方的有源电路结构。
此外，本发明的方法与现有技术相比，工艺上并未较为复杂，而且也不需要增加额外的光掩模费用，即可达到防止焊垫剥离的目的。
以下，说明本发明的一实施例的防止焊垫剥离的结构。
请再次参照图1D，本实施例的防止焊垫剥离的结构包括有半导体基底100、介电层104、焊垫108以及保护层110。其中，半导体基底100中具有一有源电路结构(未绘示)，在此实施例中，仅以绘示出的导体层102代表半导体基底100中的有源电路结构。介电层104位于半导体基底100上，且介电层104中具有开口106。开口106例如是孔洞或沟渠。特别是，开口106是位于对应导体层102的边缘位置上方的介电层104中，且开口106底部暴露出部分导体层102表面。另外，焊垫108位于半导体基底100上方，且覆盖住对应导体层102位置上方的介电层104，并填满开口106。焊垫108例如是金属层，金属层的材质例如是铝金属。保护层110位于介电层104上，且覆盖住焊垫108的边缘。保护层110的材质例如是绝缘材料。
本发明的结构可强化焊垫边缘的接合度，特别是强化焊垫边角处的接合度。因此，在后续的引线接合工艺中，可避免造成焊垫剥离，进而损害到焊垫下方的有源电路结构。
图4A至图4E为依照本发明的另一实施例所绘示的防止焊垫剥离的制造方法的流程剖面示意图。
首先，请参照图4A，提供半导体基底200，此半导体基底200中已形成有有源电路结构(未绘示)。为了使图式较为简洁清楚，图4A中仅绘示出有源电路结构中的最上层的导体层202，并未绘示出有源电路结构中的全部元件，但本领域技术人员应该知道，有源电路结构例如是由多个电路元件以及多个金属内连线结构所构成。在本实施例中，以导体层202代表半导体基底200中的有源电路结构。
接着，请参照图4B，在半导体基底200上依序形成介电层204以及图案化光致抗蚀剂层206。其中，此图案化光致抗蚀剂层206是暴露出对应导体层202位置上方的介电层204表面，以及暴露出导体层202侧边的部分半导体基底100上方的介电层204表面。
在本实施例中，图案化光致抗蚀剂层206的图案可例如是如图5所示，而图4B是图5中的沿剖面线III-III’的剖面示意图。在一实施例中，图案化光致抗蚀剂层206的图案还可例如是如图6、7所示。
另外，图案化光致抗蚀剂层206还可包括覆盖住部分导体层202边缘及/或边角的表面。在一实施例中，此图案化光致抗蚀剂层206的图案可例如是如图8、9所示。
当然，上述实施例中的图案化光致抗蚀剂层206的图案皆为举例说明，本发明并不对图案化光致抗蚀剂层206的图案的形状做特别的限定。
之后，请参照图4C，进行一蚀刻工艺，以图案化光致抗蚀剂层206为掩模，移除所暴露出的介电层204，且甚至会移除所暴露出的介电层204下方的部分半导体基底200，以于半导体基底200中形成开口208。开口208的底部表面可例如是高于导体层202的底部表面。在一实施例中，开口208的底部表面还可例如是低于导体层202的底部表面(未绘示)。
接着，请参照图4D，移除图案化光致抗蚀剂层206。随后，在半导体基底200上方形成一焊垫210，以电性连接导体层202。焊垫210覆盖住导体层202表面与部分介电层204，且填满开口208。焊垫210例如是一金属层，金属层的材质例如是铝金属。
之后，请参照图4E，形成一保护层212，以覆盖住介电层204表面以及焊垫210的边缘。保护层212的材质例如是绝缘材料，其形成方法例如是先于介电层204以及焊垫210上形成一层绝缘材料层(未绘示)。然后，移除部分绝缘材料层，暴露出部分焊垫210的表面，以形成的。
接着，可继续进行引线接合(wire bonding)的工艺，以藉由形成焊线(未绘示)来完成外部电路与焊垫210的电性连接，之后再进行封胶步骤，即可完成整个半导体元件封装的工艺。后续的引线接合工艺及封胶步骤皆为此领域的技术人员所熟知，于此不再赘述。
由上述可知，本发明的方法是藉由增加焊垫与其下方的导体层的接触面积，并以焊垫的箝住力量抵抗引线接合工艺中的往上的拉力。所以，能够避免焊垫承受过大的应力，特别是指焊垫的边角处，而造成焊垫剥离，进而损害到焊垫下方的有源电路结构。
同样地，上述的本发明的方法与现有技术相比，工艺上并未较为复杂，而且也不需要增加额外的光掩模费用，即可达到防止焊垫剥离的目的。
以下，说明本发明的另一实施例的防止焊垫剥离的结构。
请再次参照图4E，本实施例的防止焊垫剥离的结构包括有半导体基底200、介电层204、焊垫210以及保护层212。其中，半导体基底200中具有一有源电路结构(未绘示)，在此实施例中，仅以绘示出的导体层202代表半导体基底200中的有源电路结构。而且，导体层202侧边的半导体基底200中具有一开口208。介电层204位于半导体基底200上，且介电层204暴露出导体层202的表面以及导体层202侧边的部分半导体基底200的表面。在一实施例中，介电层204还可包括位于部分导体层202边缘及/或导体层202边角的表面。另外，焊垫210位于半导体基底200上方，且覆盖导体层202与部分介电层204，并填满开口208。焊垫210例如是金属层，金属层的材质例如是铝金属。保护层212位于介电层204上，且覆盖住焊垫210的边缘。保护层212的材质例如是绝缘材料。
由上述可知，本发明的结构可增加焊垫与其下方的导体层的接触面积，并且能够以焊垫的箝住力量抵抗引线接合工艺中的往上的拉力。因此，可避免焊垫承受过大的应力，特别是指焊垫的边角处，而造成焊垫剥离，进而损害到焊垫下方的有源电路结构。
综上所述，本发明的方法与结构至少具有下列优点：
1.本发明的方法与结构可强化焊垫边缘的接合度，特别是指强化焊垫边角处的接合度，因此可防止因焊垫剥离的发生，进而损害到焊垫下方的有源电路结构。
2.本发明的方法与结构可增加焊垫与其下方的导体层的接触面积，并以焊垫的箝住力量抵抗引线接合工艺中的往上的拉力，因此可防止因焊垫剥离的发生，进而损害到焊垫下方的有源电路结构。
3.本发明的方法与现有技术相比，工艺上并未较为复杂，而且也不需要增加额外的光掩模费用。
虽然本发明已以数个实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的前提下，可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求所界定者为准。

Claims (10)

1.一种防止焊垫剥离的制造方法，包括：
提供半导体基底，该半导体基底中已形成有有源电路结构；
于该半导体基底上依序形成介电层以及图案化光致抗蚀剂层，其中该图案化光致抗蚀剂层暴露出对应该有源电路结构及其侧边的部分该半导体基底上方的该介电层表面；
进行蚀刻工艺，以该图案化光致抗蚀剂层为掩模，移除所暴露出的该介电层及其下方的部分该半导体基底，以于该半导体基底中形成开口；
移除该图案化光致抗蚀剂层；
形成焊垫，以电性连接该有源电路结构，其中该焊垫覆盖该有源电路结构表面与部分该介电层且填满该开口；以及
形成保护层，以覆盖住该介电层表面以及该焊垫的边缘。
2.如权利要求1所述的防止焊垫剥离的制造方法，其中该图案化光致抗蚀剂层还包括覆盖住部分该有源电路结构边缘及/或边角的表面。
3.如权利要求1所述的防止焊垫剥离的制造方法，其中该焊垫包括金属层。
4.如权利要求3所述的防止焊垫剥离的制造方法，其中该金属层的材质包括铝。
5.如权利要求1所述的防止焊垫剥离的制造方法，其中该保护层的材质包括绝缘材料。
6.一种防止焊垫剥离的结构，包括：
半导体基底，该半导体基底中具有有源电路结构，且该有源电路结构侧边的该半导体基底中具有开口；
介电层，位于该半导体基底上，且该介电层暴露出该有源电路结构的表面以及该有源电路结构侧边的部分该半导体基底的表面；
焊垫，位于该半导体基底上方，且覆盖该有源电路结构与部分该介电层并填满该开口；以及
保护层，位于该介电层上且覆盖住该焊垫的边缘。
7.如权利要求6所述的防止焊垫剥离的结构，其中该介电层还包括位于部分该有源电路结构边缘及/或边角的表面。
8.如权利要求6所述的防止焊垫剥离的结构，其中该焊垫包括金属层。
9.如权利要求8所述的防止焊垫剥离的结构，其中该金属层的材质包括铝。
10.如权利要求6所述的防止焊垫剥离的结构，其中该保护层的材质包括绝缘材料。
CNB200610108104XA 2006-07-27 2006-07-27 防止焊垫剥离的制造方法以及防止焊垫剥离的结构 Expired - Fee Related CN100514590C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200610108104XA CN100514590C (zh) 2006-07-27 2006-07-27 防止焊垫剥离的制造方法以及防止焊垫剥离的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200610108104XA CN100514590C (zh) 2006-07-27 2006-07-27 防止焊垫剥离的制造方法以及防止焊垫剥离的结构

Publications (2)

Publication Number Publication Date
CN101114600A CN101114600A (zh) 2008-01-30
CN100514590C true CN100514590C (zh) 2009-07-15

Family

ID=39022838

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610108104XA Expired - Fee Related CN100514590C (zh) 2006-07-27 2006-07-27 防止焊垫剥离的制造方法以及防止焊垫剥离的结构

Country Status (1)

Country Link
CN (1) CN100514590C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779591B2 (en) * 2011-08-09 2014-07-15 Mediatek Inc. Bump pad structure
CN104576425A (zh) * 2014-12-16 2015-04-29 南通富士通微电子股份有限公司 单层基板封装工艺
CN104576586A (zh) * 2014-12-16 2015-04-29 南通富士通微电子股份有限公司 单层基板封装结构
CN105845659B (zh) * 2015-01-15 2019-04-26 中芯国际集成电路制造(上海)有限公司 引线焊垫结构及其形成方法
CN108231723B (zh) * 2016-12-22 2020-08-07 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
CN113725186B (zh) * 2021-11-02 2022-03-01 北京智芯微电子科技有限公司 芯片焊盘结构、芯片、晶圆及芯片焊盘结构制作方法

Also Published As

Publication number Publication date
CN101114600A (zh) 2008-01-30

Similar Documents

Publication Publication Date Title
US7476968B2 (en) Semiconductor device including an under electrode and a bump electrode
KR100636770B1 (ko) 반도체 장치 및 그 제조 방법
JP3258764B2 (ja) 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US6114755A (en) Semiconductor package including chip housing, encapsulation and the manufacturing method
JP2916326B2 (ja) 半導体装置のパッド構造
US6181016B1 (en) Bond-pad with a single anchoring structure
US20030102551A1 (en) Semiconductor device and method for manufacturing
US6084312A (en) Semiconductor devices having double pad structure
US5309025A (en) Semiconductor bond pad structure and method
JP2010147281A (ja) 半導体装置およびその製造方法
CN100514590C (zh) 防止焊垫剥离的制造方法以及防止焊垫剥离的结构
EP1109219A2 (en) Semiconductor device having a wiring layer
TW201227898A (en) Package substrate and fabrication method thereof
KR100416614B1 (ko) 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법
JP4095123B2 (ja) ボンディングパット及び半導体装置の製造方法
JP4357278B2 (ja) 集積回路ダイ製作方法
US20080303168A1 (en) Structure for preventing pad peeling
EP1544914A2 (en) Semiconductor device and method of manufacturing thereof
TWI804195B (zh) 半導體封裝結構及其製造方法
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
KR100668809B1 (ko) 웨이퍼 레벨 패키지
US7863184B1 (en) System and method for reducing corrosion of an integrated circuit through its bond pads
KR100266700B1 (ko) 반도체 칩 패키지 및 그 제조방법
TWI249214B (en) Assembly process
KR100336576B1 (ko) 웨이퍼 레벨 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20100727