CN100499026C - 制作半导体结构的方法与制作半导体结构的*** - Google Patents

制作半导体结构的方法与制作半导体结构的*** Download PDF

Info

Publication number
CN100499026C
CN100499026C CNB2007101376229A CN200710137622A CN100499026C CN 100499026 C CN100499026 C CN 100499026C CN B2007101376229 A CNB2007101376229 A CN B2007101376229A CN 200710137622 A CN200710137622 A CN 200710137622A CN 100499026 C CN100499026 C CN 100499026C
Authority
CN
China
Prior art keywords
etching
predecessor
pattern
layer
utilize
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007101376229A
Other languages
English (en)
Other versions
CN101154578A (zh
Inventor
左佳聪
岑翰儒
法玉祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101154578A publication Critical patent/CN101154578A/zh
Application granted granted Critical
Publication of CN100499026C publication Critical patent/CN100499026C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明是有关于一种用以制作半导体结构的方法与***，其中此种半导体结构的基材上至少覆盖有一材料层。此材料层的至少一部份为至少一第一前驱物所蚀刻，因此需定义出至少一材料图样。依附于此材料图样上的电荷会随着至少一放电气体被移除。

Description

制作半导体结构的方法与制作半导体结构的***
技术领域
本发明涉及制作半导体结构的方法与制作半导体结构的***，特别是涉及制作栅极结构的方法与制作栅极结构的***。
背景技术
随着各类电子产品的进步，半导体技术被广泛的应用于制造记忆体、中央处理单元(CPUs)、液晶显示器(LCDs)、发光二极管(LEDs)、激光二极管以及其他的元件或晶片组。为了达到高集成度以及高速度的目标，半导体积体电路的尺寸，如栅极结构的宽度，正不断的缩减当中。
在图1A及图1B等剖面图中绘示出一栅极结构的底切(undercut)以及基脚(footing)部分。
请参阅图1A，一基材100当中形成有一浅沟渠隔离结构105。一栅极介电层110以及一多晶硅层120依序形成于基材100上。像由栅极介电层110及多晶硅层120所如此形成的堆叠结构一般便被称之为栅极结构。栅极结构可以经由于基材100之上产生一介电层以及一层多晶硅材料的程序来形成，接着藉由对此介电层及多晶硅材料层进行光刻程序以及蚀刻程序可产生栅极介电层110及多晶硅层120。如图1A所示，在栅极结构区域的底部存在着一多余的底切115，例如存在于多晶硅层120以及栅极介电层110的底部。在某些蚀刻条件下，栅极结构会包含了形成于基材100上的一栅极介电层130以及一多晶硅层140，并且也会包含如图1B所示的基脚135。形成于栅极结构区域底部的基脚135亦为多余的。
如上所述，栅极结构的尺寸，如宽度，不断地缩小，所以在栅极结构的宽度上所产生的微小变化，有可能会对由此栅极结构所制成的电晶体的电气特性产生显著的影响。举例来说，如图1A所示的底切115会缩小多晶硅层120的截面积，进而增加了栅极结构的阻抗。再者，位于多晶硅层120底部的较小宽度“w1”可能会引起短通道效应，也会对利用此一栅极结构的电晶体的电流以及门槛电压产生不利的影响。如图1B所示的基脚135因为具有较大的截面积，降低了栅极结构的阻抗，进而产生了一些问题。另外，多晶硅层130所具有的较大宽度“w2”亦可能对电晶体的门槛电压及操作电流产生不必要的影响。因此，改善上述由底切与基脚所引起的各项缺点实有其必要性。
由此可见，上述现有的制作栅极结构的方法与***在使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般制作半导体结构的方法与制作半导体结构的***不能解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的制作半导体结构的方法与制作半导体结构的***，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的制作栅极结构的方法与***存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型的制作半导体结构的方法与制作半导体结构的***，能够改进一般现有的制作栅极结构的方法与***，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的制作栅极结构的方法与***存在的缺陷，而提供一种新型的制作半导体结构的方法与制作半导体结构的***，以解决不完美的栅极结构所带来的缺点。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种制作半导体结构的方法，其特征在于该方法包含以下步骤：形成至少一材料层于一基材上；蚀刻该材料层的一部分以定义出至少一材料图样，其中是利用至少一第一前驱物蚀刻该材料层；以及移除该材料图样的多个电荷，其中是利用至少一放电气体移除上述电荷。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的方法，其中所述的材料层包含一多晶硅层。
前述的方法，其中所述的材料层更包含一介电层位于该多晶硅层与该基材之间。
前述的方法，其中所述的第一前驱物包含氯气、溴化氢及四氟化碳至少其中之一，与氦、氧气及氮气至少其中之一。
前述的方法，其更包含蚀刻该材料层的该部分的步骤，其中是利用至少一第二前驱物蚀刻该材料层的该部分，且该第二前驱物包含氯气、溴化氢及四氟化碳至少其中之一，与氦、氧气及氮气至少其中之一。
前述的方法，其中所述的放电气体包含氦、氧气、氩及氮至少其中之一。
前述的方法，其中所述的在移除上述电荷的步骤中包含：一压力，介于10milli-Torr至100milli-Torr之间；一来源功率，介于100瓦特及500瓦特之间；一气体流动率，介于50标准立方公分/分钟及200标准立方公分/分钟之间；以及一处理时间，介于1秒钟及50秒钟之间。
前述的方法，其更包含过蚀刻该材料层，其中是利用至少一第三前驱物过蚀刻该材料层，该第三前驱物包含氯气、溴化氢及四氟化碳至少其中之一，与氦、氧气及氮气至少其中之一。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种制作半导体结构的方法，其包含以下步骤：形成一栅极介电层于一基材之上；形成一多晶硅层于该栅极介电层上；蚀刻该多晶硅层的一第一部分以定义出至少一材料图样，其中是利用至少一第一前驱物蚀刻该材料层；蚀刻该栅极介电层的至少一第二部分，其中是利用至少一第二前驱物蚀刻该栅极介电层；以及移除该材料图样的多个电荷，其中是利用至少一放电气体移除上述电荷。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的方法，其中所述的第一前驱物及该第二前驱物至少其中之一包含氯气、溴化氢及四氟化碳至少其中之一，与氦、氧气及氮气至少其中之一。
前述的方法，其中所述的放电气体包含氦、氧气、氩及氮至少其中之一。
前述的方法，其中所述的在移除上述电荷的步骤中包含：一压力，介于10milli-Torr至100milli-Torr之间；一来源功率，介于100瓦特及500瓦特之间；一气体流动率，介于50标准立方公分/分钟及200标准立方公分/分钟之间；以及一处理时间，介于1秒钟及50秒钟之间。
前述的方法，其更包含过蚀刻该多晶硅层的步骤，其中是利用至少一第三前驱物过蚀刻该材料层，其中该第三前驱物包含氯气、溴化氢及四氟化碳至少其中之一，与氦、氧气及氮气至少其中之一。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种制作半导体结构的***，其包含：一处理器；一蚀刻装置耦接至该处理器，其中该蚀刻装置用以利用至少一第一前驱物蚀刻形成于一第一基材上的一材料层的一部分，藉以定义出至少一材料图样，以及用以利用至少一放电气体移除该材料图样的多个电荷；以及一测量装置耦接至该处理器，其中该测量装置用以监测该材料图样的垂直外形，其中该处理器用以将该材料图样的垂直外形与一预定外形相比较，藉以产生至少一比较结果，并且将依据该比较结果所产生的一处理参数输入该蚀刻装置以处理一第二基材。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的***，其中所述的蚀刻装置用以提供：一压力，介于10milli-Torr至100milli-Torr之间；一来源功率，介于100瓦特及500瓦特之间；一气体流动率，介于50标准立方公分/分钟及200标准立方公分/分钟之间；以及一处理时间，介于约1秒钟及约50秒钟之间。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
为了达到上述目的，在一些具有示范性的实施例中，本发明提供了一种用以制作半导体结构的方法，包含了形成一材料层于一基材上。此材料层的至少一部分为至少一第一前驱物(precursor)所蚀刻，因此需定义出至少一材料图样。依附于此材料图样上的电荷会随着至少一放电气体被移除。
另外，为了达到上述目的，在一些具有示范性的实施例中，本发明另提供了一种用以制作半导体结构的***包含了一处理器、一蚀刻装置以及一测量装置。处理器是耦接至蚀刻装置及测量装置。蚀刻装置会利用至少一前驱物来蚀刻形成于一第一基材上的一材料层的至少一部分，因此需定义出至少一材料图样并利用至少一放电气体来移除材料图样的电荷。测量装置是用来测量材料图样的外形，其中，处理器会将所测量到的材料图样的外形与一预先定义的外形互相比较，藉以产生至少一比较结果，并且将依据此比较结果所产生的一处理参数送入蚀刻装置以处理一第二基材。
借由上述技术方案，本发明制作半导体结构的方法与制作半导体结构的***至少具有下列优点及有益效果：改善了栅极结构底切以及栅极结构基脚所引起的各项缺点。
综上所述，本发明是有关于一种用以制作半导体结构的方法与***，其中此种半导体结构的基材上至少覆盖有一材料层。此材料层的至少一部份为至少一第一前驱物所蚀刻，因此需定义出至少一材料图样。依附于此材料图样上的电荷会随着至少一放电气体被移除。本发明具有上述诸多优点及实用价值，其不论在方法或功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的制作栅极结构的方法与***具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1A及图1B为绘示出栅极结构的底切以及栅极结构的基脚的剖面图。
图2A至图2G为用以制作栅极结构的示范性方法的剖面图。
图3为用以制作半导体结构的***的方块图。
100：基材                  105：浅沟渠隔离结构
110：介电层                  115：底切
120：多晶硅层                130：介电层
135：基脚                    140：多晶硅层
200：基材                    200a：顶部表面
205：隔离结构                210：栅极介电层
210a：栅极介电层             210b：栅极介电层
215：材料层                  220：多晶硅层
220a：多晶硅材料图样         225：罩幕层
240：步骤                    245：电荷
245a：电荷                   250：步骤
260：步骤                    270：步骤
300：处理器                  310：蚀刻装置
320：测量装置                330：储存媒介
340：处理参数
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的制作半导体结构的方法与制作半导体结构的***其具体实施方式、结构、特征及其功效，详细说明如后。
有关本发明示范性实施例的说明需要连同附加的图示一同阅读，其中这些图示被视为本说明文件的一部分。在发明说明之中，一些相对性的词语，如“较低”、“较高”、“水平的”、“垂直的”、“之上”、“之下”、“向上”、“向下”、“顶部”及“底部”，以及由这些词语的衍生性词语，如“水平地”、“垂直地”及“水平的”等等，必须依据下列说明或图示讨论中所述的内容去做解释。这些相对性词语的作用是用以方便说明本发明，并非用以指定图示所表示的元件在建构或作业时的方向。
图2A至图2G为用以制作栅极结构的示范性方法的剖面图。
如图2A所示，至少一隔离结构205，如浅沟渠隔离结构或局部氧化硅(local oxidation of silicon，LOCOS)结构，形成于一基材200之上。其中，此隔离结构205可包含一介电材料，如氧化物、氮化物、氮氧化物、其他种类的隔离材料或这些隔离材料的组合物，并且可经由如浅沟渠隔离处理步骤、局部氧化硅处理步骤或其他类似的处理步骤来形成隔离结构205。基材200可为一P型或N型硅基材、硅绝缘(Silicon-Insulator，SOI)基材、三五族化合基材、显示器(如液晶显示器、电浆显示器或电激发光灯管显示器)基材或发光二极管基材。
在某些实施例中，至少一材料层215会形成于基材200之上。在某些实施例中，材料层215可包含一介电层(如氧化层、氮化层、氮氧化层或其他类似的材质)、传导层(如硅化层、多晶硅层、金属容纳层(如铝层、铜层、铝铜混合层、其他类似的材质层或这些材质的组合材质)或这些材质的组合材质。请参阅图2A，举例而言，材料层215可包含一栅极介电层210及多晶硅层220。其中，可以利用一热氧化程序、化学气相沉积程序或其他适当的程序来形成栅极介电层210(如氧化层、氮化层、氮氧化层、其他种类的介电材料层或这些材质的组合材质)。在使用热氧化成序的实施例当中，可以利用氧及/或二氧化氢做为与基材200产生反应的反应物，如此，即可在基材200之上产生栅极介电层210。在其他利用化学气相沉积程序的实施例当中，可使用硅烷族的化学物质(如硅甲烷SiH4或二氯硅甲烷SiH2Cl2)以及氧或二氧化氢做为反应物以在基材200之上产生栅极介电层210。可以利用如化学气相沉积程序步骤或其他类似的方法来形成多晶硅层220。在某些实施例中，利用多晶硅层220及栅极介电层210形成如后文所会提及的一栅极结构(未绘示在图2A中，但绘示于图2G中)。
请参阅图2B，一罩幕层225形成于如多晶硅层220的材料层215之上，其中，罩幕层225可包含如一光阻罩幕层、介电材料层(如氧化层、氮化层、氮氧化层或其他具有与材料层215(如多晶硅层220)不同蚀刻速率的材料层)或这些材质的组合材质。在示范性实施例当中，是利用光阻作为罩幕层225，而光阻图样225可为如任何适当的光刻程序步骤所形成。
请参阅图2C，是使用蚀刻步骤240使至少一前驱物(未绘示在图示中)部份地蚀刻材料层215(如多晶硅层220)，如此，便可形成至少一材料图样(如多晶硅材料图样220a)。其中，前驱物可包含如一氯气(Cl2)、溴化氢(HBr)及四氟化碳(CF4)至少其中之一，以及氦(He)、氧气(O2)及氮(N2)至少其中之一。在某些实施例中，步骤240一般被称之为“第一主蚀刻”(first mainetch)步骤。在步骤240中，氯、溴化氢及四氟化碳至少其中之一会分别被离子化成为氯离子、溴离子及氟离子，并且与多晶硅层220暴露出的部分(如未被罩幕层225遮盖的部分)产生反应，藉以对多晶硅层220进行部份蚀刻。在步骤240中，氦、氧及氮至少其中之一可被用来作为媒介气体。步骤240在实质上定义出了多晶硅材料图样220a的外形，如此，多晶硅材料图样220a的宽度可被形成在所需要的范围内，而此范围与所使用的技术以及所欲制作的特定电晶体有关联。在某些示范性实施例当中，多晶硅材料层220所暴露出的部分会被完全地蚀刻并移除，以暴露出栅极介电层210。在某些其他实施例中，多晶硅层220未为罩幕层225所遮盖并暴露出的部分，会持续地覆盖在栅极介电层210之上，亦即，多晶硅层220所暴露出的部分未被完全地蚀刻。残余下来多晶硅层(未绘示在图示中)可在随后的蚀刻步骤(如下文所述的步骤250)中被移除。在其他的实施例中，可利用步骤240来部份地或完全地移除栅极介电层210未为罩幕层225所遮盖的部分。
由于在步骤240中所提供的氯离子、溴离子及/或氟离子是被用来部份地移除多晶硅层220，此时，电荷245的数量可能会增加并且依附于多晶硅材料层220a(如依附于底部区域)。电荷245可能为正电荷或负电荷，其极性是与用以处理材料层215的离子或电浆有关系。
请参阅图2D，在此使用了另一蚀刻程序步骤250来处理多晶硅材料图样220a及/或栅极介电层210，藉以形成多晶硅材料图样220a及栅极介电层210a，其中是利用了至少一前驱物。在步骤250中所提供的前驱物可包含如氯、溴化氢及四氟化碳至少其中之一，以及氦、氧及氮至少其中之一。在某些实施例中，步骤250一般被称之为“第二主蚀刻”(Second Main Etch)步骤。在步骤250中，氯、溴化氢及四氟化碳至少会分别被离子化成为氯离子、溴离子及氟离子，并且与多晶硅材料图样220a及/或栅极介电层210产生反应。
在步骤240及250之间显著的差别在于，氧及/或氮以至于氯、溴化氢及/或四氟化碳在步骤250中的比例中是高于在步骤240中的，因此，在步骤250当中所提供的气体比例，会使多晶硅及/或栅极介电材料(如氧)在步骤250中被移除的速率不若在步骤240中一样的快速。换句话说，比较步骤250及240，在步骤250中对多晶硅层220及/或栅极介电层210有着较低的蚀刻速率。因此，在步骤250中，基材200的顶部表面(未标示在图示中)不会被蚀刻程序所穿透或破坏。
在某些实施例当中，是利用步骤250移除在上述步骤240中所余留下的多晶硅层。在另外的实施例当中，利用步骤250来移除栅极介电层210未为罩幕层225所遮盖的部分，藉以暴露出基材200的顶部表面(未标示在图示中)。
如同步骤240一般，在步骤250利用了氯离子、溴离子及氟离子来部份地移除多晶硅材料以形成多晶硅材料图样220a及/或栅极介电层210，此时，电荷245a(可能即为步骤240中所产生的电荷245及/或在步骤250中再行增加的新增电荷)的数量可能会增加成为蚀刻程序中所产生的副产品，并且会依附于多晶硅材料图样220a及/或邻于接多晶硅材料图样220a的栅极介电层210a的底部区域。换句话说，在步骤250中所产生的新增电荷会与在步骤240中所产生的电荷245一同聚积或互相中和。根据本例，电荷245为正电荷，所以若在步骤250中亦产生依附于结构上的正电荷，则正电荷245a即表示了这些聚积在一起的正电荷。在某些实施例中，若在步骤250中产生的是负电荷，则电荷245a会被用以表示数量较正电荷245来得少的正电荷，或者是被用以表示聚积在结构上的负电荷。若电荷245a是正电荷，而在随后的蚀刻程序中所提供的是负电荷(如氯离子、溴离子及/或氟离子)，则这些负离子会被吸引至电荷聚积的区域，栅极结构的底切部分便会由此形成。在其他实施例中，若电荷245a是负电荷，而在随后的蚀刻程序中所提供的亦为负电荷，则这些负离子会被排斥出负电荷聚积的区域，栅极结构的基脚部分便会由此形成。
在某些实施例中，在能够得到预定的多晶硅外形的前提下，可能只使用到步骤240及250其中之一来图样化多晶硅材料图样220a。在其他实施例中，提供了至少一外加的蚀刻步骤(未绘示在图示中)以得到预定的多晶硅外形。
请参阅图2E，在步骤260中实质性地移除了绘示于图2D中的电荷245a，其中，在步骤260中是利用了至少一放电气体来实质性地移除依附于多晶硅材料图样220a的电荷245a，而放电气体延伸至结构的方向如图示中的箭头标志所示。在某些实施例中，放电气体可包含氦、氧气、氩(Ar)、氮或其他类似的物质或这些物质的组合。在某些较佳实施例中，是利用氩做为放电气体来移除依附在多晶硅层220a及/或栅极介电层210a上的电荷245a。在步骤260当中，作业压力可能在约10milli-Torr(mT)至约100milli-Torr之间，来源功率可能在约100瓦特(Watt)及约500瓦特之间，气体流动率可能在约50标准立方公分/分钟及约200标准立方公分/分钟之间，以及处理时间可能在约1秒钟及约50秒钟之间，但在其他示范性实施例中，亦可能采用其他能够用来移除电荷的作业条件。
在某些实施例中，放电气体中并未包含能够与材料层215(如多晶硅层220a及/或栅极介电层210a)产生实质作用的气体。在其他实施例中，放电气体中包含了浓度低至不会与材料层215产生实质作用的一气体。据此，在步骤260中不会实质性地将多晶硅层220a及/或栅极介电层210a移除。
请参阅图2F，在步骤270中移除了栅极介电层210a中未为罩幕层225所遮盖的部分，藉以形成栅极介电层210b并暴露出基材200的顶部表面200a。在步骤270中利用了至少一前驱物，如氯气、溴化氢及四氟化碳至少其中之一以及氦、氧以及氮至少其中之一，其延伸至结构的方向如图式中的箭头标志所示。在某些实施例中，步骤270一般被称之为“过蚀刻”(over-etch，OE)步骤。在步骤270中，氯、溴化氢及/或四氟化碳会分别离子化成为氯离子、溴离子及氟离子，并与栅极介电层210a产生作用。
在步骤250及270之间显著的差别在于，氦、氧及/或氮以至于氯、溴化氢及/或四氟化碳在步骤270中的比例中是高于在步骤250中的，因此，在步骤270当中所提供的气体比例，会使栅极介电材料(如氧)在步骤270中被移除的速率不若在步骤250中一样的快速。换句话说，比较步骤270及250，在步骤270中对栅极介电层210a有着较低的蚀刻速率。因此，在步骤270中，可能不会对基材200的顶部表面200a造成实质性的破坏。
在某些实施例当中，利用步骤270来移除多晶硅材料(未标示在图示中)未为罩幕层225所遮盖的余留部分，其中此反应是发生在厚多晶硅层220的形成处或是在步骤240及/或250中具有低蚀刻速率的地方。因此，利用步骤270，可移除可能会在栅极结构之间造成短路现象的残留性多晶硅材料。
如以上所述有关图2D的说明，电荷245a会聚积在包含了多晶硅材料图样220a及/或栅极介电层210a的栅极结构中。在图2E所示的步骤260中，电荷245a被实质性地移除。在移除了多晶硅材料图样220a及/或栅极介电层210b上的电荷之后，在后续的蚀刻步骤(如过蚀刻步骤270)里所提供的电浆或离子，将不会被吸引至或被排斥出多晶硅材料图样220a极/或栅极介电层210b设定被移除的区域。因此，步骤270将不会对多晶硅材料图样220a及/或栅极介电层210b产生不利影响。据此，步骤260可被用来预防多晶硅材料图样220a(如在其底部)的底切或基脚的产生，否则这些底切或基脚便有可能产生在后续的蚀刻步骤(如步骤270)中。
请参阅图2G，罩幕层225在此被移除藉以形成包含多晶硅材料图样220a及栅极介电层210b的栅极结构。用来移除罩幕层225的方法取决于形成罩幕层225时所使用的材料。举例而言，若罩幕层225层的材料为光阻，则任何适当的光阻移除程序步骤皆可被用以移除移除光阻罩幕层225。
在某些实施例中，在形成了栅极结构之后，会再进一步在基材200之中与多晶硅材料图样220a邻接的位置形成源极/漏极区域。接着，也许会再在多晶硅材料图样220a上形成一硅化层(如硅化钨、硅化钴、硅化镍或其他类似的材质或这些材质的组合)以降低栅极结构的阻抗。如此，便完成了一电晶体结构。
本发明的范围并不为上述在图2A至图2G中所提出的实施例所限制。放电步骤260可与用以制作导线、通孔(vias)、接点、沟渠或其他电晶体结构的程序相结合。
图3所示为一用以制作电晶体结构的***的方块图，图示中的***可包含一处理器300、一蚀刻装置310以及一测量装置320，其中，处理器300同时与蚀刻装置310及测量装置320耦接。举例而言，处理器300可包含下列装置至少其中之一：一数位讯号处理器、微处理器、计算机或其他类似的装置或这些装置的组合。
蚀刻装置310被设定用以利用如前述的至少一前驱物，部份地蚀刻位于一第一基材上的一材料层，藉以定义出至少一材料图样，以及利用至少一放电气体移除材料图样的电荷。在某些实施例中，举例而言，蚀刻装置310可能包含一多重蚀刻器(poly etcher)、介电蚀刻器(dielectricetcher)、金属蚀刻器(metal etcher)或用以蚀刻其他半导体材料的***或这些装置的多种组合。在某些实施例中，蚀刻装置310被设定用以执行步骤240至270至少其中之一。
测量装置320被设定用以监测材料图样的垂直外形，如在图2C至图2F中所绘示的多晶硅材料图样220a。举例而言，测量装置320可能包含一关键尺寸原子例度量装置(Critical Dimension-Atomic Force Metrology，CD-AFM)、光谱式关键尺寸装置(Spectroscopic CD，SCD)、光学式关键尺寸装置(Optical CD，OCD)、扫描式电子显微镜(Scanning ElectronMicroscope，SEM)、关键尺寸扫描式电子显微镜(Critical Dimension SEM，CD-SEM)、截面扫描式电子显微镜(Cross Section SEM，X-SEM)或其他类似的装置或这些装置的组合。
在测量出材料图样的垂直外形之后，处理器300会进行此垂直外形与一预先设定的外形的比较，藉以产生至少一比较结果。接着，处理器300会输入依据该比较结果所产生的至少一处理参数340(如气体、气体流动率、处理压力、来源功率以及处理时间)给蚀刻装置310、以便处理下述的基材。
举例而言，在比较了材料图样的垂直外形及预设的外形之后，可能能够发现在材料图样的底部存在着一底切。此时，处理器300便可能会增加上述在图2中所提的步骤260的处理时间，藉以加强电荷245a的移除作业。相对的，若在材料图样的底部发现的是基脚，处理器300便可能会减少步骤260的处理时间，藉以得到所欲得到的图样外形。在其他示范性实施例中，处理器300可能会调整上述上述处理参数之外，一样是依据比较结果所产生的至少一其他处理参数。
在某些实施例中，此***会更进一步包含一储存媒介330。举例而言，此储存媒介330可能包含至少一随机存取记忆体(Random Access Memory，RAM)、软式磁碟装置(floppy diskette)、唯读记忆体(Read Only Memory，ROM)、快闪记忆装置(flash drive)、CD光碟装置、DVD光碟装置、硬碟装置、高密度可移动式磁碟装置(如由ZIP公司所出品的磁碟装置)或其他任何可为计算机所读取的储存媒介。举例而言，储存媒介330可被设定用来储存下列至少其中之一：测量出的材料图样的垂直外形、预设的外形、比较结果、包含有对应于比较结果的处理参数340的表格或其他类似的数据。
在某些其他实施例中，可以采用以计算机实现的程序及装置实行这些程序来实施本发明，亦可以利用纪录在有形媒介(如软式磁碟装置、唯读记忆体、CD光碟装置、硬碟装置、高密度可移动式磁碟装置、快闪记忆装置或其他任何可为计算机所读取的储存媒介)中的计算机程序码来实施本发明，其中，当这些计算机程序码为计算机所载入及执行时，该计算机即成为用以实现本发明的装置。本发明亦可能以计算机程序码的形式实现，举例而言，无论是被储存于储存媒介、为计算机载入及/或执行或为某些传输媒介(如电线所传输、电缆、光纤或电磁辐射)所传输，其中只要当此计算机程序码为计算机所载入及执行，该计算机即成为用以实现本发明的装置。当本发明为一通用处理器所实现，这些计算机程序码的程序段会将处理器设定成为具有特定作用的逻辑电路。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (15)

1、一种制作半导体结构的方法，其特征在于该方法包含以下步骤：
形成至少一材料层于一基材上；
蚀刻该材料层的一部分以定义出至少一材料图样，其中是利用至少一第一前驱物蚀刻该材料层；以及
移除该材料图样的多个电荷，其中是利用至少一放电气体移除上述电荷。
2、根据权利要求1所述的方法，其特征在于其中所述的材料层包含一多晶硅层。
3、根据权利要求2所述的方法，其特征在于其中所述的材料层更包含一介电层位于该多晶硅层与该基材之间。
4、根据权利要求1所述的方法，其特征在于其中所述的第一前驱物包含氯气、溴化氢及四氟化碳至少其中之一，与氦、氧气及氮气至少其中之一。
5、根据权利要求1所述的方法，其特征在于其更包含蚀刻该材料层的该部分的步骤，其中是利用至少一第二前驱物蚀刻该材料层的该部分，且该第二前驱物包含氯气、溴化氢及四氟化碳至少其中之一，与氦、氧气及氮气至少其中之一。
6、根据权利要求1所述的方法，其特征在于其中所述的放电气体包含氦、氧气、氩及氮至少其中之一。
7、根据权利要求1所述的方法，其特征在于其中所述的在移除上述电荷的步骤中包含：
一压力，介于10milli-Torr至100milli-Torr之间；
一来源功率，介于100瓦特及500瓦特之间；
一气体流动率，介于50标准立方公分/分钟及200标准立方公分/分钟之间；以及
一处理时间，介于1秒钟及50秒钟之间。
8、根据权利要求1所述的方法，其特征在于其更包含过蚀刻该材料层，其中是利用至少一第三前驱物过蚀刻该材料层，该第三前驱物包含氯气、溴化氢及四氟化碳至少其中之一，与氦、氧气及氮气至少其中之一。
9、一种制作半导体结构的方法，其特征在于其包含以下步骤：
形成一栅极介电层于一基材之上；
形成一多晶硅层于该栅极介电层之上；
蚀刻该多晶硅层的一第一部分以定义出至少一材料图样，其中是利用至少一第一前驱物蚀刻该材料层；
蚀刻该栅极介电层的至少一第二部分，其中是利用至少一第二前驱物蚀刻该栅极介电层；以及
移除该材料图样的多个电荷，其中是利用至少一放电气体移除上述电荷。
10、根据权利要求9所述的方法，其特征在于其中所述的第一前驱物及该第二前驱物至少其中之一包含氯气、溴化氢及四氟化碳至少其中之一，与氦、氧气及氮气至少其中之一。
11、根据权利要求9所述的方法，其特征在于其中所述的放电气体包含氦、氧气、氩及氮至少其中之一。
12、根据权利要求11所述的方法，其特征在于其中所述的在移除上述电荷的步骤中包含：
一压力，介于10milli-Torr至100milli-Torr之间；
一来源功率，介于100瓦特及500瓦特之间；
一气体流动率，介于50标准立方公分/分钟及200标准立方公分/分钟之间；以及
一处理时间，介于1秒钟及50秒钟之间。
13、根据权利要求9所述的方法，其特征在于其更包含过蚀刻该多晶硅层的步骤，其中是利用至少一第三前驱物过蚀刻该材料层，其中该第三前驱物包含氯气、溴化氢及四氟化碳至少其中之一，与氦、氧气及氮气至少其中之一。
14、一种制作半导体结构的***，其特征在于其包含：
一处理器；
一蚀刻装置耦接至该处理器，其中该蚀刻装置用以利用至少一第一前驱物蚀刻形成于一第一基材上的一材料层的一部分，藉以定义出至少一材料图样，以及用以利用至少一放电气体移除该材料图样的多个电荷；以及
一测量装置耦接至该处理器，其中该测量装置用以监测该材料图样的垂直外形，
其中该处理器用以将该材料图样的垂直外形与一预定外形相比较，藉以产生至少一比较结果，并且将依据该比较结果所产生的一处理参数输入该蚀刻装置以处理一第二基材。
15、根据权利要求14所述的***，其特征在于其中所述的蚀刻装置用以提供：
一压力，介于10milli-Torr至100milli-Torr之间；
一来源功率，介于100瓦特及500瓦特之间；
一气体流动率，介于50标准立方公分/分钟及200标准立方公分/分钟之间；以及
一处理时间，介于1秒钟及50秒钟之间。
CNB2007101376229A 2006-09-29 2007-07-27 制作半导体结构的方法与制作半导体结构的*** Active CN100499026C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/537,157 US7589005B2 (en) 2006-09-29 2006-09-29 Methods of forming semiconductor structures and systems for forming semiconductor structures
US11/537,157 2006-09-29

Publications (2)

Publication Number Publication Date
CN101154578A CN101154578A (zh) 2008-04-02
CN100499026C true CN100499026C (zh) 2009-06-10

Family

ID=39256140

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101376229A Active CN100499026C (zh) 2006-09-29 2007-07-27 制作半导体结构的方法与制作半导体结构的***

Country Status (2)

Country Link
US (1) US7589005B2 (zh)
CN (1) CN100499026C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211866A (zh) * 2019-05-20 2019-09-06 深圳市华星光电半导体显示技术有限公司 一种等离子体刻蚀方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900515B (zh) * 2014-03-07 2019-04-12 无锡华润上华科技有限公司 一种半导体器件蚀刻方法及半导体器件形成方法
US10811320B2 (en) * 2017-09-29 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Footing removal in cut-metal process
CN110931356B (zh) * 2018-09-19 2023-06-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0170456B1 (ko) * 1993-07-16 1999-03-30 세끼사와 다까시 반도체 장치 및 그 제조방법
US5843835A (en) * 1996-04-01 1998-12-01 Winbond Electronics Corporation Damage free gate dielectric process during gate electrode plasma etching
JP3165047B2 (ja) * 1996-12-12 2001-05-14 日本電気株式会社 ポリサイド膜のドライエッチング方法
JP3754234B2 (ja) * 1998-04-28 2006-03-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ゲート構造側壁の酸化膜の形成方法
JP2000353804A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4538209B2 (ja) * 2003-08-28 2010-09-08 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
KR100562674B1 (ko) * 2003-11-03 2006-03-20 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
KR100616193B1 (ko) * 2004-09-15 2006-08-25 에스티마이크로일렉트로닉스 엔.브이. 비휘발성 메모리 소자의 게이트 전극 형성방법
US7109085B2 (en) * 2005-01-11 2006-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Etching process to avoid polysilicon notching
US7588946B2 (en) 2005-07-25 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling system for gate formation of semiconductor devices
US7579282B2 (en) * 2006-01-13 2009-08-25 Freescale Semiconductor, Inc. Method for removing metal foot during high-k dielectric/metal gate etching
US20070190795A1 (en) * 2006-02-13 2007-08-16 Haoren Zhuang Method for fabricating a semiconductor device with a high-K dielectric

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211866A (zh) * 2019-05-20 2019-09-06 深圳市华星光电半导体显示技术有限公司 一种等离子体刻蚀方法

Also Published As

Publication number Publication date
CN101154578A (zh) 2008-04-02
US7589005B2 (en) 2009-09-15
US20080081441A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
TWI654760B (zh) 具有組合遮罩之高深寬比蝕刻
KR100892797B1 (ko) 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법
US8294278B2 (en) Methods for pitch reduction
CN104752363B (zh) 快闪存储器的形成方法
US20070197033A1 (en) High aspect ratio contacts
CN101461040A (zh) 适用于在硅(si)中产生方形切口的湿式蚀刻及所获得的结构
TWI651805B (zh) 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法
CN106206445B (zh) 存储器结构的形成方法
CN100499026C (zh) 制作半导体结构的方法与制作半导体结构的***
CN102315112A (zh) 堆栈金属栅极的刻蚀方法
TWI471904B (zh) 在製造一半導體裝置期間使用之方法、用於形成非對稱半導體裝置特徵之方法及包括該半導體裝置之結構
CN105762114B (zh) 半导体结构的形成方法
CN102779728A (zh) 利用脉冲式无氟碳化合物等离子体的沟槽蚀刻方法
CN103094476B (zh) 相变合金材料的无损刻蚀方法
CN101777485A (zh) 刻蚀方法
CN102054674B (zh) 金属栅电极和金属栅电极的制作方法
CN108695234B (zh) 空气隙的形成方法、nand闪存及其形成方法
CN101996877B (zh) 刻蚀方法以及形成浅沟槽隔离结构的方法
CN101207074B (zh) 具有金属元件的集成电路
CN107941861B (zh) 纳米级气敏传感器的形成方法
TW202242992A (zh) 半導體結構的形成方法
KR100277859B1 (ko) 반도체 소자의 제조 방법
KR100431993B1 (ko) 반도체 소자의 텅스텐 게이트의 형성 방법
KR20010026064A (ko) 반도체장치 제조를 위한 텅스텐 플러그 형성방법
KR20020010792A (ko) 반도체소자의 식각방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant