CN100492245C - 一种高电源抑制比的nmos基准电压源 - Google Patents

Abstract

本发明公开了一种高电源抑制比的NMOS基准电压源，它含有：一个NMOS预基准源电路，其输出为基准源电路供电，包括四个耗尽型NMOS管和四个增强型NMOS管；一个基准源电路，包括四个耗尽型NMOS管和四个增强型NMOS管。本发明的基准源结构新颖，电路结构简单合理，不需要三极管、电阻、电容等，在普通的硅栅P阱CMOS工艺上，只需增加耗尽型NMOS的调沟注入即可，大大简化了工艺，降低成本。由于有了预基准源电路的初步稳压，使得基准源电路的输入电压受电源电压变化的影响很小，大大提高了基准电压源的电源抑制比，其电源抑制比可达到75dB以上。它可广泛应用于模拟集成电路中的电源管理电路，尤其是低压差线性电源领域。

Description

一种高电源抑制比的NMOS基准电压源

技术领域

本发明涉及一种NMOS基准电压源，特别涉及一种高电源抑制比的NMOS的基准电压源电路。它直接应用的领域是模拟集成电路中的电源管理电路，尤其是低压差线性电源。

背景技术

基准电压源电路是模拟集成电路的核心单元电路，尤其在电源管理电路中的低压差线性电源中，基准电压源决定了低压差电源的性能指标。目前，基准电压源种类繁多，有齐纳基准源、带隙基准源、具有二阶补偿的带隙基准源等，具有NMOS基准源的结构较少，图1是典型的NMOS基准结构(参见文献：龚明甫等，“E/D NMOS基准电压源”，电子学报，1987，15(2)：76-82.)。它采用耗尽型NMOS管与增强型NMOS管串联构成偏置，其偏置接耗尽型NMOS管M3的栅极与M4串联，M4的栅极接地，这样使基准输出的上拉管M3偏置、下拉管M4的栅极恒定，因而使基准电压源输出恒定。该基准电压源的特点是基准的输出可以片上微调，温度性能好。但它的缺点：一是由M1、M2产生的偏置受工艺影响较大，调整到所需要的值较困难；二是基准电压源的电源抑制比(电源抑制比是基准电压源的一项重要指标)不高，只有60dB左右，不适合于高电源抑制比的应用领域，如PDA、手机、数码、MP3等手持便携式仪器。

发明内容

本发明所要解决的技术问题在于发明一种高电源抑制比的NMOS基准电压源电路。

本发明解决上述技术问题所采取的技术方案在于：它包括预基准源电路、基准源电路两部分，采用第一级预基准源电路的输出作为基准源电路的电源，分别由耗尽型NMOS管、增强型NMOS连接而成，其特征在于，它含有：

一个NMOS预基准源电路，输出预基准电压V_Pre-Vref，包括：

四个耗尽型NMOS管N1、N2、N3、N4，作为预基准源电路的启动电路，确定预基准源电路的电流，其中，N1的漏极接电源V_CC，N1的源极接N2的漏极、N2的源极接N3的漏极、N3的源极接N4的漏极；

四个增强型NMOS管N5、N6、N7、N8，调整预基准源电路的预基准电压V_Pre-Vref，其中，N5的漏极接N4的源极，N5的源极接N6的漏极、N6的源极接N7的漏极、N7的源极接N8的漏极；

N1、N2、N3、N4和N5、N6、N7、N8的栅极互相连接在一起，并与N1、N2、N3、N4的衬底相连后接预基准源电路的预基准电压V_Pre-Vref输出端，N5、N6、N7、N8的衬底相连后接地GND；

一个基准源电路，输出基准电压V_ref，包括：

四个耗尽型NMOS管N9、N10、N11、N12，作为基准源电路的启动电路，确定基准源电路的电流，其中，N9的漏极接预基准源电路的预基准电压V_Pre-Vref输出端，N9源极接N10的漏极、N10的源极接N11的漏极、N11的源极接N12的漏极，N12的源极为基准源电路的基准电压V_ref输出端；

四个增强型NMOS管N13、N14、N15、N16，调整基准源电路的基准电压V_ref，其中，N13的漏极接N12的源极，N13源极接N14的漏极、N14的源极接N15的漏极、N15的源极接N16的漏极；

N9、N10、N11、N12和N13、N14、N15、N16的栅极连在一起，并与N9、N10、N11、N12的衬底相连后接基准源电路的基准电压V_ref输出端，N13、N14、N15、N16的衬底相连后接地GND。

有益效果：

本发明的E/D NMOS基准电压源结构包括预基准源电路、基准源电路两部分。与传统的E/D NMOS基准电压源电路相比，它具有以下特点：

1.该基准电压源电路结构简单合理，不需要三极管、电阻、电容等，其制作工艺在普通的硅栅P阱CMOS工艺上，只需增加耗尽型NMOS的调沟注入即可，大大简化了工艺，降低了成本。

2.预基准源电路由耗尽型NMOS管N1、N2、N3、N4和增强型NMOS管N5、N6、N7、N8构成，便于调整预基准源电路的预基准电压V_Pre-Vref的性能，克服了传统基准电压源中偏置调整较困难的缺点。基准源电路由耗尽型NMOS管N9、N10、N11、N12，作为基准源电路的启动电路，确定基准源电路的电流；增强型NMOS管N13、N14、N15、N16调整基准源电路的基准电压V_ref的性能，便于调整基准源电路的值和温度特性参数。

3.由于有了预基准源电路的初步稳压，使得基准源电路的输入电压，即预基准电压V_Pre-Vref受电源电压的变化很小，大大提高了本基准源电路的电源抑制比，该基准电压源的电源抑制比可达75dB以上。

附图说明

图1为传统的NMOS基准电压源的电原理框图；

图2为本发明的NMOS基准电压源的电原理框图；

图3为本发明具体实施的NMOS基准电压源的电路图。

具体实施方式

本发明的具体实施方式不仅限于下面的描述，现结合附图加以进一步说明。

本发明具体实施的E/D NMOS基准电压源的电路图如图3所示。它由一个E/D NMOS预基准源电路和基准源电路组成，具体结构和连接关系、作用关系与本说明书的发明内容部分相同，此处不再重复。它的工作原理如下：

为了便于推算，将耗尽型NMOS管N1、N2、N3、N4看成一个等效的NMOS管N1^*，其阈值电压为N_TD，沟道宽度为W_N1，沟道长度为L_N1；同理，将NMOS管增强型N5、N6、N7、N8看成一个等效的NMOS管N2^*，其阈值电压为N_T2，沟道宽度为W_N2，沟道长度为L_N2。设流过MOS管的电流为I_dd，输出为预基准电压V_Pre-Vref。

对于N1^*管：因V_GS1-V_T≤V_DS1，有(1)式成立：

I_dd＝k_p1×(V_GS1-V_TD)²   (1)

(1)式中，V_TD为N1管的阈值电压， $k_{p1}=\frac{\mathrm{\μ}\′{\mathrm{\ϵ}}_0{\mathrm{\ϵ}}_{\mathrm{si}}}{t_{\mathrm{ox}}}\left(\frac{W_{N1}}{L_{N1}}\right).$

对于N2^*管：因V_GS2-V_T≤V_DS2，有(2)式成立：

I_dd＝k_p2×(V_GS2-V_T2)²   (2)

(2)式中，V_T为N2管的阈值电压， $k_{p2}=\frac{\mathrm{\μ}{\mathrm{\ϵ}}_0{\mathrm{\ϵ}}_{\mathrm{si}}}{t_{\mathrm{ox}}}\left(\frac{W_{N2}}{L_{N2}}\right),$

根据(1)、(2)得出：

k_p1×(V_GS1-V_TD)²＝kp₂×(V_GS2-VT₂)²   (3)

因V_GS1＝0，V_GS2＝V_Pre-Vref，(3)式简化为：

k_p1×V_TD ²＝k_p2×(V_Pre-Vref-V_T2)²

$V_{\mathrm{Pre}-\mathrm{Vref}}=V_{T2}\±\sqrt{K_{P1}/K_{P2}}\×V_{\mathrm{TD}}---\left(4\right)$

由于N2管要导通，V_Pre-Vref必定高于N2管的阈值电压，所以V_Pre-Vref舍小值取大值：

$V_{\mathrm{Pre}-\mathrm{Vref}}=V_{T2}+\sqrt{\frac{\mathrm{\μ}\′\×W_{N1}\×L_{N2}}{\mathrm{\μ}\×L_{N1}\×W_{N2}}}\×V_{\mathrm{TD}}---\left(5\right)$

电路上电瞬间，耗尽型NMOS管N1、N2、N3、N4导通，使预基准电压V_Pre-Vref输出高，由于预基准电压V_Pre-Vref为高，则增强型NMOS管N5、N6、N7、N8导通，将预基准V_Pre-Vref拉低，逐渐达到平衡，输出稳定的值即预基准电压V_Pre-Vref(为2.5V左右)，该值的大小与耗尽管NMOS、增强型NMOS尺寸、阈值电压有关。预基准源电路的预基准电压V_Pre-Vref作为基准源电路的电源V_CC。

同理：为了便于推算，将耗尽型NMOS管，N9、N10、N11、N12看成一个等效的NMOS管N9^*，其阈值电压为N_TD，沟道宽度为W_N9，沟道长度为L_N9，将增强型N13、N14、N15、N16看成一个等效的NMOS管N13^*，其阈值电压为N_T2，沟道宽度为W_N13，沟道长度为L_N13。参照式(5)，可以得出基准电压V_ref为：

$V_{\mathrm{ref}}=V_{T2}+\sqrt{\frac{\mathrm{\μ}\′\×W_{N9}\×L_{N13}}{\mathrm{\μ}\×L_{N9}\×W_{N13}}}\×V_{\mathrm{TD}}---\left(6\right)$

电路上电瞬间，耗尽型NMOS管N9、N10、N11、N12导通，使基准电压V_ref输出高，由于基准电压V_ref为高，则增强型NMOS管N13、N14、N15、N16导通，将基准电压V_ref拉低，逐渐达到平衡，输出稳定的值即基准电压V_ref，其输出曲线随着输入电压的提高不变，该值的大小与耗尽管NMOS、增强型NMOS尺寸、阈值电压有关。

从以上分析可以看出，本基准电压源的输出电压只与阈值电压、NMOS管的参数有关，只要设计正确的NMOS管的参数，则可以得到所需要的基准电压V_ref。

本发明的基本参数要求为：

耗尽型NMOS管的阈值电压V_TD：-0.8～-1.6V，源漏间电压V_DS≥16V；

增强型NMOS管的阈值电压V_T：0.8～1.2V，源漏间电压V_DS≥16V；

耗尽型NMOS、增强型NMOS管的栅氧厚度35nm～45nm；

预基准源电路的预基准电压V_Pre-Vref：2.5V±0.2V；

基准源电路的基准电压V_ref：1.66V±0.1V；

本基准电压源的电源抑制比：≥75dB；

本基准电压源的静态电流：≤5μA。

本发明的制造工艺为通用的硅栅P阱CMOS工艺。

Claims (2)

1.一种高电源抑制比的NMOS基准电压源，其特征在于，它含有：

一个NMOS预基准源电路，输出预基准电压V_Pre-Vref，包括：

四个耗尽型NMOS管N1、N2、N3、N4，作为预基准源电路的启动电路，确定预基准源电路的电流，其中，N1的漏极接电源V_CC，N1的源极接N2的漏极、N2的源极接N3的漏极、N3的源极接N4的漏极；

四个增强型NMOS管N5、N6、N7、N8，调整预基准源电路的预基准电压V_Pre-Vref，其中，N5的漏极接N4的源极，N5的源极接N6的漏极、N6的源极接N7的漏极、N7的源极接N8的漏极；

N1、N2、N3、N4和N5、N6、N7、N8的栅极互相连接在一起，并与N1、N2、N3、N4的衬底相连后接预基准源电路的预基准电压V_Pre-Vref输出端，N5、N6、N7、N8的衬底相连后接地GND；

一个基准源电路，输出基准电压V_ref，包括：

四个耗尽型NMOS管N9、N10、N11、N12，作为基准源电路的启动电路，确定基准源电路的电流，其中，N9的漏极接预基准源电路的预基准电压V_Pre-Vref输出端，N9源极接N10的漏极、N10的源极接N11的漏极、N11的源极接N12的漏极，N12的源极为基准源电路的基准电压V_ref输出端；

四个增强型NMOS管N13、N14、N15、N16，调整基准源电路的基准电压V_ref，其中，N13的漏极接N12的源极，N13源极接N14的漏极、N14的源极接N15的漏极、N15的源极接N16的漏极；

N9、N10、N11、N12和N13、N14、N15、N16的栅极连在一起，并与N9、N10、N11、N12的衬底相连后接基准源电路的基准电压V_ref输出端，N13、N14、N15、N16的衬底相连后接地GND。

Images