CN100477498C - 电流控制cmos宽带数据放大器或均衡器电路 - Google Patents

Abstract

本发明涉及一种不附加激励或负载的可调增益和频率响应的电流控制CMOS(C3MOS)完全差分集成宽带放大器/均衡器。提出了一种新的方法，通过该方法可以使用C3MOS宽带数据级实现可调增益的放大器和均衡器。这被称为C3MOS宽带数据放大器/均衡器电路。其用到使用两个单独晶体管电流源供电的宽带差分晶体管对。在宽带差分晶体管对的两个晶体管的源极之间耦合有可开关RC网络。所述可开关RC网络可以通过多种不同的方式实现，包括使用多个元件(如：并联连接的电容和电阻)。在这样的实施例中，每个元件可以具有单独的开关以控制其与可开关RC网络的连接，从而能够执行较大范围的放大和均衡。

Description

电流控制CMOS宽带数据放大器或均衡器电路

技术领域

本发明涉及通信设备，更确切地说，涉及应用于所述通信设备之中的放大和均衡技术。

背景技术

高速电路技术如电流控制CMOS(或C3MOS)逻辑的发展给使用标准CMOS加工技术制造的电路的速度带来了显著的提高。

为使通信***适应各种不同输入数据通信信道类型，需要宽带数据放大器能够在提供平滑的频率响应的同时提供不同放大等级的高通响应。在另一实施例(公开号为20040028158的美国专利申请)中，为输入数据提供了两条单独的路径：(1)一条具有平滑的频率响应(2)另一条具有高通频率响应。经过这两条路径之后，信号在加总级被合并。两条路径的相对强度可以进行调节，以使总的数据通路具有不同放大级别的高通响应和高频。当高通路径完全关闭时，可以得到平滑的频率响应。

图1是现有技术中可调放大器/均衡器的两路径实施例100的示意图。对于传输速率为10Gbps(吉比特每秒)或更高的情况，数据放大器或均衡器一般要消耗相当多的能量。在可调均衡器的两路径方法中，三个高速模块需要加电(即平滑增益级110、高通增益级120以及用于控制平滑增益级110和高通增益级120的控制模块130)。如果考虑到求和器，则要用到三个高速模块。求和器尤其耗能，因为它有两对全速的数据输入。这给高速数据路径增加了相当大的附加负载。

另外，输入数据同时和平滑增益级110和高通增益滤波级120相连接。如果此合并后的输入信号(即同时提供给平滑增益级110和高通增益滤波级120的信号)与前项缓冲输出相连，则这种配置会显著加大前一级的负载。这将产生不期望的和有害的影响，减小数据路径的带宽。另外，如果此合并后的输入与接收器的输入端直接相连，由于额外的电容负载，将会导致接收器的输入与PCB(印刷电路版)焊线之间的阻抗匹配度严重下降(即会导致严重的阻抗错配)。由于会产生大量的反射，这会导致更不期望的和更有害的影响，会极大地降低输入数据的完整性。此现有技术中两路径的实施例100的另一潜在问题是：当通过两条不同路径的信号在求和器中被合并在一起时，如果两条路径的延时明显不同，会产生额外的抖动。可见，尽管现有技术两路径的实施例100至少提供了一种具有可调增益和均衡器级的解决方案，但是它有明显的局限。更确切地说，在所有其它问题之中，现有技术两路径的实施例100耗能大，会引入不希望的阻抗错配，需要非常小心地保证两条路径具有充分接近的时间延迟。

显然，技术上仍需要具有可调合并放大器/均衡器级、以适应不同数据信道的解决方案，且该方案不会有增加能耗和负载，不会引入任何上述现有技术两路径的实施例100所产生的不希望的和不良的影响。

从以上讨论可见，极度需要可适应不同数据信道、且不会增加能耗和负载的可调合并放大器/均衡器级。

发明内容

本发明的装置和方法将在后文结合附图说明、具体实施方式和权利要求进行进一步说明。

根据本发明的一个方面，提供了一种带有可调增益和频率响应的电流控制CMOS(C3MOS)宽带数据放大器或均衡器电路，所述电路包括：

第一差分晶体管，所述晶体管包括源极、栅极和漏极；

第二差分晶体管，所述晶体管包括源极、栅极和漏极；

第一电流源，其与第一差分晶体管的源极相耦合；

第二电流源，其与第二差分晶体管的源极相耦合；

第一输出阻抗，其包括第一输出电阻和与之串连的第一并联峰化电感，所述第一输出阻抗耦合在第一差分晶体管的漏极和电源电压之间；

第二输出阻抗，其包括第二输出电阻和与之串连的第二并联峰化电感，所述第二输出阻抗耦合在第二差分晶体管的漏极和电源电压之间；

第一输入阻抗，其耦合于所述C3MOS宽带数据放大器或均衡器电路的第一差分输入和第一差分晶体管的栅极之间；以及

第二输入阻抗，其耦合于所述C3MOS宽带数据放大器或均衡器电路的第二差分输入和第二差分晶体管的栅极之间；

第一电容，其耦合于第一差分晶体管的漏极和第二差分晶体管的栅极之间；

第二电容，其耦合于第二差分晶体管的漏极和第一差分晶体管的栅极之间；以及

可开关RC网络，其包括并连联接的电阻和电容，所述RC网络耦合于第一差分晶体管的源极和第二差分晶体管的源极之间。

优选地，所述第一输入阻抗包括第一串连电感；所述第二输入阻抗包括第二串连电感。

优选地，所述可开关RC网络包括并联的多个电阻；以及

所述可开关RC网络包括与多个电阻相对应的多个开关，这样所述多个开关可以对整数个电阻进行选择，该整数个电阻可以是多个电阻中的一个或者全部。

优选地，所述可开关RC网络中的电阻是可变电阻；所述可开关RC网络中的电容是可变电容。

优选地，所述可开关RC网络中的电阻是可变电阻，且可以通过包括源极、栅极和漏极的PMOS(P-沟道金属氧化物半导体)或者NMOS(N-沟道金属氧化物半导体)晶体管实现；且

PMOS或NMOS晶体管的栅极电压控制PMOS或NMOS晶体管的导电率，从而决定了PMOS或NMOS晶体管的电阻。

优选地，所述可开关RC网络中电阻值用于控制C3MOS宽带数据放大器或均衡器电路从低频增益到高频增益的增长；以及

所述可开关RC网络中电容值用于控制C3MOS宽带数据放大器或均衡器电路的峰值频率。

优选地，所述可开关RC网络用于从第一差分晶体管的源极和第二差分晶体管的源极之间的多个阻抗中进行阻抗选择，所述多个阻抗包括零阻抗。

优选地，所述可开关RC网络用于使第一差分晶体管的源极和第二差分晶体管的源极之间短路。

优选地，所述第一输出阻抗的第一输出电阻耦合在第一差分晶体管的漏极和第一输出阻抗的第一并联峰化电感之间；且

所述第一输出阻抗的第一并联峰化电感耦合在第一输出阻抗的第一输出电阻和电源电压之间。

优选地，所述第一电流源为第一电流源晶体管；

所述第二电流源为第二电流源晶体管；且

所述第一差分晶体管、第二差分晶体管、第一电流源晶体管和第二电流源晶体管包括NMOS(N-沟道金属氧化物半导体)晶体管。

优选地，所述第一电流源为第一电流源晶体管；

所述第二电流源为第二电流源晶体管；且

所述第一差分晶体管、第二差分晶体管、第一电流源晶体管和第二电流源晶体管包括PMOS(P沟道金属氧化物半导体)晶体管。

优选地，所述C3MOS宽带数据放大器或均衡器电路为集成电路上行或下行路径中级联的多个级中的一个；且

所述集成电路应用于通信收发器的接收器功能模块之中。

根据本发明的一个方面，提供了一种可调增益和频率响应的电流控制CMOS(C3MOS)宽带数据放大器或均衡器电路，所述电路包括：

第一差分晶体管，所述晶体管包括源极、栅极和漏极；

第二差分晶体管，所述晶体管包括源极、栅极和漏极；

第一电流源，其与第一差分晶体管的源极相耦合；

第二电流源，其与第二差分晶体管的源极相耦合；

第一输出阻抗，其包括第一输出电阻和与之串连的第一并联峰化电感，所述第一输出阻抗耦合在第一差分晶体管的漏极和电源电压之间；

第二输出阻抗，其包括第二输出电阻和与之串连的第二并联峰化电感，所述第二输出阻抗耦合在第二差分晶体管的漏极和电源电压之间；

第一输入阻抗，其耦合于所述电流控制CMOS宽带数据放大器或均衡器电路的第一差分输入和第一差分晶体管的栅极之间；

第二输入阻抗，其耦合于所述电流控制CMOS宽带数据放大器或均衡器电路的第二差分输入和第二差分晶体管的栅极之间；以及

可开关RC网络，其包括并连联接的电阻和电容，所述RC网络耦合于第一差分晶体管的源极和第二差分晶体管的源极之间。

优选地，所述电路进一步包括：

第一串连电感，其耦合于C3MOS宽带数据放大器或均衡器电路的第一差分输入和第一差分晶体管的栅极之间；

第二串连电感，其耦合于C3MOS宽带数据放大器或均衡器电路的第二差分输入和第二差分晶体管的栅极之间；

第一电容，其耦合于第一差分晶体管的漏极和第二差分晶体管的栅极之间；以及

第二电容，其耦合于第二差分晶体管的漏极和第一差分晶体管的栅极之间。

优选地，所述可开关RC网络中的电阻是可变电阻；所述可开关RC网络中的电容是可变电容。

优选地，所述可开关RC网络中电阻值用于控制C3MOS宽带数据放大器或均衡器电路从低频增益到高频增益的增长；以及

所述可开关RC网络中电容值用于控制C3MOS宽带数据放大器或均衡器电路的峰值频率。

优选地，所述可开关RC网络用于从第一差分晶体管的源极和第二差分晶体管的源极之间的多个阻抗中进行阻抗选择，所述多个阻抗包括零阻抗。

根据本发明的一个方面，提供了一种可调增益和频率响应的电流控制CMOS(C3MOS)宽带数据放大器或均衡器电路，所述电路包括：

第一差分晶体管，所述晶体管包括源极、栅极和漏极；

第二差分晶体管，所述晶体管包括源极、栅极和漏极；

第一电流源，其与第一差分晶体管的源极相耦合；

第二电流源，其与第二差分晶体管的源极相耦合；

第一输出阻抗，其包括第一输出电阻和与之串连的第一并联峰化电感，其中第一输出电阻耦合在第一差分晶体管的漏极和第一并联峰化电感之间，第一并联峰化电感耦合在第一输出电阻和电源电压之间；

第二输出阻抗，其包括第二输出电阻和与之串连的第二并联峰化电感，其中第二输出电阻耦合在第二差分晶体管的漏极和第二并联峰化电感之间，第二并联峰化电感耦合在第二输出电阻和电源电压之间；

第一串连电感，其耦合于CMOS宽带数据放大器电路的第一差分输入和第一差分晶体管的栅极之间；

第二串连电感，其耦合于CMOS宽带数据放大器电路的第二差分输入和第二差分晶体管的栅极之间；

第一电容，其耦合于第一差分晶体管的漏极和第二差分晶体管的栅极之间；

第二电容，其耦合于第二差分晶体管的漏极和第一差分晶体管的栅极之间；以及

可开关RC网络，其包括并连联接的可变电阻和可变电容，所述RC网络耦合于第一差分晶体管的源极和第二差分晶体管的源极之间。

优选地，所述可开关RC网络中电阻值用于控制CMOS宽带数据放大器或均衡器电路从低频增益到高频增益的增长；以及

所述可开关RC网络中电容值用于控制CMOS宽带数据放大器或均衡器电路的峰值频率。

优选地，所述CMOS宽带数据放大器或均衡器电路为集成电路上行或下行路径中级联的多个级中的一个；且

所述集成电路应用于通信收发器的接收器功能模块之中。

本发明的其它特性和优点将在下文的具体实施方式中结合附图进行说明。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是现有技术中可调放大器/均衡器的两路径实施例示意图。

图2是电流控制CMOS(C3MOS)宽带数据放大器电路的实施例示意图。

图3是不附加激励或负载的可调增益和频率响应的C3MOS宽带数据放大器/均衡器电路的实施例示意图。

图4和图5是已构建的C3MOS宽带数据放大器/均衡器电路中可能用到的几种输入阻抗的实施例示意图。

图6是已构建的C3MOS宽带数据放大器/均衡器电路中可能用到的几种输出阻抗的实施例示意图。

图7是不附加激励或负载的可调增益和频率响应的C3MOS宽带数据放大器/均衡器电路的另一实施例示意图。

图8A、图8B、图8C、图8D、图9A、图9B、图10A、图10B、图11A和图11B是已构建的C3MOS宽带数据放大器/均衡器电路中可能用到的可开关RC网络的各种实施例的示意图。

图12是在与通信网络进行通讯的通信收发器中应用一个或多个C3MOS宽带数据放大器/均衡器电路的实施例示意图。

具体实施方式

本发明的实施例涉及应用于硅互补金属氧化物半导体(CMOS)加工技术的超高速逻辑电路。在此区分术语“CMOS加工技术”和“CMOS逻辑”。在此所用到的CMOS加工技术一般是指各种成熟的CMOS制造过程，其在硅基片上构造带有栅极引出线的场效应晶体管，所述栅极引出线通常由多晶硅材料置于绝缘材料如二氧化硅上制成。另一方面，CMOS逻辑是指用互补CMOS晶体管(N沟道和P沟道)构成各种逻辑门和更复杂的逻辑电路，其中消耗的静态电流为零。本发明的各实施例使用电流控制机制开发了一系列速度非常快的电流控制CMOS(C3MOS或C³MOS^TM)逻辑，其可以用各种传统的CMOS加工技术制造，但是不会像传统的CMOS逻辑那样消耗静态电流。C3MOS逻辑或电流控制金属氧化物半导体场效应管(MOSFET)逻辑在这里可以互换使用。

各种C3MOS电路技术在美国专利申请号为09/484,856、现美国专利号为6,424,194 B1、发明人为A.Hairapetian的名为“电流控制的CMOS逻辑族(Current Controlled CMOS Logic Family)”的专利中有更为详细的描述，为上述目的所述文献的全文作为参考包含于此。

其它的技术也被开发出来以增加CMOS电路的增益带宽积。例如，并联峰化即是一种能够改善增益带宽乘积的方法。并联峰化涉及在输出电阻上串连电感以扩展电路的带宽。这种结合有C3MOS电路的感应宽频技术在美国专利申请号为09/610,905、现美国专利号为6,340,899 B1、发明人为M.Green的名为“电感性带宽增加的电流控制CMOS电路(Current-Controlled CMOSCircuits with Inductive Broadbanding)”的专利文献中有更为详细的描述，为上述目的所述文献的全文作为参考包含于此。

但是，通过所述感应峰化所带来的增益带宽积的扩展的极限大约为1.5倍，并且所需的电感器通常较大，这将在集成电路上占据很大空间。在宽带数据通信中，可用数据频率范围从几kHz(千赫兹)开始，一直延伸到几GHz(吉赫兹)。需要宽带放大器来处理这样的宽数据频谱。这与无线领域不同，无线通信只在非常窄的频带内进行通信，可以用带有电感和电容的调谐放大器实现。但是，宽带数据放大器需要在很宽的频带上有相对恒定或平稳的频率响应。

一般来说，在设计宽带放大器时，在增益和带宽之间要做以取舍。对于相同的拓扑结构，增益和带宽的乘积通常为一常量。但是，通过使用特殊的技术，在保持相同的增益水平的同时可以扩展带宽。一种传统的方法是在制造宽带数据放大器所应用的集成电路时使用更快的加工工艺，如GaAs或InP。但是这些工艺一般成本较高，且不像标准CMOS加工那样使用广泛。

然而，高速宽带数据放大器是宽带数据通信设备中所必须且正在其中使用。由于各种原因，包括处理技术的速度限制、能量消耗以及与其它成本相关的原因等，需要开发有效的技术来增加高频运行时的放大器带宽。例如，由于处理速度的限制、出于节能的原因或者因为其它原因，人们在寻求一种有效的技术来增加放大器的带宽以扩展特定处理和能量开支下的容量。如果输入数据通过高带宽的信道，并只有很少量的由数据决定的抖动或符号间干扰(ISI)，则数据放大器在很宽的频率范围内具有平滑的频率响应。

美国专利申请号为10/028,806、现美国专利号6,624,699 B2、发明人为名为Guangming Yin和Jun Cao的名为“电流控制的CMOS宽带数据放大器电路(Current-controlled CMOS wideband data amplifier circuit)”的专利文献中，在此公开的具有扩展带宽的电流控制CMOS宽带数据放大器电路被设计用于实现在很宽的频率范围内具有平滑的频率响应的目的，其中通过在CMOS(C3MOS或电流控制CMOS宽带数据放大器电路)电路中使用带有米勒(Miller)电容消除技术的串联电感峰化和并联电感峰化来实现最大带宽扩展，该文献作为参考被全文引用于此。

但是，如果输入数据经过的物理通信信道严重带宽受限(如由于印刷电路板(PCB)的过长迹线等原因)，则输入数据的完整性可能会减弱，大量的ISI将会在幅度和时间方面减少数据眼开口(data eye opening)。通常，由于通信信道的低通滤波(LPF)特性，输入数据眼几乎是完全关闭的，如果这样的数据被直接连接到判决电路，将会导致大量错误。在这种情况下，在较高频率具有较大增益、在较低频率增益减小的电路常被用以增加高频的信号强度。这种电路通常被称作均衡器，被广泛用来恢复受到低带宽数据通信信道影响的信号的完整性。

例如，XENPAK多源协议(MSA)定义了光纤模块，其遵循已知的10G以太网(GbE)物理媒介从属(PMD)类的已知IEEE标准。在XENPAK模块中，由于10Gbps(吉比特每秒)的信号在本地与光纤元件连接，10Gbps的信号不必传输很长距离。在这种情况下，为了保证从光信号转化而来的电信号信息的完整性，在物理层接收器中的数据缓冲器的频率响应应该在很宽的频率范围内保持平滑。另一方面，在光纤信道设备中，为了节约与使用多端口相关的成本，***制造商更倾向于使用小型的光学模块如XFP而不是XENPAK模块。在使用XFP模块的情况下，10Gbps的信号要经过使用铜缆(FR4)连接到所述模块的***。由于高速通信信号如10Gbps信号要通过网络进行传输，通信信号的高频分量要比低频分量衰减更多。需要在数据缓冲器***均衡器以提供放大输入信号、且放大高频信号分量大于低频信号分量的均衡元件。由于以太网和光纤信道***具有不同的信号衰减特性，以太网***的最优均衡器元件与光纤信道***的最优均衡器元件相比，具有不同的特性。

图2是电流控制CMOS(C3MOS)宽带数据放大器电路200的实施例的示意图。由于没有执行任何均衡，该C3MOS宽带数据放大器电路200只是为上文提及的现有技术两路径实施例100所引入的阻抗错配提供了部分解决方案。

输入串联电感(L1和L2)与差分对的输入端的电容在高频时共振，从而扩展了放大器的带宽。此外，在高频时，电感(L1和L2)作为高阻抗阻塞在终端电阻(如图中两个串联连接的50欧姆电阻)和电容之间，因此改善了芯片的输入反射。

图3是不附加激励或负载的可调增益和频率响应的C3MOS宽带数据放大器/均衡器电路310的实施例示意图。

本发明的新方法应用可调增益放大器/均衡器级，而不必受到各种上文描述的可调增益放大器/均衡器的两路径实施例100的不希望的和有害的影响。本新设计的优点之一是所有C3MOS宽带数据放大器的带宽扩展技术均可以用于C3MOS宽带数据放大器/均衡器级。

在图3中，引入了串联输入阻抗321和322以及输出阻抗331和332，这样该级可以获得高带宽而能量消耗增加很少。如果需要，如下面的其它实施例所示，可以使用反向米勒电容。在一些实施例中，输入阻抗321和322可以是大的电感或者只包括串联连接的电感。在一些实施例中，输出阻抗331和332同样具有感性分量，并且包括并联峰化电感和与之串联连接的电阻。通过使用这些新的设计方法，可以通过改变流入输入晶体管对的电流量来调节整体增益。

C3MOS宽带数据放大器/均衡器电路310可以是所述放大器级的级联链中的任何一级。与C3MOS宽带数据放大器/均衡器电路310可通信连接的两个不同的输入焊盘(如图中301和302所示)提供不同的输入信号(如图中INP和INN所示)。两个单独的输入阻抗(如图中321和322所示)串联连接于C3MOS宽带数据放大器/均衡器电路310的输入(即INP和INN)和宽带差分晶体管对330之间。

宽带差分晶体管对330包括可开关RC网络332、第一电流源334和第二电流源336。宽带差分晶体管对330中使用这3个元件为C3MOS宽带数据放大器/均衡器电路310的增益和均衡特性提供了较大的可调节性。例如，可开关RC网络332可以短路出去，这样C3MOS宽带数据放大器/均衡器电路310运行时具有极少的均衡特性，而更像一个平滑增益级。选择性地，可开关RC网络332可以具有很多的可选项，通过这些选项在给定的设备中执行均衡和放大。例如，设计者可以令可开关RC网络332具有不同的可选位置，从而执行不同类型的放大和均衡。C3MOS宽带数据放大器/均衡器电路310的整体频率响应可以根据将来的特定设备进行合适的选择。

C3MOS宽带数据放大器/均衡器电路310中的两个单独的输出阻抗(如图中331和332所示)耦合于宽带差分晶体管对330和电源电压340之间。电源电压340可以只是C3MOS宽带数据放大器/均衡器电路310的节点，它接收电源的电压并将之引入C3MOS宽带数据放大器/均衡器电路310。宽带差分晶体管对330的差分输出信号(同时也是C3MOS宽带数据放大器/均衡器电路310的差分输出信号)之后与同一集成电路中的一个或多个其它模块350连接，或通过合适的集成电路连接与一个或多个其它的集成电路、电路板、模块和/或装置连接。

设计者要在很大的范围内对输入阻抗321和322进行选择。类似地，设计者要在很大的范围内对输出阻抗331和332进行选择。这些不同模块可能用到的一些实施例如下。

例如，注意到可将输入阻抗321和322(在很多实施例中，二者一般为感性阻抗)用包括一个或多个电感、电阻和电容的电感性网络替代，对C3MOS宽带数据放大器/均衡器电路310进一步进行改进。设计的核心思想是使用更多的元件(适当的数量和元件组合)来对向电路板或封装一侧看去的阻抗在较宽的频率范围内进行更精确的匹配，同时构造共振电路以在高频时产生峰化从而扩展电路的带宽。在这种情况下，匹配阻抗网络320(例如，其很多时候为很大的电感性的网络)的输入阻抗321和322中的总串连电阻需要很小以便在低频时具有良好的阻抗匹配并且可以生成有效的峰化来扩展带宽。

图4是已构建的C3MOS宽带数据放大器/均衡器电路中可能用到的几种输入阻抗的实施例400的示意图。如上文所述，图3中输入阻抗321和322可以用不同的方法进行设计。输入阻抗401仅包括串连联接的电感。输入阻抗402包括串连联接的电感，两个单独的分流电容分别位于所述串连联接的电感两端。输入阻抗403包括两个串连联接的电感，三个单独的分流电容分别位于所述串连联接的电感生成的节点处。一般来说，选择的任意数量的串连联接的电感以及选择的任意数量的分流电容如输入阻抗404所示，其包括多个串连联接的电感，多个分流电容分别位于所述多个串连联接的电感产生的节点处。多数情况下，为了与向封装和/或电路板方向看去和向硅片方向看去的阻抗相匹配，最好使输入呈感性。

注意到，在任何实际的物理元件(如电感，L)之中，均有一些固有的电阻。有些时候，设计者在在设计中利用这些固有电阻来修正其网络的阻抗匹配能力。但是，有些情况下设计者同时希望有另外的电阻。图4所述的实施例中每个串联连接的电感均可以被串联连接的电感和串联连接的电阻所替代，电感和电阻的值由设计者选定。同样注意到，在那些包括多于一个的串联连接的电感的实施例中，一些串联连接的电感可以被串联连接的电感和串联连接的电阻所替代，同时一些串联连接的电感保持不变。下面的附图说明了串联连接的电感均可以被串联连接的电感和串联连接的电阻所替代。

图5是已构建的C3MOS宽带数据放大器/均衡器电路中可能用到的几种输入阻抗的实施例500的示意图。如上文所述，图3中输入阻抗321和322可以用不同的方法进行设计。输入阻抗501仅包括串联连接的电感和串联连接的电阻。输入阻抗502包括串联连接的电感和电阻组合，两个单独的分流电容分别位于所述串连联接的电感和电容组合的两端。输入阻抗503包括两个串连联接的电感和电阻的组合，三个单独的分流电容分别位于所述串连联接的电感和电阻组合生成的节点处。一般来说，选择的任意数量的串连联接的电感和电阻组合以及选择的任意数量的分流电容如输入阻抗504所示，其包括多个串连联接的电感和电阻的组合，多个分流电容分别位于所述多个串连联接的电感和电阻组合所产生的节点处。多数情况下，为了与向封装和/或电路板方向看去和向硅片方向看去的阻抗相匹配，最好使输入呈更多的感性。但是，如上文所述，设计者可以在不超出本发明的思想和范围的情况下，通过引入一个或多个串联连接的电阻以及同时引入一个或多个串联连接的电感对设计进行修改。显然，设计者也可以改变任何串联连接的电感和电阻的组合的顺序(即：电感或电阻均可以在前)。

图6是已构建的C3MOS宽带数据放大器/均衡器电路中可能用到的几种输出阻抗的实施例600的示意图。如上文所述，图3中的输出阻抗331和332可以用不同的方法设计。输出阻抗601包括按照一种顺序串连联接的电阻和电感，输出阻抗602同样包括串连联接的电阻和电感，只是顺序相反。输出阻抗603包括串连联接的电阻和电感，其顺序与输出阻抗601相同，且在串连联接的电阻和电感所产生的节点处连接一分流电容。

对图5和图6的每一个实施例而言，要注意的是，这些可能的实施例并不是所有的，而仅仅是设计者用来从中选择的广泛的可能性和范围的一些说明性的范例，所述选择是指针对具有可调节放大器和均衡器特性的C3MOS宽带数据放大器/均衡器电路所使用的元件的选择。

图7是是不附加激励或负载的可调增益和频率响应的C3MOS宽带数据放大器/均衡器电路700的另一实施例的示意图。

两个单独的电流源晶体管被偏置电压所偏置，这样在各电流源晶体管的漏极和源极间流过恒定的电流。两个单独的差分晶体管构成宽带差分晶体管对。第一差分晶体管的栅极连接于第一串连峰化电感L1的反向端，而同向差分输入信号INP耦合于第一串连峰化电感L1的同向端。类似地，第二差分晶体管的栅极连接于第二串连峰化电感L2的反向端，而反向差分输入信号INN耦合于第二串连峰化电感L2的同向端。

设第一和第二差分晶体管是相同的，则第一和第二串连峰化电感L1和L2具有相同的电感值。第一输出电阻R3的反向端连接到第一差分晶体管的漏极，其同向端连接到第一并联峰化电感L3的反向端。第二输出电阻R4的反向端连接到第二差分晶体管的漏极，其同向端连接到第二并联峰化电感L4的反向端。第一和第二并联峰化电感L3和L4的同向端连接到正向电源电压(如Vcc所示)。较佳地，第一和第二输出电阻R3和R4最好具有相同的阻值R，第一和第二并联峰化电感L3和L4具有相同的电感值。第一电容C1(也被称为第一米勒消除电容C1)的同向端与第二差分晶体管的漏极耦合，其反向端与第一差分晶体管的栅极耦合。第二电容C2(也被称为第二米勒消除电容C2)的同向端与第一差分晶体管的漏极耦合，其反向端与第二差分晶体管的栅极耦合。第一输出信号OUTP取自第二差分晶体管的漏极，第二输出信号OUTN取自第一差分晶体管的漏极。

当将图7中的C3MOS宽带数据放大器/均衡器电路700与图2中的C3MOS宽带数据放大器/均衡器电路200进行比较时，可以清楚地看到，C3MOS宽带数据放大器/均衡器电路700包括安装在两个单独的电流源晶体管之间的可开关RC网络710。在这些元件的位置，C3MOS宽带数据放大器电路200仅包含单独的电流源晶体管。

图8A、图8B、图8C、图8D、图9A、图9B、图10A、图10B、图11A和图11B是已构建的C3MOS宽带数据放大器/均衡器电路中可用到的可开关RC网络的各种实施例的示意图。

参照图8A，该图示出了RC网络的例子，该RC网络使已构建的C3MOS宽带数据放大器/均衡器电路既具有平滑的频率响应又具有带有不同高频增益的高通响应。从图8A可以看出，当控制信号为“高”时，NMOS导通从而将A、B短路。节点A，B可以看作是图7中宽带差分晶体管对的第一和第二差分晶体管的源极；另外的更一般的情况是，节点A、B被看作是图3中可开关RC网络332和宽带差分晶体管对330之间的连接点。在这种配置之下，C3MOS宽带数据放大器/均衡器电路级像传统的宽带放大器一样工作并具有平滑的频率响应。当控制信号为“低”时，NMOS关断，两个输入晶体管的源极通过并联的RC网络连接。图3的电路作为均衡器工作(即调节C3MOS宽带数据放大器/均衡器电路级的频率响应)，在低频段具有低增益，在高频段具有较高增益。高频增加的量可以通过电阻值进行调节，峰值频率可以通过可变电容调节。

从上文描述的现有技术的可调节放大器/均衡器的两路径实施例中去掉两个路径，则C3MOS宽带数据放大器/均衡器电路级不再需要求和器，从而大大地节约了能量。同样在高速路径的输入或输出端也没有额外的容性负载。因此，更容易将集成C3MOS宽带数据放大器/均衡器电路级合并到通信设备或通信***的数据路径中，而不会伤及信号完整性或丧失阻抗匹配。

同时注意到图8A中的不同电阻可以通过PMOS或NMOS晶体管用栅极电压控制导通性实现。不同的电容可以通过金属氧化物半导体(MOS)变容二极管实现。在此实施例中，高通均衡器增强的水平和转折频率可以连续调节。

参照图8B，这个图与图8A类似，只是电阻和电容不是可变的。在此实施例中，设计者对于特定应用所需求的频率响应和放大需求有非常好的构思。在这种情况下，设计者只要选择给定可开关RC网络所使用的特定值并将之直接应用，而不必担心变动。

参照图8C和图8D，这些图与图8A和图8B类似，只是选择开关通过其它开关技术实现。例如，图8C和图8D中的开关可以是简单的闸刀开关、光控开关或不脱离本发明思想和范围的任何类型的开关技术。

参照图9A，这个图描述了整体(且单独地)可开关电阻阵列901，它给有不同的均衡需求的各种设备提供很强的选择能力。同时使用可变电容来提供自由度和所述可开关RC网络滤波与均衡特性的转换。可编程集成C3MOS宽带数据放大器/均衡器电路级可以通过创建连接到MOS开关的并行RC网络来实现，所述MOS开关连接数字控制信号，以选择不同的RC值，这样电路的频率响应可以被编程。

参照图9B，这个图与图9A类似，不同之处在于图9B包括整体(且单独地)可开关电容阵列902，给有不同的均衡需求的各种设备提供很强的选择能力。同时使用可变电阻来提供自由度和所述可开关RC网络滤波与均衡特性的转换。

同时注意到，对于图9A中的每个实施例901和图9B中的每个实施例902，电阻和MOSFET是可替换的。特别地，在图9A中，被信号CNTRL2、CNTRL3、CNTRL4……CNTRLn控制的支路是可以修改的，这样，其中的每个电阻都可以被MOSFET替换，其中的MOSFET也可以被电阻替换。这种配置如图10A中的实施例1001所示。

类似地，图9B中，被信号CNTRL2、CNTRL3、CNTRL4……CNTRLn控制的支路是可以修改的，这样，其中的每个电容都可以被MOSFET替换，其中的MOSFET也可以被电容替换。这种配置如图10B中的实施例1002所示。

参照图11A，是图9A和图9B的更大的组合(不包括可变电容或可变电阻)1101。图11A包括整体(且单独地)可开关电阻阵列和整体(且单独地)可开关电容阵列，它给有不同的均衡需求的各种设备提供了很强的选择能力。

参照图11B，是图10A和图10B的更大的组合(不包括可变电容或可变电阻)1102。图11B包括整体(且单独地)可开关电阻阵列和整体(且单独地)可开关电容阵列，它给有不同的均衡需求的各种设备提供了很强的选择能力。

通过本发明公开的各个实施例，可以实现非常广泛的范围内的均衡和放大选择，以适应各种不同的设备。同样注意到设计者可以在相当大的范围内选择特定的配置。设计者可以混合和匹配从在此公开的各个不同的实施例中所选择的不同元件。

图12是在与通信网络进行通讯的通信收发器中应用一个或多个C3MOS宽带数据放大器/均衡器电路的实施例1200的示意图。

图中的通信收发器1210可以应用于各种通信***中的任意一种。例如，通信收发器1210可与以太网1299耦合并与之通信。这样的以太网1299可以以光纤网形式实现；总之，以太网1299可以以有线网络或包括有线和无线元件的混合网络形式实现。根据需求，通信收发器1210可以用于与各种类型的通信***类型实现双向通信。另外，在某些实施例中通信收发器1210可作为单个集成电路实现。选择性地，通信收发器1210包含的各种元件和功能模块同样可以使用单独的集成电路实现，这些集成电路集成在一起构成了更大的模块或设备，所述模块或设备构成了通信收发器1210。

考察通信收发器1210的双向容量，可以看到存在上行流量和下行流量。从另一个角度看，存在着进入通信收发器1210的输入流量和流出通信收发器1210的输出流量。通信收发器1210中的输出流量可能来自一个或多个位于通信收发器1210之内或其外的其它模块(如参考标号1229所示)；所述流量通向发送器1220。所述发送器1220可能只是通信收发器1210中的功能模块(即当通信收发器1210由单个集成电路实现时)。选择性地，所述发送器1220自身是单独的集成电路，是构成通信收发器1210的众多集成电路中的一部分。类似地，进入通信收发器1210的输入流量来自通信收发器1210与之耦合并通信的特定网络。进入通信收发器1210的输入流量通过接收器1230的原始处理元件后被送至通信收发器1210之内或之外的一个或多个其它模块(如参考标号1239所示)。与发送器1220类似，接收器1230可能只是通信收发器1210中的功能模块(即当通信收发器1210由单个集成电路实现时)。选择性地，所述接收器1230自身是单独的集成电路，是构成通信收发器1210的众多集成电路中的一部分。

在通信收发器1210的每条路径(输入和输出)中使用多个放大或缓冲级是常用的做法。例如，图中发送器1220和接收器1230均包含多个所述的“级”。特别地，如图所示，发送器1220有级1221、级1222、级1223、……和级1224；接收器1230有级1231、级1232、级1233、……和级1234。这些级中的任何一级都可以根据本发明的实施例所构建的C3MOS宽带输入数据放大器/均衡器电路实现。

这里所述的C3MOS宽带数据放大器/均衡器电路为单路径设备，不存在上文现有技术可调整放大器/均衡器的两路径实施例中的涉及上行流量和下行负载的设计。因此，本文所述的C3MOS宽带数据放大器/均衡器电路可以替代通信收发器1210中上行和/或下行路径的任何一级。

如上文所述，本发明为设计者提供了C3MOS宽带数据放大器/均衡器电路各种不同元件(如输入阻抗、输出阻抗、可开关RC网络和两个单独的晶体管电流元的偏置)的很多选择。提供给设计者的设计自由度使其可以使用各种不同的电感、电容或电阻以保证适当的放大和/或均衡特性，如其所在的特定的级所需。

总之，本发明提出了一种完全差分电流控制C3MOS集成宽带数据放大器/均衡器。在放大器模式下，带宽扩展技术如并联峰化、串联感性峰化可被用于增大平滑频率响应的范围。在均衡器模式下，电路表现出高通响应，增加的水平和转折频率可以进行数字地或连续地调节。这样，集成C3MOS宽带数据放大器/均衡器电路可适应通过不同的数据路径的输入，并在不附加激励或负载的前提下改善数据的完整性。

通过上述本发明的具体实施方式和附图的描述，其它修改和变动将是显而易见的。同样显而易见的是，所述其它修改和变动将不会超出本发明的思想和范围。

相关专利/专利申请的交叉引用：

优先权声明：

依据U.S.C.§119(e)，本专利申请要求下述美国临时专利申请的优先权，并将之作为参考全文引用于此且作为本美国专利申请的一部分：

1、美国临时申请号60/704,134名为“不附加激励或负载的可调增益和频率响应的电流控制CMOS(C3MOS)完全差分集成宽带放大器/均衡器(Current-controlled CMOS(C3MOS)fully differential integrated widebandamplifier/equalizer with adjustable gain and frequency response withoutadditional power or loading)”，(代理所案号：BP4824.1)申请日2005年7月29日(07/29/2005)，星期五，未授权。

作为参考交叉引用的相关专利申请：

下述美国专利申请将在本申请中作为参考全文引用，并作为本专利申请的一部分：

1、美国专利申请号09/484,856名为“电流控制CMOS逻辑族(Current-controlled CMOS logic family)”，(代理所案号：BP1645)申请日2000年1月18日(01/18/2000)，现美国专利号6,424,194 B1，公开日2002年7月23日(07/23/2002)。

2、美国专利申请号09/610,905名为“带有感性带宽扩展的电流控制的CMOS电路(Current-controlled CMOS circuits with inductive broadbanding)”，(代理所案号：BP1652)申请日2000年7月6日(07/06/2000)，现美国专利号6,340,899 B1，公开日2002年1月22日(01/22/2002)。

3、美国专利申请号10/028,806名为“电流控制的CMOS宽带数据放大器电路(Current-controlled CMOS wideband data amplifier circuits)”，(代理所案号：BP1817)申请日2001年10月25日(10/25/2001)，现美国专利号6,624,699 B2，公开日2003年9月23日(09/23/2003)。

Claims (10)

1、一种带有可调增益和频率响应的电流控制CMOS宽带数据放大器或均衡器电路，其特征在于，所述电路包括：

第一差分晶体管，所述晶体管包括源极、栅极和漏极；

第二差分晶体管，所述晶体管包括源极、栅极和漏极；

第一电流源，其与第一差分晶体管的源极相耦合；

第二电流源，其与第二差分晶体管的源极相耦合；

第一输出阻抗，其包括第一输出电阻和与之串连的第一并联峰化电感，所述第一输出阻抗耦合在第一差分晶体管的漏极和电源电压之间；

第二输出阻抗，其包括第二输出电阻和与之串连的第二并联峰化电感，所述第二输出阻抗耦合在第二差分晶体管的漏极和电源电压之间；

第一输入阻抗，其耦合于所述电流控制CMOS宽带数据放大器或均衡器电路的第一差分输入和第一差分晶体管的栅极之间；以及

第二输入阻抗，其耦合于所述电流控制CMOS宽带数据放大器或均衡器电路的第二差分输入和第二差分晶体管的栅极之间；

第一电容，其耦合于第一差分晶体管的漏极和第二差分晶体管的栅极之间；

第二电容，其耦合于第二差分晶体管的漏极和第一差分晶体管的栅极之间；以及

可开关RC网络，其包括并连联接的电阻和电容，所述RC网络耦合于第一差分晶体管的源极和第二差分晶体管的源极之间。

2、根据权利要求1所述的电路，其特征在于，所述第一输入阻抗包括第一串连电感；所述第二输入阻抗包括第二串连电感。

3、根据权利要求1所述的电路，其特征在于，所述可开关RC网络包括并联的多个电阻；以及

所述可开关RC网络包括与多个电阻相对应的多个开关，这样所述多个开关可以对整数个电阻进行选择，该整数个电阻可以是多个电阻中的一个或者全部。

4、根据权利要求1所述的电路，其特征在于，所述可开关RC网络中的电阻是可变电阻；所述可开关RC网络中的电容是可变电容。

5、根据权利要求1所述的电路，其特征在于，所述可开关RC网络中的电阻是可变电阻，且可以通过包括源极、栅极和漏极的P-沟道金属氧化物半导体或N-沟道金属氧化物半导体晶体管实现；且

P-沟道金属氧化物半导体或N-沟道金属氧化物半导体晶体管的栅极电压控制P-沟道金属氧化物半导体或N-沟道金属氧化物半导体晶体管的导电率，从而决定了P-沟道金属氧化物半导体或N-沟道金属氧化物半导体晶体管的电阻。

6、根据权利要求1所述的电路，其特征在于，所述可开关RC网络中电阻值用于控制电流控制CMOS宽带数据放大器或均衡器电路从低频增益到高频增益的增长；以及

所述可开关RC网络中电容值用于控制电流控制CMOS宽带数据放大器或均衡器电路的峰值频率。

7、一种可调增益和频率响应的电流控制CMOS宽带数据放大器或均衡器电路，其特征在于，所述电路包括：

第一差分晶体管，所述晶体管包括源极、栅极和漏极；

第二差分晶体管，所述晶体管包括源极、栅极和漏极；

第一电流源，其与第一差分晶体管的源极相耦合；

第二电流源，其与第二差分晶体管的源极相耦合；

第一输出阻抗，其包括第一输出电阻和与之串连的第一并联峰化电感，所述第一输出阻抗耦合在第一差分晶体管的漏极和电源电压之间；

第二输出阻抗，其包括第二输出电阻和与之串连的第二并联峰化电感，所述第二输出阻抗耦合在第二差分晶体管的漏极和电源电压之间；

第一输入阻抗，其耦合于所述电流控制CMOS宽带数据放大器或均衡器电路的第一差分输入和第一差分晶体管的栅极之间；

第二输入阻抗，其耦合于所述电流控制CMOS宽带数据放大器或均衡器电路的第二差分输入和第二差分晶体管的栅极之间；以及

可开关RC网络，其包括并连联接的电阻和电容，所述RC网络耦合于第一差分晶体管的源极和第二差分晶体管的源极之间。

8、根据权利要求7所述的电路，其特征在于，进一步包括：

第一串连电感，其耦合于电流控制CMOS宽带数据放大器或均衡器电路的第一差分输入和第一差分晶体管的栅极之间；

第二串连电感，其耦合于电流控制CMOS宽带数据放大器或均衡器电路的第二差分输入和第二差分晶体管的栅极之间；

第一电容，其耦合于第一差分晶体管的漏极和第二差分晶体管的栅极之间；以及

第二电容，其耦合于第二差分晶体管的漏极和第一差分晶体管的栅极之间。

9、一种可调增益和频率响应的电流控制CMOS宽带数据放大器或均衡器电路，其特征在于，所述电路包括：

第一差分晶体管，所述晶体管包括源极、栅极和漏极；

第二差分晶体管，所述晶体管包括源极、栅极和漏极；

第一电流源，其与第一差分晶体管的源极相耦合；

第二电流源，其与第二差分晶体管的源极相耦合；

第一输出阻抗，其包括第一输出电阻和与之串连的第一并联峰化电感，其中第一输出电阻耦合在第一差分晶体管的漏极和第一并联峰化电感之间，第一并联峰化电感耦合在第一输出电阻和电源电压之间；

第二输出阻抗，其包括第二输出电阻和与之串连的第二并联峰化电感，其中第二输出电阻耦合在第二差分晶体管的漏极和第二并联峰化电感之间，第二并联峰化电感耦合在第二输出电阻和电源电压之间；

第一串连电感，其耦合于CMOS宽带数据放大器或均衡器电路的第一差分输入和第一差分晶体管的栅极之间；

第二串连电感，其耦合于CMOS宽带数据放大器或均衡器电路的第二差分输入和第二差分晶体管的栅极之间；

第一电容，其耦合于第一差分晶体管的漏极和第二差分晶体管的栅极之间；

第二电容，其耦合于第二差分晶体管的漏极和第一差分晶体管的栅极之间；以及

可开关RC网络，其包括并连联接的可变电阻和可变电容，所述RC网络耦合于第一差分晶体管的源极和第二差分晶体管的源极之间。

10、根据权利要求9所述的电路，其特征在于，所述可开关RC网络中电阻值用于控制CMOS宽带数据放大器或均衡器电路从低频增益到高频增益的增长；以及

所述可开关RC网络中电容值用于控制CMOS宽带数据放大器或均衡器电路的峰值频率。

Images