CN100468722C - 对安全性敏感的半导体产品,尤其是智能卡芯片 - Google Patents

对安全性敏感的半导体产品,尤其是智能卡芯片 Download PDF

Info

Publication number
CN100468722C
CN100468722C CN200480019735.3A CN200480019735A CN100468722C CN 100468722 C CN100468722 C CN 100468722C CN 200480019735 A CN200480019735 A CN 200480019735A CN 100468722 C CN100468722 C CN 100468722C
Authority
CN
China
Prior art keywords
security
sensitive
semiconductor product
interstitital texture
desired semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200480019735.3A
Other languages
English (en)
Other versions
CN1820369A (zh
Inventor
E·布勒特施奈德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1820369A publication Critical patent/CN1820369A/zh
Application granted granted Critical
Publication of CN100468722C publication Critical patent/CN100468722C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

为了提供一种对安全性敏感的半导体产品，尤其是智能卡芯片，其中不仅在例如可由硅构成的晶片(1)中和晶片(1)上以电路功能的形式制造由芯片设计所拟想的电性有源结构(2、3、4、5、6)，而且还制造彼此绝缘的、借助剩余的残留区中的设计程序而生成的填充结构的附加导电部分(42、61、62)(瓦片)，对于逆向工程(reverse engineer)而言，这极大地阻止了对位于它们下面的、该对安全性敏感的电路结构的分析。在所生成的各部分之间的触点可通过“手工”或者通过正被讨论的设计程序与相应的定线程序的结合来设置，该触点是用于将各部分与所描述的偶然信号通路相互链接的。该填充的传导部分还可以被连接到电路组件，如晶体管、二极管、电阻器或电容器，以便提供附加的电路功能(例如，分析器电路)。

Description

对安全性敏感的半导体产品，尤其是智能卡芯片
技术领域
本发明涉及一种对安全性敏感的半导体产品，尤其是智能卡芯片，其中在半导体材料上不仅设置了通过芯片设计而拟想的有源结构，如晶体管、电阻器、电容器等，而且设置了在剩余的残留区中产生的、另外的电学上非有源的传导填充结构(瓦片(tile))。
背景技术
对于对安全性敏感的半导体产品，诸如，举例而言智能卡芯片，不仅需要借助传感器线路和软件例程进行积极的保护，而且需要保护以不受机械和光损害。在被构造的每一级上，为此而需要的半导体工艺要求尽可能一致的表面轮廓和至少由每一级上的元件提供的最小覆盖量。给定这一点，则因此已知不仅要生成由芯片设计所拟想的电性有源结构，而且在剩余的残留区中还要生成另外的填充结构(瓦片)，该填充结构不是电性有源的且由此也没有彼此进行电连接。在这种情况下，一些由芯片设计所拟想的电性有源结构(在该结构中例如产生电路)被引入到可由硅构成的晶片中作为传导结构，且它们中的一些以由诸如氧化物、多晶硅、金属迹线等等形成的附加层的形式制造在晶片上。填充结构(瓦片)尤其由金属构成，这些填充结构附加到由芯片设计所拟想的电性有源结构上且在剩余的区域中生成，而且它们不是电性有源的，由此也没有彼此进行电连接。在这种情况下在多个水平延伸的级上的填充结构通过氧化硅绝缘，且彼此按一定距离排列，在该情况下距由多晶硅组成的层也存在此距离。
然而，一些已被证明是缺点的状况是:尤其对于对安全性敏感的半导体产品而言，可以从它们的平面构造来分析布局和连接结构，以及在剩余的残留区中生成的瓦片在对安全性敏感的半导体产品中以及由此在智能卡芯片中并不进行任何的其它功能。
发明内容
本发明的目的在于提供一种如在权利要求1的前序中定义的对安全性敏感的半导体产品，尤其是智能卡芯片，其不仅极大地阻止了从平面构造对布局和连接结构进行的任何分析，而且其中通过制造有用的附加电路而并入了附加功能。
依靠如下事实而依照本发明实现了这种目的，即:尤其是在对安全性敏感的半导体产品如智能卡芯片中，附加的信号通路是通过在填充结构的各部分(该填充结构被生成且在前已被电绝缘)之间以及在所生成的这些填充结构和芯片设计的有源元件之间***附加的触点而产生的。填充结构中的这些附加信号通路被以这样的方式***到半导体芯片的现有线路中两个或多个节点之间，即:产生一个或多个闭合电流通路。填充结构中附加触点的***可以通过使用合适的定线程序(routingprogram)而自动化。
在本发明的另一实施例中，该触点要以这样的方式来设置，即:可以水平和垂直地进行填充结构各部分的任意相互链接。这样的意思是:触点要以这样的方式来设置，即:在填充结构的每个部分之后，在布线级中即级的分层结构中存在变化。然而，当设置上述触点时，同时也允许在填充结构的每个部分内水平方向充分地改变，即尽可能频繁地改变。
为了防止在显微镜下发生任何光学差别，当设置上述触点时，将尽可能多但不是所有的、所生成的、由金属构成的填充结构，即基本上是所述填充结构的主要部分，合并到信号通路中，这意味着甚至可能使填充结构的有源的电连接部分处于与作为假结构(dummy structure)或瓦片的填充结构各部分邻接的位置，其与被电连接在一起的该填充结构的有源部分隔离。
当通过以当今的半导体工艺生成的填充结构的电连接、以其中通过本发明进行的方式来创建闭合的信号通路时，可以在该信号通路中包括要在芯片设计中构造的所有级，诸如扩散区、多晶硅结构和金属迹线，其目的在于沿着尽可能任意的通路来引导信号。
依照本发明的另一特征，通过执行触点的设置而形成的闭合信号通路还可以连接到其它合适的有源电子电路上，作为在所有构造的级上填充结构各部分的电相互链接的结果，通过该闭合信号通路阻止了对半导体表面的机械损害。
将通过相互链接填充结构而依照本发明形成的信号通路取做起始点，所述信号通路使许多种应用成为可能。这样，通过经由彼此相互链接的填充结构各部分将电子电路组件如晶体管或二极管、电容器或光电组件连接到电源电压上，包括彼此相互链接的填充结构部分的信号通路可被用作为电源迹线，在这种情况下在填充结构的每个部分之后在布线级中要有改变，而且在每个布线级内，在水平方向上要有尽可能频繁的改变。
然而，通过使彼此相互链接的填充结构各部分在电子线路的电源电压和地电位之间形成导电电流通路，也可将包括彼此相互链接的填充结构部分的信号通路用作为电源到地的通路。通过所创建的信号通路的这种应用，有时在所设置的触点中的两个之间可能存在拾取，其可被馈给电子分析器电路。在这种情况下，在填充结构的每个部分之后在布线级中也应当存在改变，且水平方向在每个布线级内也应当存在尽可能频繁的改变。
然而，最后，包括彼此相互链接的填充结构部分的信号通路也可能用作为电阻性信号通路，在这种情况下，使彼此相互链接的填充结构部分位于电子线路的电源电压和地电位之间，且借助所设置的触点将电阻器，诸如，举例而言扩散电阻器以随机的间隔***电阻性信号通路中。在这种情况下，也可能存在拾取，也就是有时在两个电阻器之间，且也可将此馈给电子分析器电路。在这个也是通过本发明创建的信号通路的应用中，在填充结构的每个部分之后在布线级中应当存在改变，且水平方向应当在每个布线级内尽可能频繁地改变。
作为产生有用的附加电路的结果，由此通过本发明而将附加的功能合并到智能卡芯片中。
彼此相互链接的填充结构部分的不同尺寸和位置在很大程度上阻止了对智能卡芯片的电子线路的任何光学跟踪。
本发明的其它优选实施例将从从属权利要求中规定的剩余特征而明显。
本发明的这些和其它的方面从实施例来看是明显的，且将参考下文描述的实施例进行说明。
附图说明
在图中:
图1是彼此相互链接的智能卡填充结构的那些部分的截面图。
图2是由图1所示的填充结构部分形成的且形成电源迹线的信号通路的电路图。
图3是由图1所示的填充结构部分形成的且形成电源到地通路的信号通路的电路图。
图4是由图1所示的填充结构部分形成的且形成电阻性信号通路的信号通路的电路图。
具体实施方式
借助示例，图1示出了穿过具有五个金属布线级的典型半导体结构的示意截面图。在这种情况下，将电路的一些有源元件如例如晶体管、电阻器、电容器等以导电层2的形式引入到可由硅构成的晶片1中，且它们中的一些是借助附加的层如氧化物3和多晶硅(4)而在晶片上制造的。线路的这些有源元件借助触点5和金属迹线6连接在一起。除了这些有源结构外，已在剩余的残留区中生成了小的填充结构或瓦片42、61、62，由此在每个构造的级上给出了基本均匀的表面轮廓且至少被该级上的元件最小覆盖。而所生成的一些填充部分42、62通常没有被电连接在一起，所生成的填充部分的一大部分61通过附加的触点51连接在一起，由此生成了一个信号通路，它在一端经由触点51连接到晶体管结构21、31、41。在导电结构之间，存在例如氧化硅的绝缘层7、71。除了这个外，作为其定位和尺寸的结果，填充部分在很大程度上防止了电性线路被光学地跟踪。
当设置触点51时，允许布线级在填充结构的每个部分61之后改变，且允许水平方向在该级内也尽可能频繁地改变。然而，当设置触点51时还允许的其它事物是使彼此电连接的至少一些有源部分61位于与彼此未电连接的填充结构部分42、62邻接的位置，由此使它们很难在显微镜下被光学地区分。
图2示出了制造附加电路和由此在图1所示的智能卡芯片中合并附加功能的可能的一种变形方式，其中作为在填充结构的部分61和晶体管9的源区之间设置触点51的结果，信号通路用作电源迹线。在这种情况下，布线级在填充结构的每个部分61之后改变，且水平方向在该级内尽可能频繁地改变。
图3中示出该应用的另一示例.在这种情况下，填充结构的部分61借助触点51连接以形成闭合的信号通路，且该通路的一端连接到电源电压vdd，而另一端经由电阻器连接到地电位gnd.该部分61中形成的电位经由另一触点10被馈给合适的分析器电路.在图中由pMOS晶体管11的栅极端子41指示该分析器电路的输入。同样在该应用中，对于布线级而言重要的是尽可能频繁地改变，且该级内的方向也尽可能频繁地改变。
可以从图4看出信号通路的另一变形应用，通过在图1中所示的智能卡芯片中设置触点51，该信号通路被创建作为在智能卡芯片中合并附加功能的先决条件。如该图中所示，信号通路用作电阻性信号通路。在这种情况下，填充结构的部分61再一次通过触点51连接，以形成闭合信号通路，同样该通路的一端连接到电源电压vdd，而另一端经由电阻器连接到地电位gnd。此外，电阻器14借助触点51而***到填充结构的金属迹线61之间，在这种情况下电阻器甚至可以是扩散电阻器。由此形成的是由交变电阻器(alternating resistor)和填充结构的部分组成的信号通路。
在这种电阻性信号通路的情况下，借助另外的触点15在每两个电阻器之间存在一个电位拾取。然后经由触点15再一次将该电位馈给合适的分析器电路-在当前的情况下表示为pMOS晶体管16。
同样在该应用中，对于布线级而言重要的是尽可能频繁地改变，且级内的方向也是尽可能频繁地改变。
参考标记列表:
1      晶片
2      传导层
3      氧化物
4      多晶硅，栅极端子
5      触点
6      金属迹线
7      氧化物(绝缘)
8      触点
9      晶体管
10     触点
11     晶体管
12     触点
13     电阻器
14     电阻器
15     触点
16     晶体管
17     触点
18     电阻器
21     传导层
31     氧化物
41     多晶硅，栅极端子
42     填充部分，多晶硅
51     触点
61     填充部分，金属
62     填充部分，金属
71     氧化物
gnd    地电位
vdd    电源电压

Claims (18)

1.一种对安全性敏感的半导体产品，其中不仅在晶片(1)中和晶片(1)上以电路功能的形式制造由芯片设计所拟想的电性有源结构(2、3、4)，而且还制造彼此绝缘的、被生成作为填充结构的附加导电部分(42、61、62)(瓦片)，其中，所生成的填充结构的部分(42、61、62)以这样的方式与触点(51)结合，即:除了为电路制造的电路结构(2、3、4、5、6)之外，还生成附加的电路功能，
其特征在于，触点(51)通过以下方式来设置:
制造填充结构部分(61)的水平和垂直的任意相互链接；以及
在填充结构的每个部分(61)之后改变布线级和在该级内改变水平方向；以及
所生成的大部分的填充结构(61)被合并到信号通路中，使得该填充结构的有源的、电连接部分(61)平均处于与假填充结构(62)邻接的位置，该假填充结构(62)与该填充结构的有源的电连接部分(61)绝缘。
2.如权利要求1所要求的对安全性敏感的半导体产品，其特征在于，所述对安全性敏感的半导体产品是智能卡芯片。
3.如权利要求1所要求的对安全性敏感的半导体产品，其特征在于，所述晶片(1)由硅构成。
4.如权利要求1所要求的对安全性敏感的半导体产品，其特征在于，所生成的填充结构的部分(42、61、62)由金属、多晶硅、扩散区或半导体产品的其它导电材料构成。
5.如权利要求4所要求的对安全性敏感的半导体产品，其特征在于，触点(51)还由属于用于芯片设计的设计程序的定线程序来设置。
6.如在前述权利要求中任何一个所要求的对安全性敏感的半导体产品，其特征在于，由金属构成的无源填充结构(61)被电连接在一起，以便在电路的有源线路的两个或多个节点之间形成至少一个闭合信号通路。
7.如权利要求1所要求的对安全性敏感的半导体产品，其特征在于，信号通路被连接到另外的合适的集成电子电路组件。
8.如权利要求7所要求的对安全性敏感的半导体产品，其特征在于，所述集成电子电路组件是晶体管、二极管、电阻器和电容器。
9.如权利要求7所要求的对安全性敏感的半导体产品，其特征在于，由彼此相互链接的填充结构的部分(61)组成的信号通路通过将电子电路组件经由彼此相互链接的填充结构的部分(61)连接到电源电压，而被用作为电源迹线。
10.如权利要求9所要求的对安全性敏感的半导体产品，其特征在于，所述电子电路组件是晶体管、二极管、电阻器、电容器或光电组件。
11.如权利要求7所要求的对安全性敏感的半导体产品，其特征在于，由彼此相互链接的填充结构的部分(61)组成的信号通路通过使彼此相互链接的填充结构的部分(61)在电子线路的电源电压(vdd)和地电位(gnd)之间形成导电的电流通路，而被用作为电源到地通路。
12.如权利要求9所要求的对安全性敏感的半导体产品，其特征在于，在信号通路上在两个触点(51)之间进行拾取。
13.如权利要求12所要求的对安全性敏感的半导体产品，其特征在于，所述拾取被馈送给电子分析器电路。
14.如权利要求11所要求的对安全性敏感的半导体产品，其特征在于，由彼此相互链接的填充结构的部分(61)组成的信号通路被用作为电阻性信号通路，在这种情况下彼此相互链接的填充结构的部分(61)被连接在电子线路的电源电压(vdd)和地电位(gnd)之间，以及这样，半导体电阻器借助所设置的触点而以随机的间隔***在此通路中。
15.如权利要求12所要求的对安全性敏感的半导体产品，其特征在于，在两个电阻器(14)之间进行拾取。
16.如权利要求15所要求的对安全性敏感的半导体产品，其特征在于，所述拾取被馈送给电子分析器电路。
17.如权利要求14所要求的对安全性敏感的半导体产品，特征在于，对安全性敏感的半导体产品的电子线路的光学跟踪通过填充结构的相互链接部分(61)的尺寸和位置而被阻止。
18.如权利要求17所要求的对安全性敏感的半导体产品，特征在于，所述对安全性敏感的半导体产品是智能卡芯片。
CN200480019735.3A 2003-07-11 2004-07-05 对安全性敏感的半导体产品,尤其是智能卡芯片 Expired - Fee Related CN100468722C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03102105.8 2003-07-11
EP03102105 2003-07-11

Publications (2)

Publication Number Publication Date
CN1820369A CN1820369A (zh) 2006-08-16
CN100468722C true CN100468722C (zh) 2009-03-11

Family

ID=34042936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480019735.3A Expired - Fee Related CN100468722C (zh) 2003-07-11 2004-07-05 对安全性敏感的半导体产品,尤其是智能卡芯片

Country Status (5)

Country Link
US (1) US7577926B2 (zh)
EP (1) EP1654762A1 (zh)
JP (1) JP2007528121A (zh)
CN (1) CN100468722C (zh)
WO (1) WO2005006437A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1691413A1 (fr) * 2005-02-11 2006-08-16 Axalto SA Composant électronique protégé contre les attaques.
JP2006228910A (ja) * 2005-02-16 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置
US8201258B2 (en) * 2007-10-17 2012-06-12 Spansion Llc Secure personalization of memory-based electronic devices
CN102456544B (zh) * 2010-10-19 2015-08-26 上海华虹宏力半导体制造有限公司 芯片信息去除方法
US9735105B2 (en) * 2015-10-16 2017-08-15 Nokia Technologies Oy Integrated secure device
US11977614B2 (en) 2021-09-20 2024-05-07 International Business Machines Corporation Circuit design watermarking

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69333881T2 (de) * 1992-07-31 2006-07-13 Hughes Electronics Corp., El Segundo Sicherheitssystem für eine integrierte Schaltung und Verfahren mit implantierten Verbindungen
US6137318A (en) * 1997-12-09 2000-10-24 Oki Electric Industry Co., Ltd. Logic circuit having dummy MOS transistor
US6414884B1 (en) * 2000-02-04 2002-07-02 Lucent Technologies Inc. Method and apparatus for securing electronic circuits
US6515304B1 (en) * 2000-06-23 2003-02-04 International Business Machines Corporation Device for defeating reverse engineering of integrated circuits by optical means
JP4553461B2 (ja) * 2000-08-23 2010-09-29 ルネサスエレクトロニクス株式会社 半導体装置、その設計方法および設計装置
DE10058078C1 (de) * 2000-11-23 2002-04-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung
DE10120520A1 (de) * 2001-04-26 2002-11-14 Infineon Technologies Ag Halbleiterbauelement und Herstellungsverfahren
EP1490902B1 (en) * 2002-03-21 2010-08-11 Nxp B.V. Semiconductor device with a protective security coating and method of manufacturing the same
US6924552B2 (en) 2002-10-21 2005-08-02 Hrl Laboratories, Llc Multilayered integrated circuit with extraneous conductive traces

Also Published As

Publication number Publication date
US20060168702A1 (en) 2006-07-27
WO2005006437A8 (en) 2006-03-02
EP1654762A1 (en) 2006-05-10
US7577926B2 (en) 2009-08-18
CN1820369A (zh) 2006-08-16
JP2007528121A (ja) 2007-10-04
WO2005006437A1 (en) 2005-01-20

Similar Documents

Publication Publication Date Title
EP0764985B1 (en) Camouflaged digital circuit with transistor geometry and channel stops and manufacturing method thereof
US7704837B2 (en) Cell based integrated circuit and unit cell architecture therefor
US5866933A (en) Integrated circuit security system and method with implanted interconnections
CN107315504B (zh) 一种阵列基板、显示面板及显示装置
US9799575B2 (en) Integrated circuit containing DOEs of NCEM-enabled fill cells
US10109539B1 (en) Integrated circuit including NCEM-enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US9087822B2 (en) Semiconductor device
JPS59172250A (ja) 万能配列体
CN102054834A (zh) 半导体集成电路器件
US10593604B1 (en) Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells
CN100468722C (zh) 对安全性敏感的半导体产品,尤其是智能卡芯片
US20110073916A1 (en) Gate array
EP0001164B1 (en) Integrated read-only memory
CN100521186C (zh) 半导体器件
CN100554988C (zh) 检测应力迁移性质的装置及方法
CN103328989A (zh) 检测集成电路中的结构缺陷的电路、使用和制造方法以及设计结构
US9929063B1 (en) Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US6133585A (en) Semiconductor device
CN101894826B (zh) 一种电路连接装置
KR100648752B1 (ko) 접속 영역을 갖는 집적 반도체 회로
JPH11176941A (ja) 半導体装置のレイアウト設計方法およびレイアウト設計システムならびに半導体装置
CN107785348A (zh) 反熔丝结构、半导体器件及电子装置
JPH01211943A (ja) 多層配線スルーホール用コンタクトエリア

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071012

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071012

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20110705