CN100463188C - 存储器结构及其制造方法 - Google Patents

存储器结构及其制造方法 Download PDF

Info

Publication number
CN100463188C
CN100463188C CNB200610106114XA CN200610106114A CN100463188C CN 100463188 C CN100463188 C CN 100463188C CN B200610106114X A CNB200610106114X A CN B200610106114XA CN 200610106114 A CN200610106114 A CN 200610106114A CN 100463188 C CN100463188 C CN 100463188C
Authority
CN
China
Prior art keywords
layer
memory
physics
programmable read
eeprom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200610106114XA
Other languages
English (en)
Other versions
CN1917216A (zh
Inventor
吴昭谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1917216A publication Critical patent/CN1917216A/zh
Application granted granted Critical
Publication of CN100463188C publication Critical patent/CN100463188C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)

Abstract

本发明涉及结合嵌入式闪速存储器及物理可编程只读存储器的存储器结构。其中该物理可编程只读存储器可作为一个存储器结构。而闪速存储器则可作为错误更新单元、备份存储器或额外的存储器单元。该物理可编程只读存储器单元则堆叠于该闪速存储器上方，并以三维的物理可编程只读存储器结构增加物理可编程只读存储器的密度。

Description

存储器结构及其制造方法
技术领域
本发明涉及存储器结构，具体涉及结合嵌入式闪速存储器及物理可编程只读存储器(PPROM)结构的存储器结构的设计、制造、以及使用。
背景技术
由于物理可编程只读存储器尺寸小、成本低，因此于许多传统存储器应用中广泛使用此技术。为了进一步增加物理可编程只读存储器元件的密度，可使用三维物理可编程只读存储器结构。在三维结构中，物理可编程只读存储器的存储器单元层可在彼此上方相互堆叠。一般而言，可利用数种技术制造三维物理可编程只读存储器结构。由于这些方法已广为熟知，因此除了下述实施例所使用的方法外，将不在此复述。
在许多传统存储器元件中，也使用了闪速存储器单元。而许多传统闪速存储器单元则使用了浮动栅极技术，提供编程电压时，可在浮动栅极中，储存一个或多个信息比特。浮动栅极闪速存储器元件的操作已广为熟知，为了简洁，将不在此叙述。然而，近来浮动栅极技术已被其他可满足存储器密度需求的技术所取代。举例而言，在许多应用中，SONOS技术已变得更为普遍。在SONOS单元中，包括一个硅化层(S)、一个氧化层(O)、一个氮化层(N)、另一个氧化层(O)以及另一个硅化层(S)。SONOS堆叠的编程电压可在氮化层中储存信息比特或电荷。接着，给SONOS单元提供合适的读取电压，可判定是否单元已被编程。
尽管传统的存储器单元设计大有进展，例如物理可编程只读存储器及SONOS闪速存储器的发展，然而，新应用却不断地驱动新存储器的需求，且无法被传统存储器结构所满足。随着未来这些需求的持续，甚至是增加，发展新的存储器结构设计及制造技术也很重要。
发明内容
本发明涉及结合嵌入式闪速存储器及物理可编程只读存储器的存储器结构。其中该物理可编程只读存储器可作为一存储器结构。而闪速存储器则可作为错误更新单元、备份存储器或额外的存储器单元。
一方面，该物理可编程只读存储器单元可堆叠在该闪速存储器上方。
另一方面，三维的物理可编程只读存储器结构能够增加物理可编程只读存储器的密度。
本发明的特征、外观、及实施例将在下文的“具体实施方式”中加以说明。
附图说明
上述本发明的特征、外观及实施例可结合附图进行描述，其中
图1示出了多晶硅二极管的一实施例；
图2A示出了多晶硅二极管的结构的实施例；
图2B示出了多晶硅二极管的另一结构的实施例；
图2C示出了多晶硅二极管的另一结构的实施例；
图3示出了与一实施例一致的存储器结构300，其结合物理可编程只读存储器结构及闪速存储器；
图4示出了与另一实施例一致的存储器结构300，其结合物理可编程只读存储器结构及闪速存储器；
图5示出了与另一实施例一致的存储器结构300，其结合物理可编程只读存储器结构及闪速存储器；
图6示出了与另一实施例一致的存储器结构300，其结合物理可编程只读存储器结构及闪速存储器；
图7A示出了一制造方法，用以制造与一实施例一致的存储器结构，其结合物理可编程只读存储器结构及闪速存储器；
图7B示出了一制造方法，用以制造与一实施例一致的存储器结构，其结合物理可编程只读存储器结构及闪速存储器；
图7C示出了一制造方法，用以制造与一实施例一致的存储器结构，其结合物理可编程只读存储器结构及闪速存储器；
图7D示出了一制造方法，用以制造与一实施例一致的存储器结构，其结合物理可编程只读存储器结构及闪速存储器；
图8A示出了一制造方法，用以制造与一实施例一致的存储器结构，其结合物理可编程只读存储器结构及闪速存储器；
图8B示出了一制造方法，用以制造与一实施例一致的存储器结构，其结合物理可编程只读存储器结构及闪速存储器；
图8C示出了一制造方法，用以制造与一实施例一致的存储器结构，其结合物理可编程只读存储器结构及闪速存储器；
图8D示出了一制造方法，用以制造与一实施例一致的存储器结构，其结合物理可编程只读存储器结构及闪速存储器。
【主要元件符号说明】
100 多晶硅二极管           102P型多晶硅层
104 N 型多晶硅层            106氧化层
300 存储器结构
302 物理可编程只读存储器单元层
304 闪速存储器单元         306 多晶硅二极管结构
308 闪速存储器单元         310 N 型多晶硅层
312 氧化层                 314 氮化层
316 氧化层                 318 衬底
320 源极                   322 漏极
324 P 型多晶硅层           326 区域
328 薄氧化层               330 氧化层
400 存储器单元
402 物理可编程只读存储器单元层
404 闪速存储器单元层       406 多晶硅二极管
408 闪速存储器单元          410绝缘氧化层
412 多晶硅层                414N型多晶硅层
416 氧化层                  418N型多晶硅层
420 氧化层                  422氮化层
424 氧化层                  426硅衬底
428 源极                    430漏极
438 薄氧化层
500 存储器结构
502 物理可编程只读存储器层
504 第二物理可编程只读存储器层
506 闪速存储器单元层
508 闪速单元                      512 多晶硅二极管
514 薄氧化层                      518 N 型多晶硅层
520 薄氧化层                      522 P 型多晶硅区
524 N 型多晶硅层                  526 氧化区
600 结构
602 第一物理可编程只读存储器层
604 第二物理可编程只读存储器层
606 闪速存储器单元层
608 闪速单元                      612 绝缘氧化层
614 多晶硅二极管                  616 多晶硅二极管
622 P 型多晶硅层                  624 N 型多晶硅层
628 氧化层/氮化层/氧化层          626 N 型多晶硅层
630 硅衬底                        632 源极
634 漏极                          638 薄氧化层
702 一氧化/氮化/氧化层                704 光阻
706 硅衬底                        708 源极
710 漏极                          712 N 型多晶硅层
714 光阻层                        716 氧化层
718 薄氧化层                      720 P 型多晶硅层
722 光阻层                      724氧化层
726 绝缘氧化层
804 氧化层/氮化层/氧化层        802 硅衬底
806 光阻层                      808 漏极
810 源极                        812 N 型多晶硅层
814 光阻层                      816 绝缘氧化层
818 N 型多晶硅                  820 光阻层
824 氧化层                      828 氧化层
830 氧化层                      832 薄氧化层
834 P 型多晶硅层                836 氧化层
具体实施方式
下述***及方法针对结合物理可编程只读存储器单元及闪速存储器单元的存储器结构。在所述实施例中，闪速存储器单元一般为SONOS单元，然而，使用SONOS单元不应限制所述的***及方法。
应当理解，所述***及方法也可与其他闪速单元结构共用，以达成所述的优势。此外，尽管在下文描述了一些结合物理可编程只读存储器及闪速存储器的存储器结构的实施例，但所述实施例不应限制所述***及方法的结构或设计。应当理解，也可以有其他物理可编程只读存储器及闪速存储器的组合、堆叠以及排列。
上述物理可编程只读存储器结构优选地为小尺寸及低成本的。如前文所述，若提供合适的编程电压，则对该物理可编程只读存储器结构编程，进而在存储器单元中产生二极管。图1所示的多晶硅二极管100是传统物理可编程只读存储器单元的实施例。如图所示，多晶硅二极管100包括P型多晶硅层102及N型多晶硅层104，并由氧化层106隔开。当给多晶硅二极管100提供合适的编程电压时，会在氧化层106中产生一个缺口。编程电压一般为在P型多晶硅层102及N型多晶硅层104之间提供的高电压。举例而言，可在两导体间供给相对高的电压(例如5-20伏特)。可将N型多晶硅层104与地面连接，并在P型多晶硅层102提供编程电压(例如5-20伏特)来实现。另外，当P型多晶硅层与一正电压连接时，N型多晶硅层104可与一个负电压连接。若没有对多晶硅二极管100提供电压，氧化层不会产生缺口，也不会形成二极管。
因此，通过选择存储器单元及提供编程电压或一组电压，可选择性地形成二极管，以便对包括物理可编程只读存储器元件的多晶硅二极管阵列编程，也有可能使用反向偏压对多晶硅二极管编程。为了检测多晶硅二极管100是否已被编程，可为多晶硅二极管提供一个电压，通常其会低于用于编程的电压，以使二极管100产生前向偏压。前向偏压会产生一个通过二极管100的电流，进而被检测到，即利用检测放大器，来确定氧化层是否完整或已产生缺口。若为完整的氧化层106，即没有形成二极管，检测放大器不会检测到任何通过单元100的电流。反之，若氧化层106已产生缺口，提供读取电压则会使形成于单元100中的二极管产生前向偏压，进而产生可被检测放大器检测的电流。
图2A到图2C示出了根据所述***及方法的各种多晶硅二极管结构。举例而言，图2A和图1中的多晶硅二极管结构相同，其包括P型多晶硅层102以及利用氧化层106隔开的N型多晶硅层104。然而，在图2B中，氧化层106位于P型多晶硅层102上方，而P型多晶硅层则位于N型多晶硅层104上方，在图2C中，氧化层106位于P型多晶硅层102以及N型多晶硅层104下方。任何已知和/或在此所述的各式多晶硅结构，都可以依照下述***及方法使用。
如所述，这里描述的***及方法结合物理可编程只读存储器及闪速存储器单元(例如SONOS闪速存储器单元)。图3至图6显示结合物理可编程只读存储器及闪速存储器结构的设计、制造以及根据所述***及方法使用的各种实施例。由于图3至图6所示的实施例仅为举例，因此，所述的***及方法不为图3至图6的实施例所限制。不应将此处所述的***及方法限制于特定实施例，或任何特定物理可编程只读存储器及闪速存储器的结合。
图3示出了根据所述***及方法的实施例之一的、结合物理可编程只读存储器及闪速存储器的存储器结构300。如所示，存储器结构300包括物理可编程只读存储器单元层302及闪速存储器单元层304。物理可编程只读存储器单元层302包括P型多晶硅层324、薄氧化层328、以及N型多晶硅层310。因此，物理可编程只读存储器单元层302包括单个多晶硅二极管结构306，其包括P型多晶硅层324，与P型多晶硅层324下方对应的N型多晶硅层310的区域326，并利用薄氧化层328，分隔为二。图3的实施例中，每一多晶硅二极管结构306以氧化层330与相邻的多晶硅二极管相隔。
闪速存储器单元层304也使用N型多晶硅层310，并用氧化层312、氮化层314、以及氧化层316与衬底318相隔。因此，在图3的实施例中，存储器结构300包括一个SONOS闪速存储器单元308。闪速存储器单元308则包括建立一个源极320和一个漏极322，例如在硅衬底318中植入合适类型的多晶硅层。
因此，如所示，闪速存储器单元308及多晶硅二极管306共享两者间的多晶硅线。换言之，包括闪速存储器单元308栅极的N型多晶硅层310，也是多晶硅二极管306的一部份。这种共用多晶硅线的结构，可优选地减小尺寸及存储器结构300的复杂性。然而，如下文所述的实施例，可不使用共用多晶硅线。
实际上，图4示出了不用共用多晶硅线的存储器单元400实施例，根据所述的***方法。在结构400中，物理可编程只读存储器单元层402利用一个绝缘氧化层410，与闪速存储器单元层404相隔。因此，在N型多晶硅层414上方的多晶硅二极管406，包括一个P型多晶硅层412的区域。利用一个薄氧化层438，N型多晶硅层414可与上方的多晶硅层412区相隔。此外，每一N型多晶硅层414以氧化层416隔开。
闪速存储器单元408则利用N型多晶硅层418形成，而N型多晶硅层418利用氧化层420、氮化层422以及氧化层424与硅衬底426相隔。因此，如所述，闪速存储器单元408为一个SONOS型存储器单元。闪速存储器单元408在硅衬底层426中也包括源极428及漏极430区。
应该看到，多晶硅二极管406及闪速存储器单元408并不共用图3实施例中常见的多晶硅线。
为了增加物理可编程只读存储器的密度，可根据此处所述的***及方法实现三维物理可编程只读存储器结构。举例而言，图5示出了据所述的***和方法的实施例的、包括三维物理可编程只读存储器结构及闪速存储器的存储器结构500。存储器结构500在上方包括一个物理可编程只读存储器层502及一个第二物理可编程只读存储器层504。
物理可编程只读存储器层502由N型多晶硅层518构成，N型多晶硅层518利用一个薄氧化层520与P型多晶硅区522相隔。在物理可编程只读存储器层502中的每一个多晶硅二极管510再由氧化层526分开。另一绝缘层516也可置于结构表层。
接着，物理可编程只读存储器层504也使用以氧化区526分开的相同P型多晶硅区522。包括物理可编程只读存储器层504的多晶硅二极管512也使用N型多晶硅层524，N型多晶硅层524则以薄氧化层514与P型多晶硅区522相隔。在图5的实施例中，N型多晶硅层524则与闪速单元层506共同使用，以形成闪速单元508，如图所示。
图6示出了根据所述的***与方法、包括一个三维物理可编程只读存储器结构的存储器结构600的实施例。结构600包括一个第一物理可编程只读存储器层602、一个第二物理可编程只读存储器层604、以及闪速存储器单元层606。不同于图5的实施例，物理可编程只读存储器层602的多晶硅二极管614及物理可编程只读存储器层604的多晶硅二极管616，不共用任何的共用多晶硅线。
因此，如图所示，包括物理可编程只读存储器层602的多晶硅二极管614，由P型多晶硅层618构成，而P型多晶硅层618利用薄氧化层636与N型多晶硅区620相隔。多晶硅二极管616则包括物理可编程只读存储器层604，其中物理可编程只读存储器层604由P型多晶硅层622及N型多晶硅层624构成，并用薄氧化层638相隔。由于一个绝缘氧化层612分隔了层602及604，因此没有共用的多晶硅线。
闪速存储器单元层606包括由N型多晶硅层626、氧化层/氮化层/氧化层628以及具有源极632和漏极区634的硅衬底630，进而构成闪速单元608。因此在物理可编程只读存储器层604及闪速存储器单元层606中并没有常见的共用多晶硅层。
图3至图6说明了根据所述***及方法的包括物理可编程只读存储器及闪速存储器的存储器结构。然而，应当明白，所述的***及方法并不限于图3至图6。举例而言，也可采用其他使用或不使用共用多晶硅线的方式。
依照实施例，可使用底部闪速存储器，例如，错误更新单元或记忆储存单元。闪速存储器单元的使用须依照特定的实现方式。因此，特定实现条件支配了如何使用闪速存储器单元。
图7A至图7D示出了制造包括物理可编程只读存储器及闪速存储器存储器单元的存储器结构的方法，根据所述***及方法。如图7A所示，先在硅衬底706上沉积一个氧化层/氮化层/氧化层702。接着，再在氧化氮化氧化层702上沉积光阻704。接下来，以光确定光阻704。然后利用离子植入，确定硅衬底706中的源极708及漏极710。
接下来，如图7B所示，去除光阻层704后，沉积一个多晶硅层，在此实施例中则为N型多晶硅层712。接着，光阻层714沉积于多晶硅层712上方，并以光确定光阻。然后，多晶硅层712可以依所需进行多晶硅蚀刻。
在下一步中，图7C所示，可去除光阻层714。接着，沉积氧化层716。然后回蚀氧化层716，接着再沉积一个薄氧化层718。接着，如图所示，沉积P型多晶硅层720，而光阻层722则沉积于多晶硅层720上方。接着可以光确定光阻层722，而且多晶硅层720可依照特定设计所需进行多晶硅蚀刻。
接着，在图7D中，去除光阻层722，然后回蚀氧化层724。绝缘氧化层726则沉积于所示结构上方。
图7A至图7D仅为根据所述的***及方法、包括物理可编程只读存储器及闪速存储器存储器单元的存储器结构的制造实施例。应当理解的是也可使用其他制造及技术，以实现所述包括物理可编程只读存储器及闪速存储器单元的存储器结构。
举例而言，图8A至图8C则显示根据所述的***及方法，包括物理可编程只读存储器及闪速存储器单元的存储器结构的另一制造方法。首先，如图8A所示，可在硅衬底802上沉积氧化氮化氧化层804。接着在氧化氮化氧化层804上方沉积光阻层806，以光确定光阻层806。接着，在硅衬底中的源极810和漏极808进行植入。
接着，如第8B图所示，去除光阻层806，并在氧化氮化氧化层804上方沉积N型多晶硅层812。光阻层814可接着沉积在多晶硅层812上方并在下一步中，以光确定光阻814。接着，对多晶硅层812进行多晶硅蚀刻。
接下来，如图8C所示，移除光阻层814，接下来，沉积及回蚀氧化层824。在回蚀完氧化层824之后，N型多晶硅818可沉积于所显示的绝缘氧化层816上方。接着，沉积并以光定义光阻层820，然后多晶硅蚀刻多晶硅层818。
如图8D所示，移除光阻层820，接着沉积并回蚀氧化层828，进而沉积薄氧化层832。之后，沉积P型多晶硅层834。然后沉积另一光阻层，再光定义该光阻层。接着可以多晶硅蚀刻多晶硅层834，及沉积绝缘氧化层836，可在接下来的步骤中回蚀氧化层836。
因此，图8A至图8D所示的制造仅为制造物理可编程只读存储器及闪速存储器单元结构的一个实施例，其中物理可编程只读存储器及闪速存储器单元结构不共用多晶硅线。再次说明，应当理解，图8A至图8D仅为举例之用，也可使用其他过程及技术。
尽管前文描述了本发明的部分实施例，当所理解的是，所述的实施例仅为示范说明之用。因此本发明并不限于已公开的特定实施例，然而当与上述及附图结合时，本发明的精神与范围则在下文的权利要求中定义。

Claims (23)

1.一种存储器结构，包括：
一个物理可编程只读存储器单元层，包括多个多晶硅二极管单元；以及
一个闪速存储器单元层，该物理可编程只读存储器单元层位于该闪速存储器单元层上方。
2.如权利要求1所述的存储器结构，其中该闪速存储器单元层包括一个SONOS闪速存储器单元。
3.如权利要求1所述的存储器结构，其中包含该物理可编程只读存储器单元层的该多晶硅二极管与该闪速存储器单元共用一个多晶硅线。
4.如权利要求1所述的存储器结构，其中包含该物理可编程只读存储器单元层的该多晶硅二极管利用一个绝缘氧化层，与该闪速存储器单元层相隔。
5.如权利要求1所述的存储器结构，还包括多层物理可编程只读存储器单元层。
6.如权利要求5所述的存储器结构，其中包含每一这些物理可编程只读存储器单元层的该多晶硅二极管单元共享一个多晶硅层。
7.如权利要求5所述存储器结构，其中该闪速存储器单元层与这些物理可编程只读存储器单元层中的一层共用一多晶硅线。
8.如权利要求5所述存储器结构，其中包括至少一层这些物理可编程只读存储器单元层的该多晶硅二极管通过利用一个绝缘氧化层，与包括其他物理可编程只读存储器单元层的这些多晶硅二极管相隔。
9.如权利要求5所述存储器结构，其中该闪速存储器单元层以一个绝缘氧化层与每一层这些物理可编程只读存储器单元层相隔。
10.如权利要求1所述的存储器结构，其中该物理可编程只读存储器单元层为一个三维物理可编程只读存储器单元层。
11.一种用以制造包括一个物理可编程只读存储器单元层以及一个闪速存储器单元层的一个存储器结构的方法，该方法包括：
制造一个闪速存储器单元层；以及
在已制造的该闪速存储器单元层上方制造一个物理可编程只读存储器单元层。
12.如权利要求11所述的方法，其中制造一个闪速存储器单元层包括：
在一个硅衬底上方形成一个氧化层/氮化层/氧化层；
图案化该氧化层/氮化层/氧化层；以及
在该硅衬底内形成一个源极及一个漏极区。
13.如权利要求12所述的方法，其中制造该闪速存储器单元层还包括在该氧化层/氮化层/氧化层上方形成一个N型多晶硅层。
14.如权利要求13所述的方法，其中制造该物理可编程只读存储器单元层还包括图案化该N型多晶硅层，沉积氧化层，以及移除该沉积氧化层的一部份。
15.如权利要求14所述的方法，其中制造该物理可编程只读存储器单元层还包括该在N型多晶硅层上方形成一个薄氧化层，以及在该薄氧化层上方形成一个P型多晶硅层。
16.如权利要求15所述的方法，其中制造该物理可编程只读存储器单元层还包括图案化该P型多晶硅层。
17.如权利要求16所述的方法，其中制造该物理可编程只读存储器单元层还包括在该P型多晶硅层内形成一个氧化层，以及移除该氧化层的一部份。
18.如权利要求12所述的方法，其中制造该闪速存储器单元层还包括在该氧化层/氮化层/氧化层上方形成一个N型多晶硅层，以及图案化该N型多晶硅层。
19.如权利要求18所述的方法，其中制造该物理可编程只读存储器单元层还包括在该N型多晶硅层中形成一个氧化层，移除该氧化层的一部份，以及在该N型多晶硅层上方形成一个绝缘氧化层。
20.如权利要求19所述的方法，其中制造该物理可编程只读存储器单元层还包括在该绝缘氧化层上方形成一个N型多晶硅层，以及图案化该N型多晶硅层。
21.如权利要求20所述的方法，其中制造该物理可编程只读存储器单元层还包括在该N型多晶硅层内形成一个氧化层，移除该氧化层的一部份，以及在该N型多晶硅层上方形成一个薄氧化层。
22.如权利要求21所述的方法，其中制造该物理可编程只读存储器单元层还包括在该薄氧化层上方形成一个P型多晶硅层，以及图案化该P型多晶硅层。
23.如权利要求22所述的方法，其中制造该物理可编程只读存储器单元层还包括在该P型多晶硅层中形成一个氧化层，移除该氧化层的一部份，以及在该P型多晶硅层上方形成一个绝缘氧化层。
CNB200610106114XA 2005-08-15 2006-07-20 存储器结构及其制造方法 Active CN100463188C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/203,708 US7755129B2 (en) 2005-08-15 2005-08-15 Systems and methods for memory structure comprising a PPROM and an embedded flash memory
US11/203,708 2005-08-15

Publications (2)

Publication Number Publication Date
CN1917216A CN1917216A (zh) 2007-02-21
CN100463188C true CN100463188C (zh) 2009-02-18

Family

ID=37738158

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610106114XA Active CN100463188C (zh) 2005-08-15 2006-07-20 存储器结构及其制造方法

Country Status (3)

Country Link
US (2) US7755129B2 (zh)
CN (1) CN100463188C (zh)
TW (1) TWI336954B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979906B1 (ko) * 2008-10-09 2010-09-06 서울대학교산학협력단 고집적 플래시 메모리 셀 스택, 셀 스택 스트링 및 그 제조방법
US8486791B2 (en) * 2011-01-19 2013-07-16 Macronix International Co., Ltd. Mufti-layer single crystal 3D stackable memory
CN103178063B (zh) * 2011-12-22 2015-10-14 上海华虹宏力半导体制造有限公司 Sonos存储器
CN109182260A (zh) * 2018-09-11 2019-01-11 邵勇 一种体外培养胎膜间充质干细胞的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180996B1 (en) * 1998-02-06 2001-01-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising a polydiode element
US20030103398A1 (en) * 1999-01-14 2003-06-05 Hieu Van Tran Sub-volt sensing for digital multilevel flash memory
CN1445857A (zh) * 2002-03-19 2003-10-01 旺宏电子股份有限公司 具有保护二极管的氮化硅只读存储器结构及其操作方法
US20040124466A1 (en) * 2002-12-31 2004-07-01 Walker Andrew J. Method for fabricating programmable memory array structures incorporating series-connected transistor strings

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
JP5792918B2 (ja) * 2000-08-14 2015-10-14 サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニーＳａｎｄｉｓｋ ３Ｄ Ｌｌｃ 高集積メモリデバイス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180996B1 (en) * 1998-02-06 2001-01-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising a polydiode element
US20030103398A1 (en) * 1999-01-14 2003-06-05 Hieu Van Tran Sub-volt sensing for digital multilevel flash memory
CN1445857A (zh) * 2002-03-19 2003-10-01 旺宏电子股份有限公司 具有保护二极管的氮化硅只读存储器结构及其操作方法
US20040124466A1 (en) * 2002-12-31 2004-07-01 Walker Andrew J. Method for fabricating programmable memory array structures incorporating series-connected transistor strings

Also Published As

Publication number Publication date
TW200707758A (en) 2007-02-16
US20100304541A1 (en) 2010-12-02
US7755129B2 (en) 2010-07-13
US8263464B2 (en) 2012-09-11
US20070034931A1 (en) 2007-02-15
CN1917216A (zh) 2007-02-21
TWI336954B (en) 2011-02-01

Similar Documents

Publication Publication Date Title
JP6975346B2 (ja) メモリセル、メモリアレイ、及びメモリアレイを形成する方法
TWI278988B (en) 4F2 EEPROM NROM memory arrays with vertical devices
US8717804B2 (en) Three dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array
US7786000B2 (en) Buried bit line anti-fuse one-time-programmable nonvolatile memory
US7778062B2 (en) Resistance change memory device
JP2021507525A (ja) メモリアレイ及びメモリアレイを形成する方法
CN101258558A (zh) 具有用于反向偏置编程的高k反熔丝的存储器单元
TW201138174A (en) Semiconductor storage device and method for manufacturing same
KR100598107B1 (ko) 비휘발성 메모리 소자 및 그 형성 방법
JP2008258458A (ja) 半導体記憶装置及びその製造方法
CN100463188C (zh) 存储器结构及其制造方法
CN101393918B (zh) 双比特的sonos eeprom存储结构单元及其制备方法
KR20030081623A (ko) 2비트 기입가능한 비휘발성 메모리 소자, 그 구동방법 및그 제조방법
CA2508810A1 (en) Multi-level memory cell with lateral floating spacers
US7414280B2 (en) Systems and methods for memory structure comprising embedded flash memory
JP3830704B2 (ja) 半導体装置とそれを用いた不揮発性半導体記憶装置及びその製造方法
US8546865B2 (en) Nonvolatile memory device having stacked semiconductor layers and common source line adjacent to bit line plug
JPH07130884A (ja) 不揮発性半導体メモリの製造方法
JP4890435B2 (ja) 不揮発性メモリ及びその制御方法
CN1215562C (zh) 双位元非挥发性存储器的结构与制造方法
US10283562B2 (en) Process for fabricating three dimensional non-volatile memory system
CN100527423C (zh) 自我对准非挥发性存储器及其制造方法
CN100448009C (zh) 非易失存储器及其制造方法
US20040222455A1 (en) Seft-aligned dual-bit nvm cell and method for forming the same
CN101090120B (zh) 一种具有反转位线的与非门存储元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant