CN100463157C - 防止粘晶胶污染芯片焊垫的封装构造及其基板 - Google Patents

防止粘晶胶污染芯片焊垫的封装构造及其基板 Download PDF

Info

Publication number
CN100463157C
CN100463157C CNB2006100987339A CN200610098733A CN100463157C CN 100463157 C CN100463157 C CN 100463157C CN B2006100987339 A CNB2006100987339 A CN B2006100987339A CN 200610098733 A CN200610098733 A CN 200610098733A CN 100463157 C CN100463157 C CN 100463157C
Authority
CN
China
Prior art keywords
chip
glue
lead
substrate
sticking brilliant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100987339A
Other languages
English (en)
Other versions
CN101106119A (zh
Inventor
林鸿村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CNB2006100987339A priority Critical patent/CN100463157C/zh
Publication of CN101106119A publication Critical patent/CN101106119A/zh
Application granted granted Critical
Publication of CN100463157C publication Critical patent/CN100463157C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Packaging Frangible Articles (AREA)
  • Wrappers (AREA)

Abstract

本发明是有关于一种防止粘晶胶污染芯片焊垫的封装构造及其基板。该封装构造为板上芯片封装型态，主要包括该基板、一芯片、粘晶胶、复数个焊线及一封胶体。该基板具有至少一引线键合通道，形成在该基板的粘晶表面的一防焊层具有至少一导胶开口，以在该引线键合通道两侧各形成一防焊挡条，藉此防止粘晶时粘晶胶污染至芯片焊垫。因此，粘晶胶能选用低成本的糊状粘晶胶取代现有的胶膜型粘晶材料，且不需要扩大引线键合槽道的宽度，以符合高密度封装的所需且不会增加元件。

Description

防止粘晶胶污染芯片焊垫的封装构造及其基板
技术领域
本发明涉及一种「板上芯片」(Chip-On-Board，COB)型态的半导体封装技术，特别是涉及一种防止粘晶胶污染芯片焊垫的封装构造及其基板。
背景技术
「板上芯片」(COB，亦有如德州仪器(TI)公司等公司或个人称为Board-On-Chip，BOC)半导体封装技术已普遍运用于高频记忆体及高效能芯片的封装，芯片粘贴在基板或印刷电路板的载体上，并可使用引线键合技术电性连接芯片与基板。以往粘晶使用的粘晶材料为PI粘性胶膜，但元件成本过高且胶带废料量大，故目前希望改用糊状粘晶胶，但粘晶胶溢胶情形会导致封装不良率增加。
如图1所示，现有「板上芯片」半导体封装构造100包括有一基板110、一芯片120、一粘晶胶130、复数个焊线140及一封胶体150。该基板110具有一上表面111、一下表面112以及一引线键合通道113。该芯片120的一主动面121是藉由该粘晶胶130粘着于该基板110的上表面111之上层防焊层114，该芯片120的复数个焊垫122应位于该引线键合通道113内。利用该复数个焊线140经过该引线键合通道113以电性连接该芯片120的该复数个焊垫122至该基板110。该封胶体150则形成于该引线键合通道113内，以密封该复数个焊线140，并可将复数个焊球160设于该基板110的下表面112。然而，若使用低成本的糊状粘晶胶，在粘晶时该粘晶胶130受热具有流动性，受热挤压下会污染至该芯片120的该复数个焊垫122，甚至污染至该基板110的引线键合指，导致该复数个焊线140焊不粘于该复数个焊垫122与/或该复数个引线键合指。即使该引线键合通道113的宽度作出更加扩大的设计，相对地使该封胶体150覆盖引线键合指的边缘更加接近该复数个焊球160位置，使得该基板110用以连接该复数个焊球160的球垫亦会有被污染的问题，故封装不良率仍无法降低，且无法运用于高密度COB封装。
由此可见，上述现有的「板上芯片」半导体封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的防止粘晶胶污染芯片焊垫的封装构造及其基板，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的「板上芯片」半导体封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的防止粘晶胶污染芯片焊垫的封装构造及其基板，能够改进一般现有的「板上芯片」半导体封装构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于提供一种防止粘晶胶污染芯片焊垫的封装构造及其基板，适用于COB封装的基板具有一引线键合槽道，形成在该基板的粘晶表面的一防焊层具有至少一导胶开口，用以在该引线键合通道两侧各形成一防焊挡条，藉此防止粘晶时粘晶胶污染至芯片焊垫，故粘晶胶能选用低成本的糊状粘晶胶取代现有的胶膜型粘晶材料，且不需要扩大引线键合槽道的宽度，以符合高密度COB封装。此外，该防焊挡条由基板原有的防焊层加以图案化形成，不会增加元件与成本。
本发明的另一目的在于提供一种防止粘晶胶污染芯片焊垫的封装构造及其基板，其中该基板粘晶表面的防焊层具有一特定图案的导胶开口，该导胶开口的形状不对应于该芯片的该主动面使其具有一不被该芯片遮盖的聚胶区，以收集多余的粘晶胶，减少溢流至该引线键合通道内导致引线键合失败的风险。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种防止粘晶胶污染芯片焊垫的封装构造，其包括：一基板，其具有一上表面、一下表面以及至少一引线键合通道，其中该上表面与该下表面各形成有一第一防焊层与一第二防焊层；一芯片，其具有一主动面以及复数个设于该主动面的焊垫；一粘晶胶，其粘接该芯片的该主动面至该基板的该上表面，并使该复数个焊垫位于该引线键合通道内；复数个焊线，其经过该引线键合通道而电性连接该芯片的该复数个焊垫至该基板；以及一封胶体，其至少形成于该引线键合通道内，以密封该复数个焊线；其中所述的第一防焊层具有至少一导胶开口，以在该引线键合通道两侧各形成一防焊挡条，藉此防止该粘晶胶污染至该芯片的该复数个焊垫。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的防止粘晶胶污染芯片焊垫的封装构造，其中所述的导胶开口的形状不对应于该芯片的该主动面使其具有一不被该芯片遮盖的聚胶区。
前述的防止粘晶胶污染芯片焊垫的封装构造，其中所述的导胶开口的形状可使该第一防焊层具有复数个被该芯片遮盖的支撑指。
前述的防止粘晶胶污染芯片焊垫的封装构造，其中所述的粘晶胶选自于B阶固化胶、糊状环氧胶与无流动底部填充胶其中之一。
前述的防止粘晶胶污染芯片焊垫的封装构造，其更包括有一拦坝，其形成于该基板的该下表面并突出于该第二防焊层，用以限制该封胶体。
前述的防止粘晶胶污染芯片焊垫的封装构造，其中所述的防焊挡条平行并邻近于该引线键合通道。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种防止粘晶胶污染芯片焊垫的基板，其具有一上表面、一下表面以及至少一引线键合通道，其中该上表面与该下表面各形成有一第一防焊层与一第二防焊层，该上表面定义有一芯片粘接区，该第一防焊层具有至少一导胶开口，以在该引线键合通道两侧各形成一防焊挡条，藉此防止粘晶胶污染至该芯片的复数个焊垫。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的防止粘晶胶污染芯片焊垫的基板，其中所述的导胶开口具有一超出该芯片粘接区的聚胶区。
前述的防止粘晶胶污染芯片焊垫的基板，其更包括有一粘晶胶，其形成于该导胶开口内且高于该第一防焊层。
前述的防止粘晶胶污染芯片焊垫的基板，其中所述的防焊挡条平行并邻近于该引线键合通道。
前述的防止粘晶胶污染芯片焊垫的基板，其中所述的导胶开口的一侧缘平行且临近于该打线通道。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，本发明提供了一种防止粘晶胶污染芯片焊垫的封装构造的主要特征是在COB封装基板的变化，该封装构造主要包括一基板、一芯片、一粘晶胶、复数个焊线及一封胶体。该基板具有一上表面、一下表面以及至少一引线键合通道，其中该上表面与该下表面各形成有一第一防焊层与一第二防焊层。该芯片具有一主动面以及复数个设于该主动面的焊垫。该粘晶胶粘接该芯片的该主动面至该基板的该上表面，并使该复数个焊垫位于该引线键合通道内。该复数个焊线经过该引线键合通道而电性连接该芯片的该复数个焊垫至该基板。该封胶体系至少形成于该引线键合通道内，以密封该复数个焊线。其中，该第一防焊层具有至少一导胶开口，以在该引线键合通道两侧各形成一防焊挡条，藉此防止该粘晶胶污染至该芯片的该复数个焊垫。
借由上述技术方案，本发明防止粘晶胶污染芯片焊垫的封装构造及其基板至少具有下列优点：
1、粘晶胶能选用低成本的糊状粘晶胶取代现有的胶膜型粘晶材料，且不需要扩大引线键合槽道的宽度，以符合高密度COB封装。此外，该防焊挡条由基板原有的防焊层加以图案化形成，不会增加元件与成本。
2、具有一不被该芯片遮盖的聚胶区，以收集多余的粘晶胶，减少溢流至该引线键合通道内导致引线键合失败的风险。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1为现有「板上芯片」(COB)半导体封装构造的截面示意图。
图2为本发明的第一实施例，一种防止粘晶胶污染芯片焊垫的封装构造的截面示意图。
图3本发明的第一实施例，该封装构造所使用的基板的上表面示意图。
图4A至图4C为本发明的第一实施例，该封装构造所使用的基板在粘晶过程的截面示意图。
图5为本发明第二实施例，另一种防止粘晶胶污染芯片焊垫的封装构造的截面示意图。
图6为本发明第二实施例，该封装构造所使用的基板上表面示意图。
图7为本发明第二实施例，该封装构造沿支撑指的另一截面示意图。
100：封装构造
110：基板          111：上表面   112：下表面
113：引线键合通道
114：上层防焊层
120：芯片          121：主动面    122：焊垫
130：粘晶胶        140：焊线      150：封胶体
160：焊球
200：封装构造
210：基板          211：上表面    212：下表面
213：引线键合通道
214：引线键合通道
215：接指
216：球垫          217：芯片粘接区
220：第一防焊层
221：导胶开口
221A：侧缘
222：防焊挡条      223：聚胶区    230：第二防焊层
240：芯片          241：主动面    242：背面
243：中央焊垫      244：周边焊垫
250：粘晶胶        260：焊线      270：封胶体
280：焊球
300：封装构造
310：基板
311：上表面
312：下表面
313：引线键合通道  314：芯片粘接区
320：第一防焊层     321：导胶开口
321A：侧缘
322：防焊挡条
323：聚胶区
324：支撑指
325：贯孔
330：第二防焊层
340：芯片
341：主动面
342：背面
343：焊垫
344：周边焊垫
350：粘晶胶
360：焊线
370：封胶体
380：拦坝
390：焊球
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的防止粘晶胶污染芯片焊垫的封装构造及其基板其具体实施方式、结构、特征及其功效，详细说明如后。
依据本发明的第一具体实施例，图2为一种防止粘晶胶污染芯片焊垫的封装构造的截面示意图，图3为该封装构造所使用的基板上表面示意图，图4A至图4C为该基板在粘晶过程的截面示意图。
如图2所示，本发明一种防止粘晶胶污染芯片焊垫的封装构造200主要包括一基板210、一芯片240、一粘晶胶250、复数个焊线260及一封胶体270。通常该基板210可为一印刷电路板，其具有一上表面211、一下表面212以及复数个引线键合通道213、214，其中该复数个引线键合通道213、214可为狭长形槽孔，并贯穿该上表面211与该下表面212，以供该复数个焊线260引线键合通过。该上表面211与该下表面212各形成有一第一防焊层220与一第二防焊层230。利用该粘晶胶250的粘着将该芯片240设置于该基板210的该上表面211，而该封胶体270适当的保护该芯片240与该复数个焊线260。
并且，如图2及图3所示，在该基板210的上表面211结构中，该第一防焊层220具有至少一导胶开口221，该导胶开口221具有与其中的一引线键合通道213两侧平行且紧邻的侧缘221A，以在该引线键合通道213两侧各形成一防焊挡条222，藉以限制与导引粘晶时该粘晶胶250的流动散布区域。在本实施例中，该复数个侧缘221A的长度可较长于该芯片240，以发挥较佳的挡流与导胶的功效。通常该第一防焊层220在制造上可采用感光性焊罩层(photoimagable solder mask)或非感光性焊罩层印刷于该基板210的该上表面211，若具感光性可经曝光显影即可使该第一防焊层220具有特定图案的上述导胶开口221；若不具感光性可在利用网板印刷或喷墨印刷方式在印刷时即形成上述导胶开口221。另，再如图3所示，该基板210的该上表面211定义有一芯片粘接区217，其尺寸对应于该芯片240的一主动面241。较佳地，该第一防焊层220的该导胶开口221的形状不对应于该芯片240的该主动面241使其具有一不被该芯片粘接区217遮盖的聚胶区223，以收集多余的粘晶胶250。在本实施例中，该聚胶区223位于该侧缘221A的两端处。
在该基板210的下表面212结构中，可形成有复数个接指215与复数个球垫216，利用该基板210内部线路结构使该复数个接指215电性连接至对应的球垫216。而该第二防焊层230具有复数个开孔(图未绘出)，以显露该复数个球垫216。复数个焊球280通过该复数个开孔接合至该基板210的复数个球垫216，使该封装构造200具有球格阵列封装型态，以对外表面接合。
该芯片240具有该主动面241、一相应的背面242以及复数个设于该主动面241的中央焊垫243与周边焊垫244。如记忆体、逻辑或感测等特定功能的积体电路元件形成于该主动面241，并电连接至该复数个中央焊垫243与该复数个周边焊垫244以作为外连接电极。该复数个中央焊垫243单排或双排排列于该主动面241的一中央区域，而该复数个周边焊垫244排列于该主动面241的周边，故具有高密度的焊垫排列。
该粘晶胶250粘接该芯片240的该主动面241至该基板210的该上表面211，并使该复数个中央焊垫243位于该引线键合通道213内，该复数个周边焊垫244位于该复数个引线键合通道214内。该复数个焊线260经过该复数个引线键合通道213、214而电性连接该芯片240的该复数个中央与周边焊垫243、244至该基板210的该复数个接指215。该封胶体270至少形成于该复数个引线键合通道213、214内，以密封该复数个焊线260。在本实施例中，该封胶体270为模封胶体，并可更形成于该基板210的该上表面211上，以密封该芯片240的该背面242与侧面。
因此，利用该复数个防焊挡条222能防止该粘晶胶250污染至该芯片240的该复数个中央焊垫243与周边焊垫244。故粘晶胶250能选用低成本的糊状粘晶胶，例如B阶固化胶、糊状环氧胶与无流动底部填充胶其中之一，以取代现有的胶膜型粘晶材料，且不需要扩大引线键合槽道213、214的宽度，以符合高密度COB封装。此外，该防焊挡条222由基板210原有的防焊层加以图案化形成，不会增加元件与成本。
如第4A图所示，在粘晶过程中，首先提供上述的基板210，其包括的该第一防焊层220已图案化具有该导胶开口221。接着，如4B图所示，利用钢板印刷、网板印刷或点涂技术将该粘晶胶250形成于该基板210的该上表面211上，其中该粘晶胶250形成于该导胶开口221内且高该第一防焊层220。在本实施例中，该粘晶胶250在形成后为一B阶固化胶，其以A阶状态形成于该基板210上并经预烘烤，达到局部熟化以转变成B阶状态。B阶固化胶的特性为在常温下不具粘性，粘晶时经适当加热呈胶糊态并具有粘性。之后，如4C图所示，将该芯片240热压合至该基板210的该上表面211上，受到粘晶的高温与压力，该粘晶胶250会粘接该芯片240的该主动面241，然而该粘晶胶250会产生适当的流动，藉由依该导胶开口221的形状所形成防焊挡条222的导引与阻挡效果，该粘晶胶250不会扩散至该复数个引线键合通道213、214内也不会污染至该芯片240的该复数个中央焊垫243与该复数个周边焊垫244。在后续的引线键合工艺中，该复数个焊线260的一端可稳固结合至该复数个中央焊垫243与该复数个周边焊垫244，不会有引线键合失败之虞。最后，经过封胶与植球等步骤之后，可制成上述的COB型态封装构造200(如图2所示)。
在第二具体实施例中，如图5所示，本发明揭示另一种防止粘晶胶污染芯片焊垫的封装构造300，主要包括一基板310、一芯片340、一粘晶胶350、复数个焊线360及一封胶体370。该基板310具有一上表面311、一下表面312以及一引线键合通道313，其中该上表面311与该下表面312各形成有一第一防焊层320与一第二防焊层330。该芯片340具有一主动面341、一相对的背面242以及复数个设于该主动面341的焊垫343，该复数个焊垫343可为中央焊垫。该粘晶胶350粘接该芯片340的该主动面341至该基板310的该上表面311，并使该复数个焊垫343位于该引线键合通道313内。该复数个焊线360经过该引线键合通道313而电性连接该芯片340的该复数个焊垫343至该基板310。该封胶体370形成于该引线键合通道313内，以密封该复数个焊线360。在本实施例中，该封胶体370为点涂胶体，可不覆盖该芯片340的背面342，而呈裸晶封装的型态。另，复数个焊球390可设于该基板310的下表面312。
较佳地，该封装构造300另包括有一拦坝380，其形成于该基板310的该下表面312并突出于该第二防焊层330，用以限制该封胶体370在该下表面312的形成区域，防止污染至球垫。通常该拦坝380可为环形点涂形成的胶体，当点涂时该拦坝380的粘稠度应大于该封胶体370。
其中，如图5及图6所示，该第一防焊层320具有至少一导胶开口321，该导胶开口321的一侧缘321A平行且邻近于该引线键合通道313，以在该引线键合通道313两侧各形成一防焊挡条322，藉此防止该粘晶胶350污染至该芯片340的该复数个焊垫343。
再如图6所示，该基板310的该上表面311定义有一芯片粘接区314，其尺寸对应于该芯片340的该主动面341。较佳地，该导胶开口321的形状可使该第一防焊层320具有复数个被该芯片粘接区314遮盖的支撑指324，以支撑该芯片340的该主动面341(如图7所示)，较佳地，如图6所示，至少部分的支撑指324内形成有一贯孔325，其贯穿该基板310的该上表面311与该下表面312。如图7所示，在粘晶之后该芯片340的周边焊垫344显露于该复数个贯孔325，以利引线键合形成的焊线通过，达到接地或电性传输的功能，而该支撑指324的另一功效则为防止该粘晶胶350污染至在该复数个贯孔325内的周边焊垫344。此外，该导胶开口321可具有复数个超出该芯片粘接区314的聚胶区323，以收集多余的粘晶胶350。在本实施例中，该导胶开口321相对于该侧缘321A的另一侧缘为波浪状或是锯齿状，以形成该复数个支撑指324与该复数个聚胶区323。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种防止粘晶胶污染芯片焊垫的封装构造，其包括：
一基板，其具有一上表面、一下表面以及至少一引线键合通道，其中该上表面与该下表面各形成有一第一防焊层与一第二防焊层；
一芯片，其具有一主动面以及复数个设于该主动面的焊垫；
一粘晶胶，其粘接该芯片的该主动面至该基板的该上表面，并使该复数个焊垫位于该引线键合通道内；
复数个焊线，其经过该引线键合通道而电性连接该芯片的该复数个焊垫至该基板；以及
一封胶体，其至少形成于该引线键合通道内，以密封该复数个焊线；
其特征在于其中所述的第一防焊层具有至少一导胶开口，以在该引线键合通道两侧各形成一防焊挡条，藉此防止该粘晶胶污染至该芯片的该复数个焊垫。
2.根据权利要求1所述的防止粘晶胶污染芯片焊垫的封装构造，其特征在于其中所述的导胶开口的形状不对应于该芯片的该主动面使其具有一不被该芯片遮盖的聚胶区。
3.根据权利要求1所述的防止粘晶胶污染芯片焊垫的封装构造，其特征在于其中所述的导胶开口的形状可使该第一防焊层具有复数个被该芯片遮盖的支撑指。
4.根据权利要求1所述的防止粘晶胶污染芯片焊垫的封装构造，其特征在于其中所述的粘晶胶选自于B阶固化胶、糊状环氧胶与无流动底部填充胶其中之一。
5.根据权利要求1所述的防止粘晶胶污染芯片焊垫的封装构造，其特征在于其更包括有一拦坝，其形成于该基板的该下表面并突出于该第二防焊层，用以限制该封胶体。
6.根据权利要求1所述的防止粘晶胶污染芯片焊垫的封装构造，其特征在于其中所述的防焊挡条平行并邻近于该引线键合通道。
7.一种防止粘晶胶污染芯片焊垫的基板，其具有一上表面、一下表面以及至少一引线键合通道，该引线键合通道贯穿该上表面与该下表面，其特征在于其中该上表面与该下表面各形成有一第一防焊层与一第二防焊层，该上表面定义有一芯片粘接区，该引线键合通道是供一芯片的复数个焊垫位于其内并供复数个焊线经过以电性连接该芯片的该复数个焊垫至该基板，该第一防焊层具有至少一导胶开口，该导胶开口的一侧缘平行且临近于该引线键合通道，以在该引线键合通道两侧各形成一防焊挡条，藉此防止粘晶胶污染至该芯片的该复数个焊垫。
8.根据权利要求7所述的防止粘晶胶污染芯片焊垫的基板，其特征在于其中所述的导胶开口具有一超出该芯片粘接区的聚胶区。
9.根据权利要求7所述的防止粘晶胶污染芯片焊垫的基板，其特征在于其更包括有一粘晶胶，其形成于该导胶开口内且高于该第一防焊层。
10.根据权利要求7所述的防止粘晶胶污染芯片焊垫的基板，其特征在于其中所述的防焊挡条平行并邻近于该引线键合通道。
芯片
CNB2006100987339A 2006-07-10 2006-07-10 防止粘晶胶污染芯片焊垫的封装构造及其基板 Expired - Fee Related CN100463157C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100987339A CN100463157C (zh) 2006-07-10 2006-07-10 防止粘晶胶污染芯片焊垫的封装构造及其基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100987339A CN100463157C (zh) 2006-07-10 2006-07-10 防止粘晶胶污染芯片焊垫的封装构造及其基板

Publications (2)

Publication Number Publication Date
CN101106119A CN101106119A (zh) 2008-01-16
CN100463157C true CN100463157C (zh) 2009-02-18

Family

ID=38999933

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100987339A Expired - Fee Related CN100463157C (zh) 2006-07-10 2006-07-10 防止粘晶胶污染芯片焊垫的封装构造及其基板

Country Status (1)

Country Link
CN (1) CN100463157C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609824B (zh) * 2008-06-18 2011-01-12 力成科技股份有限公司 半导体封装的通用型基板及半导体封装构造
CN101635280B (zh) * 2008-07-22 2011-02-09 力成科技股份有限公司 窗口型球栅阵列封装构造及其制造方法
CN101673720B (zh) * 2008-09-12 2011-07-20 力成科技股份有限公司 避免模流入口产生剥离的窗口型半导体封装构造
CN101685804B (zh) * 2008-09-23 2011-09-21 联测科技股份有限公司 具有自粘性保护层的半导体晶圆
CN102769009A (zh) * 2011-05-04 2012-11-07 三星半导体(中国)研究开发有限公司 半导体封装件
TWI495066B (zh) * 2012-08-31 2015-08-01 Chipmos Technologies Inc 晶圓級封裝結構及其製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721450A (en) * 1995-06-12 1998-02-24 Motorola, Inc. Moisture relief for chip carriers
US20020105067A1 (en) * 2001-02-02 2002-08-08 Takahiro Oka Semiconductor chip package
US20030040142A1 (en) * 2001-08-27 2003-02-27 Chung-Hung Lin Substrate-on-chip packaging process
CN2566454Y (zh) * 2002-08-21 2003-08-13 南茂科技股份有限公司 防止压模溢胶的电路基板
US20030178709A1 (en) * 2002-03-25 2003-09-25 Seiji Andoh Method of manufacturing semiconductor device
CN1549319A (zh) * 2003-05-23 2004-11-24 ��Ʒ���ܹ�ҵ�ɷ����޹�˾ 开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件
US20050062152A1 (en) * 2003-09-24 2005-03-24 Chung-Che Tsai Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721450A (en) * 1995-06-12 1998-02-24 Motorola, Inc. Moisture relief for chip carriers
US20020105067A1 (en) * 2001-02-02 2002-08-08 Takahiro Oka Semiconductor chip package
US20030040142A1 (en) * 2001-08-27 2003-02-27 Chung-Hung Lin Substrate-on-chip packaging process
US20030178709A1 (en) * 2002-03-25 2003-09-25 Seiji Andoh Method of manufacturing semiconductor device
CN2566454Y (zh) * 2002-08-21 2003-08-13 南茂科技股份有限公司 防止压模溢胶的电路基板
CN1549319A (zh) * 2003-05-23 2004-11-24 ��Ʒ���ܹ�ҵ�ɷ����޹�˾ 开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件
US20050062152A1 (en) * 2003-09-24 2005-03-24 Chung-Che Tsai Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same

Also Published As

Publication number Publication date
CN101106119A (zh) 2008-01-16

Similar Documents

Publication Publication Date Title
CN100463157C (zh) 防止粘晶胶污染芯片焊垫的封装构造及其基板
CN100559577C (zh) 具有阵列接垫的晶片封装构造及其制造方法
TWI273683B (en) Semiconductor package and substrate structure thereof
CN104769713A (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
CN100373616C (zh) 半导体装置及其制造方法
CN101043009B (zh) 封装半导体管芯的方法
CN100490131C (zh) 防止溢胶的球格阵列封装构造
CN104009012B (zh) 半导体芯片和半导体器件
CN103367264B (zh) 一种可避免胶材溢流的封装载板
TWI380424B (en) Window type semiconductor package
CN101609824B (zh) 半导体封装的通用型基板及半导体封装构造
CN103762200B (zh) 芯片封装件及其封装方法
CN100442496C (zh) 补强型薄膜覆晶封装构造
CN101826495B (zh) 窗口型半导体封装构造
CN101635280B (zh) 窗口型球栅阵列封装构造及其制造方法
CN104347563B (zh) 半导体器件
CN207517661U (zh) 一种生物识别模组及移动终端
CN100356533C (zh) 中央焊垫存储器堆叠封装组件及其封装工艺
TWI291751B (en) Semiconductor package for prevent contamination of bonding pads of chip by chip-attach material and the substrate utilized
CN100499101C (zh) 具有延长引脚的薄膜覆晶封装构造
CN207690783U (zh) 一种新型集成电路封装结构
JP2008103531A (ja) 半導体装置の製造方法
JP2020155641A (ja) 半導体装置及び半導体装置の製造方法
CN101127332A (zh) 晶片上引脚球格阵列封装构造
CN101211867A (zh) 近基板尺寸黏晶的集成电路晶片封装构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090218

Termination date: 20200710

CF01 Termination of patent right due to non-payment of annual fee