CN100461248C - 共同电压修正电路与方法 - Google Patents
共同电压修正电路与方法 Download PDFInfo
- Publication number
- CN100461248C CN100461248C CNB2005101081045A CN200510108104A CN100461248C CN 100461248 C CN100461248 C CN 100461248C CN B2005101081045 A CNB2005101081045 A CN B2005101081045A CN 200510108104 A CN200510108104 A CN 200510108104A CN 100461248 C CN100461248 C CN 100461248C
- Authority
- CN
- China
- Prior art keywords
- voltage
- common voltage
- electrically connected
- predeterminated
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
Abstract
一种共同电压修正电路与方法，可使用交流调制的共同电压减少功率消耗，同时使用金属绝缘层半导体结构的储存电容以降低制造成本，并且确保灰度电压正确。其特征在于根据预设电压与共同电压，提供输出电压至薄膜液晶显示器的每一个像素的储存电容。其中，输出电压与共同电压皆为交流电压。每一个像素的液晶电容也电连接于共同电压。输出电压与共同电压的相位同步而且振幅相同。最后，共同电压减去输出电压等于预设电压的绝对值。
Description
技术领域
本发明涉及一种用于薄膜液晶显示器(thin-film transistor liquidcrystal display，简称为TFT LCD)的共同电压(common voltage)修正电路与方法，且特别涉及一种用于修正交流(alternating current，简称为AC)调制的共同电压的修正电路与方法。
背景技术
一般的薄膜液晶显示器的像素(pixel)都包括薄膜晶体管、储存电容、以及液晶电容。如果以金属绝缘层半导体(metal-insulatorsemiconductor，简称为MIS)结构做为储存电容，可以减少工艺掩膜数，降低制造成本。
美国专利US 6392623号提出，在金属绝缘层半导体形成储存电容的结构中，在储存电容一端所接的共同电极(common electrode)与液晶电容一端所接的相对电极(counter electrode)上，分别施加不同电位的驱动电压，可以改善主动矩阵式薄膜液晶显示器(active matrixthin-film transistor liquid crystal display，简称为AMTFT LCD)的灰度(gray scale)因为先天工艺因素造成的不准确现象。然而，其共同电压是固定的负电压。
使用AC的共同电压，可以降低源极驱动电路(source driverintegrated circuit)输出电压的振幅(amplitude)，减低功率消耗。如果将上述的美国专利US 6392623号的发明，应用于使用AC共同电压的薄膜液晶显示面板(thin-film transistor liquid crystal display panel)，会造成薄膜晶体管关闭时的灰度电压错误，造成显示质量不良。
发明内容
本发明的目的是在提供一种共同电压修正电路，可使用AC共同电压降低源极驱动电路输出电压的振幅，减少功率消耗，并且确保灰度电压正确，进而改善画面质量。
本发明的另一目的是提供一种共同电压修正方法，可以使用MIS结构的储存电容，以节省工艺掩膜数，降低制造成本，并且确保储存电容内的电荷数正确，以确保显示质量。
为达成上述及其它目的，本发明提出一种共同电压修正电路，包括共同电压产生器以及运算电路。共同电压产生器输出共同电压。运算电路根据预设电压与共同电压，提供输出电压至薄膜液晶显示器的每一个像素的储存电容的一端。其中，输出电压与共同电压皆为交流电压。上述每一个像素的一端电连接于共同电压。输出电压与共同电压的相位同步而且振幅相同，此外，共同电压减去输出电压等于预设电压的绝对值。
上述的共同电压修正电路，在一实施例中，预设电压为负电压，输出电压等于共同电压加上预设电压。
上述的共同电压修正电路，在一实施例中，预设电压为正电压，输出电压等于共同电压减去预设电压。
上述的共同电压修正电路，在一实施例中，每一个像素的储存电容皆为金属绝缘层半导体结构。
从另一观点来看，本发明另提出一种共同电压修正方法，其特征在于根据预设电压与共同电压，提供输出电压至薄膜液晶显示器的每一个像素的储存电容的一端。其中，输出电压与共同电压皆为交流电压。每一个像素的一端电连接于共同电压。输出电压与共同电压的相位同步而且振幅相同。最后，共同电压减去输出电压等于预设电压的绝对值。
如本发明的较佳实施例所述，本发明是以经过预设电压修正的共同电压作为输出电压，将其输出至每一个像素的储存电容，同时将共同电压输出至每一个像素的液晶电容。由于预设电压为一固定值，因此输出电压与共同电压同为交流电压，而且相位同步，振幅也相同。所以可使用MIS结构以节省工艺掩膜数，降低制造成本。同时使用AC共同电压以降低源极驱动电路输出电压的振幅，减少功率消耗。并且能确保灰度电压正确，进而确保储存电容内的电荷数正确，以确保画面质量。
为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1为根据本发明第一实施例的薄膜液晶显示器的部分电路示意图。
图2为根据本发明第一实施例的薄膜液晶显示器的驱动信号时序图。
图3为根据本发明第二实施例的薄膜液晶显示器的部分电路示意图。
主要元件标记说明
100、300：薄膜液晶显示器
101、301：运算电路
302：共同电压产生器
CLC：液晶电容
Cs：储存电容
GD：栅极驱动电路
OP：运算放大器
oT：运算电路的输出端
PIX：薄膜液晶显示面板的像素
PL：薄膜液晶显示面板
Q1：薄膜晶体管
QS：薄膜晶体管的源极
R：电阻器
SD：源极驱动电路
Vcom：共同电压
VcomH：共同电压的最高电位
VcomL：共同电压的最低电位
VGH：栅极驱动电路的输出高电位
VGL：栅极驱动电路的输出低电位
VOT：运算电路的输出电压
-Vp、Vp：预设电压
具体实施方式
以下说明请参照图1，图1为根据本发明第一实施例的薄膜液晶显示器100的部分电路示意图。图1的电路包括源极驱动电路SD、栅极驱动电路(gate driver integrated circuit)GD、薄膜液晶显示面板PL、以及运算电路101。本实施例的共同电压修正电路包括运算电路101以及源极驱动电路SD。
虽然图1的薄膜液晶显示面板PL只表示出6个像素，实际上可以包括任意数量的像素。例如图1当中放大的像素PIX包括薄膜晶体管Q1、储存电容Cs、以及液晶电容CLC。其中薄膜晶体管Q1的栅极(gate)电连接于栅极驱动电路GD，漏极(drain)电连接于源极驱动电路SD。储存电容Cs有一端电连接于薄膜晶体管Q1，也就是像素电极(pixel electrode)QS，另一端电连接于运算电路101的输出端OT。最后，液晶电容CLC有一端电连接于像素电极QS，另一端则电连接到基板另一侧的共同电极(common electrode)，以电连接共同电压Vcom。本实施例当中，每一个像素的储存电容Cs都是金属绝缘层半导体结构。
以像素PIX为例，在薄膜晶体管Q1关闭时，为了确保正确的灰度显示，必须保持储存电容Cs以及液晶电容CLC的电荷不变，在两者的电容值不变的情况下，也就是要保持储存电容Cs以及液晶电容CLC的压降不变。在本实施例中，共同电压Vcom是交流电压。为了使储存电容Cs的压降不变，运算电路101的输出电压VOT必须和共同电压Vcom的相位同步而且振幅相同。
为了达到上述目标，本实施例的运算电路101会接收预设电压-Vp与共同电压Vcom，并根据预设电压-Vp与共同电压Vcom，提供输出电压VOT至薄膜液晶显示器100的每一个像素的储存电容Cs。其中，输出电压VOT与共同电压Vcom皆为交流电压。每一个像素的液晶电容CLC也电连接于共同电压Vcom。输出电压VOT与共同电压Vcom的相位同步而且振幅相同，而且共同电压Vcom减去输出电压VOT等于预设电压-Vp的绝对值。
在本实施例中，共同电压Vcom是由源极驱动电路SD所提供。预设电压-Vp为负电压，所以输出电压VOT等于共同电压Vcom加上预设电压-Vp。至于预设电压-Vp的数值则是根据先前的美国专利US 6392623号而来。也就是说，预设电压-Vp等于-Vpmax-Vdmax，其中-Vpmax为源极驱动电路SD输出至每一个像素的最低电压，而Vdmax为将每一个像素的储存电容Cs的耗尽层(depletion layer)维持在最大宽度所需的电压。
为了将共同电压Vcom加上预设电压-Vp，本实施例的运算电路101是一个以运算放大器(operational amplifier)OP构成的正相加法电路。如图1所示，运算电路101包括运算放大器OP以及四个电阻器(resistor)R。其中，运算放大器OP以其输出端(output terminal)电连接于运算电路101的输出端OT。第一个电阻器R电连接于运算放大器OP的输出端与反相输入端(inverting input terminal)之间。第二个电阻器R的第一端电连接于运算放大器OP的反相输入端，第二端接地。第三个电阻器R电连接于运算放大器OP的正相输入端(non-invertinginput terminal)与共同电压Vcom之间。最后，第四个电阻器R则电连接于运算放大器OP的正相输入端与预设电压-Vp之间。以运算放大器构成的正相加法电路在应用上极为普遍，进一步的细节就不在此赘述。
图2为运算电路101的输入与输出波形，其中VGH与VGL各为栅极驱动电路GD输出的高低电位，而VcomH与VcomL各为共同电压Vcom的最高值与最低值。在本实施例中，共同电压Vcom是在5V与0V的区间摆动，而输出电压VOT是共同电压Vcom加上预设电压-Vp(在本实施例为-12V)的结果，所以是在-7V与-12V的区间摆动。由图2不难看出，输出电压VOT与共同电压Vcom的相位同步，而且振幅相同。
以下说明本发明的第二实施例。请参照图3，图3为根据本发明第二实施例的薄膜液晶显示器300的部分电路示意图。薄膜液晶显示器300包括源极驱动电路SD、栅极驱动电路GD、薄膜液晶显示面板PL、运算电路301、以及共同电压产生器302。本实施例的共同电压修正电路包括运算电路301以及共同电压产生器302。
如图3所示，在这个实施例中，共同电压Vcom是由共同电压产生器302所提供，而不是来自源极驱动电路SD。此外，本实施例的预设电压Vp为正电压，输出电压VOT等于共同电压Vcom减去预设电压Vp。本实施例的预设电压Vp和上一个实施例的预设电压数值相同，但正负相反。也就是说本实施例的预设电压Vp等于-(-Vpmax)+Vdmax，其中-Vpmax为源极驱动电路SD输出至每一个像素的最低电压，而Vdmax为将每一个像素的储存电容的耗尽层维持在最大宽度所需的电压。
如图3所示，为了将共同电压Vcom减去预设电压Vp，本实施例的运算电路301是一个以运算放大器OP为中心的减法电路，包括运算放大器OP以及四个电阻器R。其中，运算放大器OP以其输出端电连接于运算电路301的输出端OT。第一个电阻器R电连接于运算放大器OP的输出端与反相输入端之间。第二个电阻器R电连接于运算放大器OP的反相输入端与预设电压Vp之间。第三个电阻器R电连接于运算放大器OP的正相输入端与共同电压Vcom之间。最后，第四个电阻器R的第一端电连接于运算放大器OP的正相输入端，第二端接地。上述的减法电路在应用上极为普遍，为本发明技术领域中具有通常知识者所熟知，进一步的细节就不在此赘述。
本发明并不局限于前面两个实施例的运算电路。在本发明相关技术领域中具有通常知识者都应该知道，还有多种其它电路可达到相同效果，例如同样使用运算放大器的反相加法电路，或其它各种形式的电路，例如二极管(diode)钳位电路。重点是，只要运算电路的输出电压和共同电压之间，有同样的对应关系即可。
最后，本发明除了上述的共同电压修正电路之外，也提出一种对应的共同电压修正方法。而本方法的实施步骤在前面的共同电压修正电路的实施例中已经有充分揭露，因此不再赘述。
如以上的实施例所述，本发明是以经过预设电压修正的共同电压作为输出电压，将其输出至每一个像素的储存电容，同时将共同电压输出至每一个像素的液晶电容。由于预设电压为一固定值，因此输出电压与共同电压同为交流电压，而且相位同步，振幅也相同。所以可使用MIS结构以节省工艺掩膜数，降低制造成本。同时使用AC共同电压以降低源极驱动电路输出电压的振幅，减少功率消耗。并且能确保灰度电压正确，进而确保储存电容内的电荷数正确，以确保画面质量。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。
Claims (18)
1.一种共同电压修正电路，其特征在于包括：
共同电压产生器，输出共同电压；以及
运算电路，接收预设电压与该共同电压，并根据该预设电压与该共同电压，提供输出电压至薄膜液晶显示器的每一个像素的储存电容的一端；其中
该输出电压与该共同电压皆为交流电压，每一个上述像素的一端电连接于该共同电压，该输出电压与该共同电压的相位同步而且振幅相同，该共同电压减去该输出电压等于该预设电压的绝对值。
2.根据权利要求1所述的共同电压修正电路，其特征在于该共同电压产生器为该薄膜液晶显示器的源极驱动电路的一部分。
3.根据权利要求1所述的共同电压修正电路，其特征在于该预设电压为负电压，该输出电压等于该共同电压加上该预设电压。
4.根据权利要求3所述的共同电压修正电路，其特征在于该预设电压等于-Vpmax-Vdmax，-Vpmax为该薄膜液晶显示器的源极驱动电路输出至每一个上述像素的最低电压，Vdmax为将每一个上述像素的储存电容的耗尽层维持在最大宽度所需的电压。
5.根据权利要求3所述的共同电压修正电路，其特征在于该运算电路包括：
运算放大器，以输出端电连接于该共同电压修正电路的输出端；
第一电阻器，电连接于该运算放大器的输出端与反相输入端之间；
第二电阻器，以第一端电连接于该运算放大器的反相输入端，以第二端接地；
第三电阻器，电连接于该运算放大器的正相输入端与该共同电压之间；以及
第四电阻器，电连接于该运算放大器的正相输入端与该预设电压之间。
6.根据权利要求1所述的共同电压修正电路，其特征在于该预设电压为正电压，该输出电压等于该共同电压减去该预设电压。
7.根据权利要求6所述的共同电压修正电路，其特征在于该预设电压等于-(-Vpmax)+Vdmax，-Vpmax为该薄膜液晶显示器的源极驱动电路输出至每一个上述像素的最低电压，Vdmax为将每一个上述像素的储存电容的耗尽层维持在最大宽度所需的电压。
8.根据权利要求6所述的共同电压修正电路，其特征在于该运算电路包括：
运算放大器，以输出端电连接于该共同电压修正电路的输出端；
第一电阻器，电连接于该运算放大器的输出端与反相输入端之间；
第二电阻器，电连接于该运算放大器的反相输入端与该预设电压之间；
第三电阻器，电连接于该运算放大器的正相输入端与该共同电压之间；以及
第四电阻器，以第一端电连接于该运算放大器的正相输入端，以第二端接地。
9.根据权利要求1所述的共同电压修正电路，其特征在于每一个上述像素皆包括：
薄膜晶体管，以栅极电连接于该薄膜液晶显示器的栅极驱动电路，以漏极电连接于该薄膜液晶显示器的源极驱动电路；
储存电容，电连接于该薄膜晶体管的源极与该输出电压之间；以及
液晶电容，电连接于该薄膜晶体管的源极与该共同电压之间。
10.根据权利要求1所述的共同电压修正电路，其特征在于每一个上述像素的储存电容皆为金属绝缘层半导体结构。
11.一种共同电压修正方法，其特征在于：
根据预设电压与共同电压，提供输出电压至薄膜液晶显示器的每一个像素的储存电容的一端，其中该输出电压与该共同电压皆为交流电压，每一个上述像素的一端电连接于该共同电压，该输出电压与该共同电压的相位同步而且振幅相同，该共同电压减去该输出电压等于该预设电压的绝对值。
12.根据权利要求11所述的共同电压修正方法，其特征在于该共同电压是由该薄膜液晶显示器的源极驱动电路所提供。
13.根据权利要求11所述的共同电压修正方法，其特征在于该共同电压是由该薄膜液晶显示器的共同电压产生器所提供。
14.根据权利要求11所述的共同电压修正方法，其特征在于该预设电压为负电压，该输出电压等于该共同电压加上该预设电压。
15.根据权利要求14所述的共同电压修正方法，其特征在于该预设电压等于-Vpmax-Vdmax，-Vpmax为该薄膜液晶显示器的源极驱动电路输出至每一个上述像素的最低电压，Vdmax为将每一个上述像素的储存电容的耗尽层维持在最大宽度所需的电压。
16.根据权利要求11所述的共同电压修正方法，其特征在于该预设电压为正电压，该输出电压等于该共同电压减去该预设电压。
17.根据权利要求16所述的共同电压修正方法，其特征在于该预设电压等于-(-Vpmax)+Vdmax，-Vpmax为该薄膜液晶显示器的源极驱动电路输出至每一个上述像素的最低电压，Vdmax为将每一个上述像素的储存电容的耗尽层维持在最大宽度所需的电压。
18.根据权利要求11所述的共同电压修正方法，其特征在于每一个上述像素的储存电容皆为金属绝缘层半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101081045A CN100461248C (zh) | 2005-09-29 | 2005-09-29 | 共同电压修正电路与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101081045A CN100461248C (zh) | 2005-09-29 | 2005-09-29 | 共同电压修正电路与方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1941055A CN1941055A (zh) | 2007-04-04 |
| CN100461248C true CN100461248C (zh) | 2009-02-11 |
Family
ID=37959178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101081045A Expired - Fee Related CN100461248C (zh) | 2005-09-29 | 2005-09-29 | 共同电压修正电路与方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100461248C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101562898B1 (ko) * | 2008-12-31 | 2015-10-23 | 주식회사 동부하이텍 | Ｏｐ 앰프 |
| CN102034439B (zh) * | 2009-09-28 | 2013-06-05 | 北京京东方光电科技有限公司 | 液晶显示驱动装置 |
| TWI421851B (zh) * | 2011-05-17 | 2014-01-01 | Au Optronics Corp | 具共用電壓補償機制之液晶顯示裝置與共用電壓補償方法 |
| CN103869515A (zh) * | 2013-12-24 | 2014-06-18 | 中国科学院微电子研究所 | 一种液晶材料交流驱动方法 |
| CN106128396B (zh) * | 2016-08-31 | 2019-03-26 | 深圳市华星光电技术有限公司 | 共电极稳压电路、显示面板及共电极稳压方法 |
| TWI608276B (zh) * | 2017-05-31 | 2017-12-11 | 友達光電股份有限公司 | 顯示裝置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1430199A (zh) * | 2002-01-04 | 2003-07-16 | 富士通显示技术株式会社 | 液晶显示板 |
| CN1598674A (zh) * | 2003-09-18 | 2005-03-23 | 统宝光电股份有限公司 | 液晶显示器的驱动方法及驱动电路 |
| CN1648753A (zh) * | 2005-03-11 | 2005-08-03 | 友达光电股份有限公司 | 显示单元 |
| US20050200588A1 (en) * | 2004-02-23 | 2005-09-15 | Toshiba Matsushita Display Technology Co., Ltd. | Liquid crystal display device |
-
2005
- 2005-09-29 CN CNB2005101081045A patent/CN100461248C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1430199A (zh) * | 2002-01-04 | 2003-07-16 | 富士通显示技术株式会社 | 液晶显示板 |
| CN1598674A (zh) * | 2003-09-18 | 2005-03-23 | 统宝光电股份有限公司 | 液晶显示器的驱动方法及驱动电路 |
| US20050200588A1 (en) * | 2004-02-23 | 2005-09-15 | Toshiba Matsushita Display Technology Co., Ltd. | Liquid crystal display device |
| CN1648753A (zh) * | 2005-03-11 | 2005-08-03 | 友达光电股份有限公司 | 显示单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1941055A (zh) | 2007-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8253655B2 (en) | Common-voltage compensation circuit and compensation method for use in a liquid crystal display | |
| US8928705B2 (en) | Liquid crystal display with crosstalk interference suppression based on gray-level variation of a frame to be displayed and related method | |
| CN101118730B (zh) | 驱动集成电路、液晶显示器、显示***和驱动ic的方法 | |
| US20080291146A1 (en) | Liquid crystal display with coupling line for adjusting common voltage and driving method thereof | |
| CN100461248C (zh) | 共同电压修正电路与方法 | |
| CN101191925A (zh) | 液晶显示器及其显示面板 | |
| EP2224424B1 (en) | LCD with common voltage driving circuit | |
| US20190340995A1 (en) | Display device | |
| US9530384B2 (en) | Display device that compensates for changes in driving frequency and drive method thereof | |
| JP4982349B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH06289817A (ja) | 表示装置の駆動方法及び駆動回路 | |
| CN104460076A (zh) | 一种电压补偿方法、装置及显示设备 | |
| US20110102400A1 (en) | Liquid crystal display | |
| TWI469128B (zh) | 電壓校準電路及其液晶顯示裝置 | |
| US8217873B2 (en) | Liquid crystal display device for improving color washout effect | |
| JP6836010B2 (ja) | 直流電圧変換回路及び直流電圧変換方法並びに液晶表示装置 | |
| WO2014050719A1 (ja) | 液晶表示装置 | |
| US20070070013A1 (en) | Common voltage modification circuit and the method thereof | |
| US8558821B2 (en) | Power device capable of improving flicker of a liquid crystal display, liquid crystal display capable of improving flicker, and method capable of improving flicker of a liquid crystal display | |
| KR19990026582A (ko) | 게이트 오프 전압을 보상하는 액정 표시 장치용 구동 회로 및구동 방법 | |
| CN102053433B (zh) | 液晶显示屏及其驱动方法 | |
| CN104216152A (zh) | 液晶显示装置和液晶显示装置的驱动方法 | |
| CN102568419A (zh) | 驱动电路 | |
| JP4040168B2 (ja) | 液晶表示装置 | |
| KR20080022932A (ko) | 액정 표시 장치의 전원 모듈, 이를 구비하는 액정 표시장치 및 액정 표시 장치의 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090211 Termination date: 20190929 |