CN100456381C - 利用增益环进行磁头幅值特征化的设备 - Google Patents
利用增益环进行磁头幅值特征化的设备 Download PDFInfo
- Publication number
- CN100456381C CN100456381C CNB2005100667410A CN200510066741A CN100456381C CN 100456381 C CN100456381 C CN 100456381C CN B2005100667410 A CNB2005100667410 A CN B2005100667410A CN 200510066741 A CN200510066741 A CN 200510066741A CN 100456381 C CN100456381 C CN 100456381C
- Authority
- CN
- China
- Prior art keywords
- vga
- signal
- amplitude
- adc
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012512 characterization method Methods 0.000 title claims abstract description 33
- 230000004044 response Effects 0.000 claims abstract description 9
- 230000008878 coupling Effects 0.000 claims description 40
- 238000010168 coupling process Methods 0.000 claims description 40
- 238000005859 coupling reaction Methods 0.000 claims description 40
- 238000003860 storage Methods 0.000 claims description 31
- 238000012545 processing Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 15
- 238000001914 filtration Methods 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 230000008901 benefit Effects 0.000 description 18
- 230000001965 increasing effect Effects 0.000 description 16
- 238000001514 detection method Methods 0.000 description 8
- 230000004907 flux Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000004422 calculation algorithm Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 238000007476 Maximum Likelihood Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction
- G11B20/10027—Improvement or modification of read or write signals analog processing for digital recording or reproduction adjusting the signal strength during recording or reproduction, e.g. variable gain amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Magnetic Recording (AREA)
Abstract
本发明披露了一种利用增益环进行磁头幅值特征化的设备。可变增益放大器(VGA)接收输入信号并且生成VGA输出信号。数模转换器(DAC)电路向VGA提供理想输入信号，而增益控制环驱动VGA，将VGA的增益锁定在所提供的理想输入信号。模数转换器(ADC)响应VGA输出，提供代表ADC代码扩展的数字输出。控制器驱动DAC向VGA提供理想输入信号，并且该控制器还生成控制ADC的控制信号，该控制器还根据提供给DAC的信号、从ADC接收的ADC代码扩展以及由增益控制环提供的增益代码确定读磁头信道的幅值。
Description
技术领域
本发明总体上涉及从数据存储介质中读取的信号，更具体讲，涉及利用增益环提供磁头幅值特征化的设备。
背景技术
最近开发的数据存储设备，如磁盘驱动设备(即硬盘驱动器)，已经增加了存储容量和数据存取速度。由于这些优点，磁盘驱动设备已经被广泛用作用于计算机***的辅助存储器设备。更一般地讲，在与这些磁盘驱动器技术方面的进步有关的在脉冲通信方面的进展近来已经使大范围的脉冲通信***的速度和可靠性得到提高。
影响磁盘驱动设备的存储容量和存取速度的主要因素是磁头、记录介质、伺服机构和在读/写信道中使用的信号处理技术等。在这些因素中，利用PRML(Partial Response Maximum Likelihood，局部响应最大似然性)检测的信号处理技术已经对在现代磁盘驱动设备中见到的已经提高的存储容量和很高的存取速度做出了很大贡献。
在磁盘驱动设备的通用读/写信道电路中的读信道电路包括用于对由设备的读/写磁头产生的模拟读信号进行最初处理的部件。该处理提供自动增益控制(AGC)放大、滤波、均衡化以及模数转换等。
每个读/写磁头产生或检测在作为磁通区域的磁盘上的电磁场或磁编码。在电磁场中有或没有磁通翻转代表存储在磁盘上的数据。磁通翻转是在磁盘的相邻区域上的磁通变化。有或没有磁通翻转对应于诊断输入信号的二进制的1和0。为了将数据“写”到磁盘上，电子部件接收来自主机设备的数据并且将该数据译为磁编码。磁头将磁编码传输到磁盘的一部分。为了从磁盘中“读”数据，使磁头位于靠近磁盘的具有需要的磁编码的部分。磁头检测并且传输来自磁盘的磁编码。电子部件将磁编码翻译为数据，数据被传输到主机设备。主机设备可以是个人计算机或其它电子设备。电子部件可以应用检错和校正算法以确保准确地存储和从磁盘取出数据。为了提高磁盘驱动器上的数据存储密度，已经开发了这样的磁阻和磁感应读/写磁头，其具有检测幅值更小的磁信号的灵敏度并且具有增强的信号分辨力。
一般情况下，硬盘驱动器通过“峰值检测”读取数据，即检测当磁盘上的磁通翻转在读/写磁头之下经过读/写磁头时产生的电压峰值。但是，随着密度转速增加，已经开发了局部响应最大相似性(PRML)算法以改进峰值检测。在翻译由读/写磁头检测的磁信号的磁盘驱动电子电路中实施PRML。PRML磁盘驱动器读取由存储在磁盘上的磁通翻转产生的模拟波形。与寻找表示磁通翻转的峰值不同，PRML对模拟波形进行数字采样(算法的“局部响应”部分)，并且应用信号处理方法确定由波形代表的位模式(算法的“最大相似性”部分)。因此，在PRML数据信道中，要求规范化的读回信号幅值，以进行适当的数据检测。通常，在模拟信号路径中使用可变增益放大器(variable gainamplifier，VGA)，以调节读回信号的比例。为了对VGA进行增益校正，已知的PRML信道需要模拟包络检测器电路，以检测输入的读回信号的幅值。
由于材料和制作方面的不同，每个磁头将具有不同特性的信号输出电平。必须通过调节磁头放大器的增益使该电平规范化，从而使幅值检测电路将具有相同的信号余量。为了适当地进行这种规范化调节，必须使用具有准确已知记录幅值的特殊记录的磁带。
在某些***中，通过在必须周期性重复调节的放大器上提供增益调节，并且通过对读/写、速度和密度的每种组合提供不同的信号幅值的检测阈值电平，已经解决了这些问题。但是，这些阈值电平是固定并且不能改变以针对介质涂层类型、磨损或信号随时间衰减进行调节。此外，这些固定阈值要求在幅值检测可靠之前，通过调节其放大器的增益，必须非常准确地使每个磁头的输出规范化。
幅值检测是用于数字数据记录的磁带***的读电路的重要部分，数字数据记录横跨磁带平行地记录多个轨迹。在这种类型的***中，广泛使用了检错和校正方法，如跨平行轨迹的奇偶校验或者在单个轨迹中的数据位的奇偶校验。幅值减小是轨迹出错的重要指示器，于是，可以使用校正方法对轨迹进行校正，以避免被迫返回原位或再次读取数据。
PRML电子线路用于对PRML读/写信道进行校准和调谐。例如，需要对VGA增益进行校准，以保证准确的数据检测并且提供按照整体和读转换器的运行条件的识别。为了校准VGA增益，在读信道中向VGA提供读回信号。于是，可以检测与放大电路的环路增益有关的电压信号，并且将其与对应于数字字值的许多控制电压信号进行比较。数字字值与等于检测到的电压信号的控制电压信号有关，检测到的电压信号代表读回信号的相对幅值。然后，通过给增益调节放大器的信号输入施加与预先建立的增益值有关的参考电压信号，可以确定VGA的增益特性。可以有选择地给用于每个参考电压信号的放大器施加控制电压信号，直到放大器的输出电压信号与预先建立的参考电压信号大致相等为止。
为了简化校准过程，许多硬盘驱动器都包括一个附加的数模转换器(DAC)和一个附加的模数转换器(ADC)，用于对读/写信道进行诊断测试。这些DAC和ADC是除了用于在读写信道中进行读和写操作的其它数模转换器和模数转换器以外另加的。但是，这些ADC的设计提高了对硬件的要求并且由此增加了读/写信道的尺寸和成本。此外，在存储设备如磁盘驱动器中测量磁头的幅值是非常困难的，这是由于如温度变化、磁头磨损等因素对于估算读回信号幅值的精度会产生不利影响。
逻辑控制器可以被用于控制VGA增益并且将已知的输入信号和可选择的ADC输出代码相关。但是，对具有来自增益环的实际VGA增益代码的特征化值的校正仍然是个问题。
由此可见，需要一种用于利用增益环提供磁头幅值特征化的设备。
发明内容
为了克服上述现有技术中的限制，并且克服当阅读和理解本说明时变得清楚的其它限制，本发明披露了一种用于利用增益环提供磁头幅值特征化的设备。
通过利用DAC在读信道的前端将已知信号施加到可变增益放大器，本发明解决了上述问题。根据提供给DAC的信号、从ADC接收的ADC代码扩展以及由增益控制环提供的增益代码，控制器确定读磁头信道的幅值。
按照本发明的原理的数据信道包括：可变增益放大器(VGA)，用于接收输入信号并且生成VGA输出；数模转换器(DAC)电路，与VGA耦合，用于向VGA提供理想的输入信号；增益控制环，与VGA耦合，用于驱动VGA，以便将VGA的增益锁定在所提供的理想输入信号；模数转换器(ADC)，与VGA耦合，用于响应VGA的输出，提供代表ADC代码扩展的数字输出；以及控制器，与VGA耦合，用于驱动DAC以向VGA提供理想的输入信号并且生成用于控制ADC的控制信号，该控制器还用于根据提供给DAC的信号、从ADC接收的ADC代码扩展以及由增益控制环提供的增益代码，确定读磁头信道的幅值。
在本发明的另一个实施例中，提供了用于读信道的模拟前端。该模拟前端包括：模拟处理电路，用于接收读信号；数模转换器(DAC)，与模拟处理电路耦合，用于向模拟处理电路提供高、低控制信号，以产生预定的模拟处理电路输出信号；可变增益放大器(VGA)，与模拟处理电路耦合，用于利用VGA的增益代码对预定的模拟处理电路输出信号进行处理，以产生经过放大的信号；模数转换器(ADC)，与VGA耦合，用于响应放大的信号产生ADC代码扩展；增益控制环，与VGA耦合，用于驱动VGA，以将VGA的增益锁定在来自DAC的输入信号；存储器，用于存储两个输入信号的幅值、与两个输入信号有关的ADC代码扩展以及来自与两个输入信号和对应的高、低DAC控制信号有关的增益控制环的两个VGA增益代码；以及处理器，与存储器耦合，用于利用根据两个输入信号的幅值、与两个输入信号有关的ADC代码扩展以及来自增益控制环的两个VGA增益得到的等式，计算任何输入信号的幅值。
在本发明的另一个实施例中，提供了磁性存储设备。该磁性存储设备包括：磁性存储介质，用于在其上记录数据；电动机，用于移动磁性存储介质；磁头，在磁性存储介质上读、写数据；致动器，用于决定磁头相对于磁性存储介质的位置；以及数据信道，用于对磁性存储介质上的经过编码的信号进行处理，该数据信道包括：可变增益放大器(VGA)，用于接收输入信号并且生成VGA输出；数模转换器(DAC)电路，与VGA耦合，用于向VGA提供理想的输入信号；增益控制环，与VGA耦合，用于驱动VGA，以便将VGA的增益锁定在所提供的理想输入信号；模数转换器(ADC)，与VGA耦合，用于响应VGA的输出，提供代表ADC代码扩展的数字输出；以及控制器，与VGA耦合，用于驱动DAC以向VGA提供理想的输入信号并且生成用于控制ADC的控制信号，该控制器还用于根据提供给DAC的信号、从ADC接收的ADC代码扩展以及由增益控制环提供的增益代码，确定读磁头信道的幅值。
在本发明的另一个实施例中，提供了数据信道。该数据信道包括：用于放大输入信号的装置；与用于放大的装置耦合的装置，用于给用于放大的装置提供理想的输入信号；与用于放大的装置耦合的装置，用于驱动用于放大的装置，以将用于放大的装置的增益锁定在所提供的理想输入信号；与用于放大的装置耦合的装置，用于响应经过放大的输入信号，提供代表ADC代码扩展的数字输出；以及与用于放大的装置耦合的装置，用于驱动用于提供理想输入信号的装置并且用于生成用于对用于提供数字输出的装置进行控制的控制信号，用于提供理想输入信号和用于生成控制信号的装置根据ADC代码扩展和由用于驱动用于放大的装置的装置提供的增益代码，确定读磁头信道的幅值。
在本发明的另一个实施例中，提供了磁性存储设备。该磁性存储设备包括：用于在其上数据记录的装置；用于移动用于记录数据的装置的装置；用于在用于记录数据的装置上读、写数据的装置；用于决定用于读、写的装置相对于用于记录数据的装置的位置的装置；以及用于处理来自用于记录的装置的经过编码的信号的装置，这个用于处理经过编码的信号的装置包括：用于放大输入信号的装置；与用于放大的装置耦合的装置，用于给用于放大的装置提供理想输入信号；与用于放大的装置耦合的装置，用于驱动用于放大的装置，将用于放大的装置的增益锁定在所提供的理想输入信号；与用于放大的装置耦合的装置，用于响应经过放大的输入信号，提供代表ADC代码扩展的数字输出；以及与用于放大的装置耦合的装置，用于驱动用于提供理想输入信号的装置并且用于生成用于对用于提供数字输出的装置进行控制的控制信号，用于提供理想输入信号和用于生成控制信号的装置根据ADC代码扩展和由用于驱动用于放大的装置的装置提供的增益代码，确定读磁头信道的幅值。
利用在所附权利要求中的特性，指出了表现本发明的特征的这些和各种其它新颖的优点和特性，并且这些和各种其它新颖的优点和特性构成了本发明的一部分。但是，为了更好地理解本发明、其优点以及通过使用它达到的目的，应该参照构成了本发明的一部分的附图和伴随描述的内容，其中示出和描述了按照本发明的设备的特定例子。
附图说明
参照附图，其中，相同的标号始终表示对应的部分：
图1示出了按照本发明实施例的存储***；
图2为按照本发明实施例的磁盘驱动设备的框图；
图3为图2的读/写信道电路的框图；
图4为代表按照本发明实施例的读信道的模拟子模块和控制逻辑电路的框图；
图5示出了按照本发明实施例的，用于检测来自ADC的阈值电压代码的特征化引擎；并且
图6为按照本发明实施例的，用于利用增益环进行磁头幅值特征化的操作的详细流程图。
具体实施方式
在以下对实施例的描述中，对构成了这些实施例的一部分的附图进行参照，在附图中示出了可以在其中实施本发明的特定实施例。应该理解，可以利用其它实施例，这是由于可以在不脱离本发明的范围的情况下改变结构。
本发明提供了用于利用增益环进行磁头幅值特征化的设备。本发明利用增益控制环驱动VGA，以将VGA的增益锁定到所提供的理想输入信号。模数转换器(ADC)响应VGA的输出，提供代表ADC代码扩展的数字输出。控制器驱动DAC以向VGA提供理想的输入信号，并且，控制器生成用于控制ADC的控制信号，此外，控制器还根据提供给DAC的信号、从ADC接收的ADC代码扩展和由增益控制环提供的增益代码，确定读磁头信道的幅值。
图1示出了按照本发明实施例的存储***100。在图1中，转换器110受致动器120的控制。致动器120控制转换器110的位置。转换器110在磁性介质130上读、写数据。读/写信号经过数据信道140。信号处理器***150对致动器120进行控制并且对数据信道140的信号进行处理。此外，介质译码器160受信号处理器***的控制，以使磁性介质130相对于转换器110移动。然而，这不意味着本发明限于存储***100的具体类型或者限于在存储***100中使用的介质130的类型。
图2为按照本发明实施例的磁盘驱动设备200的框图。在图2中，由主轴马达234使磁盘210旋转，磁头212位于磁盘210的表面。磁头212安装在从E形部件装置214向磁盘210伸出的对应的伺服臂上。部件装置214具有相关的旋转音圈致动器230，旋转音圈致动器230使部件装置214移动并由此改变磁头212的位置，磁头212用于将数据从一个或多个磁盘210上的指定位置读出或将数据写到一个或多个磁盘210上的指定位置。
在读操作期间，前置放大器216对由磁头212拾取的信号进行前置放大并由此给读/写信道电路218提供经过放大的信号。在写操作期间，前置放大器216将来自读/写信道电路218的经过编码的写数据信号传送到磁头212。在进行读操作的过程中，读/写信道电路218从由前置放大器216提供的读信号中检测数据脉冲，并且对数据脉冲进行解码。读/写信道电路218将经过解码的数据脉冲传送到磁盘数据控制器(disk data controller，DDC)220。此外，读/写信道电路218还对从DDC 220接收的写数据进行解码，并且将经过解码的数据提供给前置放大器216。
通过读/写信道电路218和前置放大器216，DDC 220既将从主计算机(未示出)接收的数据写到磁盘210上，又将来自磁盘210的读数据传送到主计算机。DDC 220还起主计算机和微控制器224之间的接口的作用。缓冲RAM(随机存取存储器)222暂时存储在DDC 220与主计算机、微控制器224和读/写信道电路218之间传送的数据。微控制器224响应来自主计算机的读、写命令，对轨迹搜索和轨迹跟踪功能进行控制。
ROM(只读存储器)226存储用于微控制器224的控制程序以及各种设置值。伺服驱动器228响应从对磁头212的位置进行控制的微控制器224生成的控制信号，生成用于驱动致动器230的驱动电流。驱动电流被加到致动器230的音圈上。致动器230根据从伺服驱动器228提供的驱动电流的方向和大小，确定磁头212相对于磁盘210的位置。主轴马达驱动器232按照从用于控制磁盘210的微控制器224生成的控制值，驱动用于使磁盘210旋转的主轴马达234。
图3为图2的读/写信道电路300的框图。在图3中，读/写信道电路300包括：具有读/写装置和记录介质的物理记录信道338；用于将数据写到记录介质上的写信道电路340；以及用于从记录介质中读取数据的读信道电路342等。写信道电路340由编码器344、前置解码器346和写补偿器348构成。读信道电路342包括模拟前端350、模数转换器(ADC)354、均衡器356、Viterbi检测器358和解码器364等。
在操作中，编码器344将输入的、要被写到记录介质上的数据320编码为预定代码。例如，通常将RLL(Run Length Limited，游程长度受限码)代码用作预定代码，其中，相邻的零的数量必须保持在指定的最大和最小值之间。但是，本发明不意味着限于RLL，而是可以使用其它编码。前置解码器346包括在防错传播中。写补偿器348使由读/写磁头引起的非线性影响减小。但是，由于实际的记录信道响应与这个传输函数不严格相符，因此总是需要进行某些后续的均衡化。
模拟前端350对从磁盘读出的模拟信号322进行放大。从模拟前端350输出的信号被模数(A/D)转换器354转换为离散数字信号。然后将产生的数字信号施加到均衡器356上，均衡器356适宜地对符号间干扰(inter-symbolinterference，ISI)进行控制，从而生成理想的波形。Viterbi检测器358接收从均衡器356输出的经过均衡化的信号，并且根据该经过均衡化的信号生成经过编码的数据。解码器364对从Viterbi检测器358输出的经过编码的数据进行解码，从而生成最终的读数据324。
图4为表示按照本发明实施例的读信道400的模拟子模块和控制逻辑电路的框图。提供用于在输入之间进行切换的模拟开关或复用器410。这些输入中的一个是读信号。在复用器410的输入端提供DAC 412。按照本发明的实施例，通过利用DAC 412建立已知幅值和已知频率的模拟信号，DAC被用于对读信道模拟电路进行校准。因此，DAC 412可以被用于通过读信道400发送已知信号。
可变增益放大器(VGA)420接收由复用器410根据来自DAC 412的输入提供的、已知幅值和频率的输入信号。VGA输入信号被加给VGA 420，然后，通过整个读路径将增益锁定到一组ADC代码扩展。确定用于这个信号幅值的VGA增益代码。来自VGA 420的经过放大的信号被传递给连续时间滤波器(Continuous Time Filter，CTF)440。CTF 440被配置为对噪音进行滤除。提供CTF 440的输出，用以驱动ADC 480。
增益控制环430接收ADC的输出数据490并且提供用于控制VGA 420的控制信号。控制逻辑电路450包括峰峰值检测器电路(未示出)，用于经由增益控制环430对ADC的输出代码进行测量。控制逻辑电路450给CTF 440、锁相环460和可切换振荡器(switchable oscillator，SOSC)470提供控制信号452、454和456。经由锁相环460给DAC 412提供时钟，并且由SOSC 470给ADC提供时钟。控制逻辑电路450还给复用器410提供选择信号458，用于选择特征化模式。因此，控制逻辑电路450对进入读信道的输入进行设置，由此允许对产生的ADC代码进行测量。
用于数据和用于伺服的，与用于两种特征化幅值的VGA增益相对应的两个特征化结果，与数据或伺服VGA增益一起，允许例如由图1的信号处理***150、图2的控制器224和/或控制逻辑电路450进行一系列计算，以确定信道输入的幅值。根据读出的ADC输出代码490，可以推断出给VGA 420的输入信号的幅值，并且可以利用ADCpeak-to-peak代码将ADC代码扩展转换为ADC输出的幅值。控制逻辑电路450使增益阈值与给定的ADCpeak-to-peak代码相关。
图5示出了按照本发明实施例的，用于测量ADC输出代码的峰峰值检测器500。在进行磁头幅值特征化期间，由DAC生成如由磁头幅值DAC的高、低代码决定的，两个不同的输入幅值512、514，并且将输入幅值512、514输入到VGA。输入信号512、514与阈值522、524比较。比较器510、520的输出提供给存储保持电路(Save&Hold)530、540。存储保持电路530、540的输出被用于确定DAC峰峰值550，DAC峰峰值550用于确定ADC输出代码。存储保持电路530、540的输出返回到比较器510、520，用作阈值信号522、524。
图6为按照本发明实施例的，用于进行磁头幅值特征化的操作的详细流程图600。首先，在610，从“已知幅值”的DAC生成VGA输入信号。
在620，该信号被加到VGA的输入端，然后通过整个读路径将增益锁定到设定的ADC代码扩展。这样做允许增益环锁住增益。在622，确定用于这个信号幅值的VGA增益代码。然后，在630，从DAC生成较大的VGA输入信号。在640，通过整个读路径将该信号再次锁定到由增益环给定的ADC代码扩展。然后，在641，由增益环测量和记录ADC峰峰值。在642，还确定用于这个信号的幅值的VGA增益代码。
在650，在已知两个输入信号的幅值、ADC代码扩展和两个VGA增益代码的情况下，生成用于确定磁头幅值的等式。在652，利用ADCpeak-to-peak代码将ADC代码扩展转换为以毫伏为单位的ADC输出的幅值。然后，在654，磁头幅值DAC的高、低代码被转换为它们对应的以毫伏为单位的幅值。在656，计算两个特征化幅值的增益，以分贝为单位。利用两个特征化幅值的增益，在658计算斜率，然后在660确定截距。在662确定用于以毫伏为单位的输入信号的幅值的等式。
如上所述，例如，可以由图1的信号处理***150和/或图2的控制器224进行磁头幅值特征化。以下将描述按照本发明实施例的进行磁头幅值特征化的过程。
按照下式将ADC代码扩展转换为以毫伏为单位的ADC输出幅值：
利用增益环：YADC＝ADCPk-Pk*ADC_LSB，式中，ADCPk-Pk是由增益环存储在寄存器中的值的十进制等效值。
然后，按照下式将磁头幅值的DAC高、低代码转换为它们对应的以毫伏为单位的幅值：
InputAmp1＝(2*DACLowCode+1)*DAC_LSB
InputAmp2＝(2*DACHighCode+1)*DAC_LSB
式中，DAC low code是可选择寄存器磁头幅值的DAC低代码的十进制等效值，而DAC high code是可选择寄存器磁头幅值的DAC高代码的十进制等效值。
按照下式计算两个特征化幅值的以分贝为单位的增益：
Gain 1＝20*log(YADC/InputAmp 1)；
Gain 2＝20*log(YADC/InputAmp 2)。
利用两个特征化幅值的增益，按照下式计算斜率：
式中，Result 1是磁头幅值特征化结果1的十进制等效值，Result 2是磁头幅值特征化结果2的十进制等效值，而Gain 1和Gain 2按照前面的运算进行计算。于是，截距b等于Result1-slope*Gain 1。
按照下式确定输入信号的以毫伏为单位的幅值：
AmplX＝(YADC/10((VGA CodeX-b-slope)/(20*slope)))，
式中，VGA code是在正常伺服或数据模式中的增益和定时环的结果。
如上所述，利用为读数据或伺服数据而配置的模拟前端可以进行磁头幅值特征化，由此允许在计算中使用数据和伺服两个VGA增益的结果来寻找信道的输入幅值。在进行磁头特征化期间，由DAC生成如由磁头幅值DAC的高、低代码决定的两个不同的输入幅值，并且将其输入到VGA，VGA将增益加在这些信号上，直到ADC被增益环锁住为止。由该增益环来测量和记录ADC峰峰值。
与用于两个特征化幅值的VGA增益对应的两个特征化结果连同数据或伺服VGA增益一起允许进行用于确定信道输入幅值的一系列计算。通过利用均衡化而产生的分支发出的读操作来进行幅值测量将导致用于任何数据模式的接近均匀的数据VGA增益结果。这是由于在CTF和DFIR中，16态均衡化增强了频率较高的信号并且削弱了频率较低的信号。由于几乎没有模式相关性，因此这样的结果有利于在磁头再次初始化期间对磁头幅值进行监控。
通过用被激活的异步磁铁将测试轨迹写到要求的磁性长度上，可以进行利用包络检测器按照空闲模式来测量磁头幅值的另一种操作。空闲的包络检测器被激活并且合成器被设置为数据速率比采样的读回信号高10％到20％。对于同步字段的VGA增益来说，这个过程可以提供约+/-2LSB的可重复性。
可以在计算机可读介质或载体中，例如在图1中示出的一个或多个固定和/或可移动数据存储设备188或其它数据存储或数据通信设备中，具体实施参照图1-6描述的处理。计算机程序190可以被载入存储器170，以对用于执行计算机程序190的处理器172进行配置。计算机程序190包括这样的指令，当图1的处理器172读取并且执行这些指令时，这些指令使设备执行对于执行本发明的实施例的步骤或要素来说所需要的步骤。
出于示出和说明的目的，已经对本发明的典型实施例进行了以上描述。但这不意味着是无遗漏的或将本发明严格地限制于所披露的形式。依据上述思路可以进行许多修改或改变。这意味着本发明的范围不由本详细说明进行限制，而受所附权利要求的限制。
Claims (20)
1.一种数据信道，包括：
可变增益放大器VGA，用于接收输入信号并且生成VGA输出；
数模转换器DAC电路，与所述VGA耦合，用于向所述VGA提供理想的输入信号；
增益控制环，与所述VGA耦合，用于驱动所述VGA，以便将所述VGA的增益锁定在所提供的理想的输入信号；
模数转换器ADC，与所述VGA耦合，用于响应所述VGA的输出，提供代表ADC代码扩展的数字输出；以及
控制器，与所述VGA耦合，用于驱动所述DAC电路以向所述VGA提供理想的输入信号并且生成用于控制所述ADC的控制信号，该控制器还用于通过利用所述DAC电路来向所述VGA施加高幅值和低幅值信号以及获得与所述高幅值和低幅值信号有关的所述ADC代码扩展和与所述高幅值和低幅值信号有关的增益代码，来确定用于确定读磁头的信道幅值的等式。
2.如权利要求1所述的数据信道，其中，所述DAC电路还包括模拟处理设备，用于响应所述DAC电路的输入，向所述VGA提供预定输出信号。
3.如权利要求2所述的数据信道，其中，所述模拟处理设备包括模拟开关，用于在输入信号之间进行选择。
4.如权利要求3所述的数据信道，其中，在输入信号之间进行的选择提供了具有预定高、低幅值的输出信号。
5.如权利要求1所述的数据信道，其中，所述VGA响应于来自所述DAC电路的所述低幅值和高幅值信号，施加增益直到所述ADC的输出达到由预定的ADC峰峰值代码确定的电平为止。
6.如权利要求1所述的数据信道，还包括连续时间滤波器，该连续时间滤波器使得能够利用数据滤波进行一次磁头幅值特征化，并且利用伺服滤波再次进行磁头幅值特征化，以生成数据VGA增益值和伺服VGA增益值，所述数据VGA增益值和伺服VGA增益值被用于确定所述数据信道的输入幅值。
7.如权利要求1所述的数据信道，其中，所述控制器利用ADC峰峰值代码将ADC代码扩展转换为ADC输出的幅值。
8.一种模拟前端，用于读信道，该模拟前端包括：
模拟处理电路，用于接收读信号；
数模转换器DAC，与所述模拟处理电路耦合，用于给所述模拟处理电路提供高、低控制信号，以产生预定的模拟处理电路输出信号；
可变增益放大器VGA，与所述模拟处理电路耦合，用于利用VGA增益代码对预定的模拟处理电路输出信号进行处理，以产生经过放大的信号；
模数转换器ADC，与所述VGA耦合，用于响应所述经过放大的信号，产生ADC代码扩展；
增益控制环，与所述VGA耦合，用于驱动所述VGA，以将所述VGA的增益锁定到来自所述DAC电路的输入信号；
存储器，用于存储来自DAC的两个输入信号的幅值、与这两个输入信号有关的ADC代码扩展以及来自所述增益控制环的、与这两个输入信号和对应的高、低DAC控制信号有关的两个VGA增益代码；以及
处理器，与所述存储器耦合，用于利用通过利用所述DAC电路向所述VGA施加高幅值和低幅值信号以及获得与所述高幅值和低幅值信号有关的ADC代码扩展和从所述增益控制环获得的与所述高幅值和低幅值信号有关的两个VGA增益代码而导出的等式，计算任何输入信号的幅值。
9.如权利要求8所述的模拟前端，其中，所述模拟处理电路按照由所述处理器提供的选择信号在输入信号之间进行选择。
10.如权利要求8所述的模拟前端，还包括连续时间滤波器，该连续时间滤波器能够利用数据滤波进行一次磁头幅值特征化，并且利用伺服滤波再次进行磁头幅值特征化，以生成数据VGA增益值和伺服VGA增益值，所述数据VGA增益值和伺服VGA增益值被用于确定所述数据信道的输入幅值。
11.如权利要求8所述的模拟前端，其中，所述处理器利用ADC峰峰值代码将ADC代码扩展转换为ADC输出的幅值。
12.一种磁性存储设备，包括：
磁性存储介质，用于在其上记录数据；
电动机，用于移动所述磁性存储介质；
磁头，在所述磁性存储介质上读、写数据；
致动器，用于决定所述磁头相对于所述磁性存储介质的位置；以及
数据信道，用于对形成所述磁性存储介质的经过编码的信号进行处理，该数据信道包括：
可变增益放大器VGA，用于接收输入信号并且生成VGA输出；
数模转换器DAC电路，与所述VGA耦合，用于向所述VGA提供理想的输入信号；
增益控制环，与所述VGA耦合，用于驱动所述VGA，以便将所述VGA的增益锁定在所提供的理想的输入信号；
模数转换器ADC，与所述VGA耦合，用于响应所述VGA的输出，提供表示ADC代码扩展的数字输出；以及
控制器，与所述VGA耦合，该控制器驱动所述DAC电路，以向所述VGA提供理想的输入信号，并且，该控制器生成用于控制所述ADC的控制信号，该控制器还通过利用所述DAC电路来向所述VGA施加高幅值和低幅值信号以及获得与所述高幅值和低幅值信号有关的ACD代码扩展和与所述高幅值和低幅值信号有关的增益代码，来确定用于确定读磁头信道的幅值的等式。
13.如权利要求12所述的磁性存储设备，其中，所述DAC电路还包括模拟处理设备，用于响应DAC的输入，向所述VGA提供预定输出信号。
14.如权利要求13所述的磁性存储设备，其中，所述模拟处理设备包括模拟开关，用于在输入信号之间提供选择。
15.如权利要求14所述的磁性存储设备，其中，在输入信号之间进行的选择提供了具有预定高、低幅值的输出信号。
16.如权利要求12所述的磁性存储设备，其中，所述VGA响应于来自所述DAC电路的所述低幅值和高幅值信号，施加增益直到所述ADC的输出达到由预定的ADC峰峰值代码确定的电平为止。
17.如权利要求12所述的磁性存储设备，还包括连续时间滤波器，该连续时间滤波器使得能够利用数据滤波进行一次磁头幅值特征化，并且利用伺服滤波再次进行磁头幅值特征化，以生成数据VGA增益值和伺服VGA增益值，所述数据VGA增益值和伺服VGA增益值被用于确定所述数据信道的输入幅值。
18.如权利要求12所述的磁性存储设备，其中，所述控制器利用ADC峰峰值代码将ADC代码扩展转换为ADC输出的幅值。
19.一种数据信道，包括：
用于放大输入信号的装置；
与所述用于放大的装置耦合，用于给所述用于放大的装置提供理想的输入信号的装置；
与所述用于放大的装置耦合，用于驱动所述用于放大的装置，以将所述用于放大的装置的增益锁定到所提供的理想的输入信号的装置；
与所述用于放大的装置耦合，用于响应经过放大的输入信号，提供代表ADC代码扩展的数字输出的装置；以及
与所述用于放大的装置耦合，用于驱动所述用于提供理想的输入信号的装置并且用于生成用于对所述用于提供数字输出的装置进行控制的控制信号的装置，所述用于驱动用于提供理想的输入信号的装置和用于生成控制信号的装置通过利用所述用于提供理想的输入信号的装置来向所述用于放大的装置施加高幅值和低幅值信号以及获得与所述高幅值和低幅值信号有关的ADC代码扩展和与所述高幅值和低幅值信号有关的增益代码，来确定用于确定读磁头信道的幅值的等式。
20.一种磁性存储设备，包括：
用于在磁性存储设备上记录数据的装置；
用于移动所述用于记录数据的装置的装置；
用于在所述用于记录数据的装置上读、写数据的装置；
用于决定所述用于读、写数据的装置相对于所述用于记录数据的装置的位置的装置；以及
用于处理来自所述用于记录数据的装置的经过编码的信号的装置，这个用于处理经过编码的信号的装置包括：
用于放大输入信号的装置；
与所述用于放大的装置耦合，用于给所述用于放大的装置提供理想的输入信号的装置；
与所述用于放大的装置耦合，用于驱动所述用于放大的装置，将所述用于放大的装置的增益锁定在所提供的理想的输入信号的装置；
与所述用于放大的装置耦合，用于响应经过放大的输入信号，提供代表ADC代码扩展的数字输出的装置；以及
与所述用于放大的装置耦合，用于驱动所述用于提供理想的输入信号的装置并且用于生成用于对所述用于提供数字输出的装置进行控制的控制信号的装置，所述用于驱动所述用于提供理想的输入信号的装置和用于生成控制信号的装置通过利用所述用于提供理想的输入信号的装置来向所述用于放大的装置施加高幅值和低幅值信号以及获得与所述高幅值和低幅值信号有关的ADC代码扩展和与所述高幅值和低幅值信号有关的增益代码，来确定用于确定读磁头信道的幅值的等式。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/837,275 | 2004-04-30 | ||
| US10/837,275 US7027245B2 (en) | 2004-04-30 | 2004-04-30 | Apparatus for providing head amplitude characterization using gain loops |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1697060A CN1697060A (zh) | 2005-11-16 |
| CN100456381C true CN100456381C (zh) | 2009-01-28 |
Family
ID=35186808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100667410A Expired - Fee Related CN100456381C (zh) | 2004-04-30 | 2005-04-30 | 利用增益环进行磁头幅值特征化的设备 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7027245B2 (zh) |
| CN (1) | CN100456381C (zh) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060210898A1 (en) * | 2005-03-16 | 2006-09-21 | Nusrallah Jubran | Charge transport materials having at least a 1,3,6,8-tetraoxo-1,3,6,8-tetrahydrobenzo[lmn][3,8]phenanthroline-2,7-diyl group |
| US7366641B1 (en) | 2005-03-28 | 2008-04-29 | Western Digital Technologies, Inc. | Serial interface amplitude selection for a disk drive in an unknown interconnect environment |
| US7280302B1 (en) * | 2005-11-16 | 2007-10-09 | Western Digital Technologies, Inc. | Disk drive using loopback to calibrate transmission amplitude |
| US7227709B1 (en) | 2006-01-23 | 2007-06-05 | Hitachi Global Storage Technologies Netherlands B.V. | System and method for providing head amplitude characterization |
| US8230313B2 (en) * | 2008-08-11 | 2012-07-24 | Texas Instruments Incorporated | Low-power predecoding based viterbi decoding |
| US8194508B2 (en) * | 2009-11-05 | 2012-06-05 | Seagate Technology Llc | Waveform based bit detection for bit patterned media |
| US8223448B1 (en) | 2010-04-22 | 2012-07-17 | Western Digital Technologies, Inc. | Disk drive calibrating preamp for servo sectors and data sectors |
| US8782486B2 (en) * | 2012-03-05 | 2014-07-15 | Lsi Corporation | Systems and methods for multi-matrix data processing |
| US8977937B2 (en) * | 2012-03-16 | 2015-03-10 | Lsi Corporation | Systems and methods for compression driven variable rate decoding in a data processing system |
| US9112531B2 (en) | 2012-10-15 | 2015-08-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced local iteration randomization in a data decoder |
| US9009557B2 (en) | 2013-01-21 | 2015-04-14 | Lsi Corporation | Systems and methods for reusing a layered decoder to yield a non-layered result |
| US8885276B2 (en) | 2013-02-14 | 2014-11-11 | Lsi Corporation | Systems and methods for shared layer data decoding |
| US8930792B2 (en) | 2013-02-14 | 2015-01-06 | Lsi Corporation | Systems and methods for distributed low density parity check decoding |
| US9214959B2 (en) | 2013-02-19 | 2015-12-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for skip layer data decoding |
| US9281843B2 (en) | 2013-03-22 | 2016-03-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for reduced constraint code data processing |
| US9274889B2 (en) | 2013-05-29 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for data processing using global iteration result reuse |
| US8959414B2 (en) | 2013-06-13 | 2015-02-17 | Lsi Corporation | Systems and methods for hybrid layer data decoding |
| US8917466B1 (en) | 2013-07-17 | 2014-12-23 | Lsi Corporation | Systems and methods for governing in-flight data sets in a data processing system |
| US8817404B1 (en) | 2013-07-18 | 2014-08-26 | Lsi Corporation | Systems and methods for data processing control |
| US8908307B1 (en) | 2013-08-23 | 2014-12-09 | Lsi Corporation | Systems and methods for hard disk drive region based data encoding |
| US9196299B2 (en) | 2013-08-23 | 2015-11-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced data encoding and decoding |
| US9400797B2 (en) | 2013-09-17 | 2016-07-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for recovered data stitching |
| US9219503B2 (en) | 2013-10-16 | 2015-12-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for multi-algorithm concatenation encoding and decoding |
| US9323606B2 (en) | 2013-11-21 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for FAID follower decoding |
| RU2014104571A (ru) | 2014-02-10 | 2015-08-20 | ЭлЭсАй Корпорейшн | Системы и способы для эффективного с точки зрения площади кодирования данных |
| US9378765B2 (en) | 2014-04-03 | 2016-06-28 | Seagate Technology Llc | Systems and methods for differential message scaling in a decoding process |
| CN105023602A (zh) * | 2015-07-28 | 2015-11-04 | 苏州宏展信息科技有限公司 | 一种用于录音笔的音频测试电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5375145A (en) * | 1992-08-27 | 1994-12-20 | Quantum Corporation | Multi-mode gain control loop for PRML class IV sampling data detection channel |
| US5886842A (en) * | 1995-08-18 | 1999-03-23 | Quantum Corporation | Control loops for low power, high speed PRML sampling data detection channel |
| US6429988B1 (en) * | 2000-09-22 | 2002-08-06 | International Business Machines Corporation | System and method for calibrating a corner frequency of a tunable filter using ADC code difference method |
| US6441983B1 (en) * | 1998-10-02 | 2002-08-27 | International Business Machines Corporation | System and method for adjusting a cutoff frequency of a tunable filter employed in a read channel of a data storage system |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4635142A (en) * | 1983-11-22 | 1987-01-06 | Storage Technology Corporation | Amplitude sensor with adaptive threshold generation |
| EP0269756B1 (en) * | 1986-08-05 | 1991-01-09 | International Business Machines Corporation | Gain control circuitry for readback apparatus in a recording system using the partial-response, maximum-likelihood technique |
| US5576906A (en) * | 1994-10-11 | 1996-11-19 | Quantum Corporation | Synchronous detection of concurrent servo bursts for fine head position in disk drive |
| US5668678B1 (en) * | 1994-11-14 | 2000-11-28 | Cirrus Logic Inc | Detecting servo data and servo bursts from discrete time samples of an analog read signal in a sampled amplitude read channel |
| US5737342A (en) * | 1996-05-31 | 1998-04-07 | Quantum Corporation | Method for in-chip testing of digital circuits of a synchronously sampled data detection channel |
| SG52990A1 (en) * | 1996-07-09 | 1998-09-28 | Ibm | Improvements to radial self-propagation pattern generation for disk file servowriting |
| IT1313390B1 (it) * | 1999-07-16 | 2002-07-23 | St Microelectronics Srl | Metodo di ottimizzazione dei parametri di un filtro passabasso di pre-equalizzazione per canale di lettura. |
| JP4642264B2 (ja) * | 2001-04-03 | 2011-03-02 | 株式会社日立国際電気 | スペクトル拡散通信用相関回路 |
| US6661590B2 (en) * | 2001-05-25 | 2003-12-09 | Infineon Technologies Ag | Efficient analog front end for a read/write channel of a hard disk drive running from a highly regulated power supply |
| US6519103B2 (en) * | 2001-05-25 | 2003-02-11 | Infineon Technologies Ag | View DAC feedback inside analog front circuit |
-
2004
- 2004-04-30 US US10/837,275 patent/US7027245B2/en not_active Expired - Fee Related
-
2005
- 2005-04-30 CN CNB2005100667410A patent/CN100456381C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5375145A (en) * | 1992-08-27 | 1994-12-20 | Quantum Corporation | Multi-mode gain control loop for PRML class IV sampling data detection channel |
| US5886842A (en) * | 1995-08-18 | 1999-03-23 | Quantum Corporation | Control loops for low power, high speed PRML sampling data detection channel |
| US6441983B1 (en) * | 1998-10-02 | 2002-08-27 | International Business Machines Corporation | System and method for adjusting a cutoff frequency of a tunable filter employed in a read channel of a data storage system |
| US6429988B1 (en) * | 2000-09-22 | 2002-08-06 | International Business Machines Corporation | System and method for calibrating a corner frequency of a tunable filter using ADC code difference method |
Also Published As
| Publication number | Publication date |
|---|---|
| US7027245B2 (en) | 2006-04-11 |
| CN1697060A (zh) | 2005-11-16 |
| US20050243456A1 (en) | 2005-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100456381C (zh) | 利用增益环进行磁头幅值特征化的设备 | |
| US6252731B1 (en) | Parametric optimization using disc drive read channel quality measurements | |
| US5818655A (en) | Signal processing circuit and information recording/reproducing apparatus using the same, and method for optimizing coefficients of equalizer circuit | |
| US5357520A (en) | Method and apparatus for precompensation value determination in a PRML data channel | |
| WO1995015552A1 (en) | Disk drive employing adaptive read/write channel for optimizing head-media-channel performance | |
| US6583942B2 (en) | Method and apparatus for determining equalized signal-to-noise ratio in a storage device | |
| US6046873A (en) | Magnetic recording and reproducing apparatus including a viterbi detector having a variable reference amplitude value | |
| KR100712559B1 (ko) | 기준 클럭 주파수 조정 방법 및 장치와 이를 이용한 디스크드라이브 | |
| US7245444B2 (en) | Method and apparatus for providing a read channel having imbedded channel signal analysis | |
| US6172839B1 (en) | Technique for measuring the position error signal of a disk drive | |
| KR20060044791A (ko) | 헤드 진폭 특성화를 제공하기 위한 장치 | |
| US20120033316A1 (en) | Systems and Methods for Format Efficient Calibration for Servo Data Based Harmonics Calculation | |
| US20030011917A1 (en) | Off-track interference emulator | |
| US8817401B2 (en) | Zero gain start and gain acquisition based on adaptive analog-to-digital converter target | |
| JP3611752B2 (ja) | データ記憶媒体から読出される信号の相対及び絶対振幅を測定するシステム及び方法 | |
| US9053747B1 (en) | Disk drive calibrating failure threshold based on noise power effect on failure detection metric | |
| US10553247B2 (en) | Data storage device calibrating data density based on amplitude-inverted or time-inverted read signal | |
| EP1600974A1 (en) | Method of controlling timing of servo pulses and disk drive using the method | |
| CN100385502C (zh) | 用于降低读取头失真的装置和方法 | |
| KR100594328B1 (ko) | 자화 세기 변화에 따라 리드 채널 파라미터를 최적화하는방법 및 그 장치 | |
| JP4210346B2 (ja) | 信号処理方法及び信号処理回路 | |
| US9129616B1 (en) | Automatic gain control with early acquisition | |
| CN101399045A (zh) | 存储装置和记录补偿处理方法 | |
| US20110317301A1 (en) | Nonlinearity measurement apparatus, nonlinearity measurement method, and magnetic recording and reproduction apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090128 |