CN100452410C - 一种有源驱动tft矩阵结构及其制造方法 - Google Patents

Abstract

本发明提供一种有源驱动TFT矩阵结构，包括：栅线、栅电极、栅极绝缘层、有源层、源漏电极、数据线及像素电极，其特征在于：在源电极与像素电极搭接处下方，有一段形成栅电极时形成的栅岛。本发明同时还公开了该有源驱动TFT矩阵结构的制造方法，其特征在于：形成栅线和栅电极的同时，在后续步骤形成源电极对着部位周边形成一段独立的栅岛。通过本发明的改良结构和采用该改良结构的工艺，能够有效减少像素电极与源电极的断裂几率，并同时能够增大工艺自由度，减少工艺缺陷，提高成品率。

Description

一种有源驱动TFT矩阵结构及其制造方法

技术领域

本发明涉及一种液晶显示器(LCD)结构及其制造方法，尤其涉及一种有源驱动薄膜晶体管(TFT)矩阵结构及其制造方法。

背景技术

近年来，随着数字化电视的普及，传统的CRT显示由于其数字化困难，以及体积大，重量大，有辐射等缺点，已经出现了被新一代显示技术替代的趋势，代表性的新显示技术有PDP，OLED，LCD等。其中，LCD由于具有重量轻，体积薄，无辐射，耗电量小，显示分辨率高等优点，已开始大量普及，开始成为主流产品。

但是已有的LCD技术仍然有待提高。LCD显示技术的阵列工艺普遍采用BCE(背沟道刻蚀)结构与ES(刻蚀阻断)结构；其中BCE结构由于其能减少掩膜(Mask)工艺次数，能减少沟道长度等优点，在现阶段被普遍采用，但是由于在数据线(Da ta Li ne)的制造工程中，由于湿刻工艺的局限性，容易造成源电极的坡度角过高，在钝化层(PVX)与像素电极(ITO)的制造工艺中，在源电极边缘形成PVX与ITO的断裂，从而造成像素电极与源电极无法正常接触，形成坏点，减少良率，增加了生产成本。

根据图1a所示现有技术阵列平面结构图。首先在玻璃基板上沉积栅金属，然后通过栅线掩膜(Gate Mask)和栅线刻蚀(Gate Etch)工艺形成栅线1，栅线突出的部分11用做形成存储电容，栅电极2，如图3a和3b所示；然后沉积栅极绝缘层4，非晶硅层和N+硅层，通过有源层掩膜(Active Mask)和有源层(Active Etch)形成硅岛3，如图4a和4b所示；之后沉积源漏(SD)金属，通过源漏电极掩膜(SD Mask)和源漏电极刻蚀(SD Etch)形成数据线5和源电极7及漏电极6，如图5a和5b所示；接着沉积钝化层(PVX)8，通过钝化层掩膜(PVX Mask)和钝化层刻蚀(PVX Etch)形成过孔9；最后沉积像素电极(ITO)层，通过像素电极掩膜(ITO Mask)和像素电极刻蚀(ITOEtch)形成像素电极10并通过过孔使像素电极10与源电极7接触导通，如图6a和6b所示。具体工艺流程如图2所示。

图1b是图1a中A-A′区域的截面图，图1b中圆圈标示的部位显示由于源电极7的坡度角不容易控制，形成的坡度角过大，造成在后续的钝化(PVX)层8在源电极7的边缘形成断裂带，在此之后形成于钝化层(PVX)上的像素电极10同样在源电极7的边缘形成断裂带，造成实际上像素电极10与源电极7接触不良，形成坏点。

发明内容

本发明的目的是针对现有技术的不足，提供一种改良有源驱动TFT矩阵结构及其制造方法，从而有效减少像素电极在源电极周边断裂形成坏点的发生几率，以及增大工艺自由度(Margin)，减少工艺缺陷，提高成品率。

为了实现上述目的，本发明提供了一种有源驱动TFT矩阵结构，包括：栅线、栅电极、栅极绝缘层、有源层、源漏电极、数据线及像素电极，其特征在于：在源电极与像素电极搭接处下方，有一段形成栅电极时形成的栅岛。

其中，所述栅线和栅电极为AlNd、Al、Cu、Mo、MoW或Cr的单层膜，或者为AlNd、Al、Cu、Mo、MoW或Cr任意组合所构成的复合膜。所述栅极绝缘层为SiNx、SiOx或SiOxNy的单层膜，或者为SiNx、SiOx或SiOxNy任意组合所构成的复合膜。所述源漏电极为Mo、MoW或Cr的单层膜，或者为Mo、MoW或Cr任意组合所构成复合膜。

为了实现上述目的，本发明同时提供了一种有源驱动TFT矩阵结构的制造方法，包括：

步骤一，在基板上沉积栅金属层，通过掩膜和刻蚀工艺，形成栅线和栅电极，并同时在后续步骤形成源电极对着部位周边形成一段独立的栅岛；

步骤二，在完成步骤一的基板上沉积栅极绝缘层，有源层和欧姆接触层，通过掩膜和刻蚀工艺，形成硅岛；

步骤三，在完成步骤二的基板上沉积源漏金属层，通过掩膜和刻蚀工艺，形成数据线和源漏电极，其中源电极镶嵌于栅岛内侧；

步骤四，在完成步骤三的基板上沉积钝化层，通过掩膜和刻蚀工艺，形成过孔和对沟道的保护；

步骤五，在完成步骤四的基板上沉积像素电极层，通过掩膜和刻蚀工艺，形成像素电极，并通过过孔使像素电极与源电极接触导通。

其中，所述步骤一中沉积得到的栅金属层具体为AlNd、Al、Cu、Mo、MoW或Cr的单层膜，或者为AlNd、Al、Cu、Mo、MoW或Cr任意组合所构成的复合膜。所述步骤二中沉积得到的栅极绝缘层具体为SiNx、SiOx或SiOxNy的单层膜或者SiNx、SiOx或SiOxNy任意组合所构成的复合膜。所述步骤三中沉积得到源漏金属层具体为Mo、MoW或Cr的单层膜或Mo、MoW或Cr任意组合所构成的复合膜。

本发明相对于现有技术来说，由于形成栅线和栅电极时在源电极对着部位沿着源电极的周边形成一段独立的栅岛，从而使后续形成的源电极和栅极绝缘层的端差减小，从而降低了钝化层在源电极周边形成断裂带的几率，由于在前工艺中减少了源电极周边断裂带的发生，后续工艺沉积像素电极产生断裂带的几率也大大减少，保证了像素电极与源电极的良好接触，从而减少了坏点的发生几率，能够增大工艺自由度，减少了工艺缺陷，提高了成品率。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1a为现有技术阵列平面结构图；

图1b为图1aA-A区域的截面图；

图2是传统工艺5Mask工艺中5个步骤的流程示意图；

图3a是传统工艺形成栅线和栅极后的平面示意图；

图3b是图3a中B-B区域的截面图；

图4a是传统工艺形成硅岛后的平面示意图；

图4b是图4a中C-C区域的截面图；

图5a是传统工艺形成数据线和源漏电极后的平面示意图；

图5b是图5a中D-D区域的截面图；

图6a是传统工艺形成过孔后的平面示意图；

图6b是图6a中E-E区域的截面图，图中圆圈标示的部位就是由于源电极坡度角过大造成PVX钝化层在源电极边缘处断裂形成断裂带；

图7a显示了本发明的阵列平面结构图；

图7b是图7a中F-F区域的截面图；

图8a是本发明形成栅线和栅极后的平面示意图；

图8b是图8a中G-G区域的截面图；

图9a是本发明形成硅岛后的平面示意图；

图9b是图9a中H-H区域的截面图；

图10a是本发明形成数据线和源漏电极后的平面示意图；

图10b是图10a中I-I区域的截面图；

图11a是本发明形成过孔后的平面示意图；

图11b是图11a中J-J区域的截面图，图中圆圈标示的部位显示了由于源电极7和栅极绝缘层4的端差减小，从而降低了PVX钝化层8在源电极周边形成断裂带的几率。

图中标记：1、栅线；2、栅电极；2a、栅岛；3、硅岛；4、栅极绝缘层；5、数据线；6、漏电极；7、源电极；8、钝化层；9、过孔；10、像素电极；11、栅极突出的部分。

具体实施方式

本发明公开了一种有源驱动TFT矩阵结构，如图7a和7b所示，包括：栅线1、栅电极2、栅极绝缘层4、有源层、欧姆接触层、源电极7、漏电极6、数据线5、像素电极10，这些特征与现有技术中公开的各种有源驱动矩阵结构无异，其区别特征在于：在源电极7与像素电极10搭接处下方，有一段形成栅电极时形成的栅岛2a。由于该栅岛2a的存在，源电极7和栅极绝缘层4的端差减小，从而降低了钝化层8在源电极7周边形成断裂带的几率，并进而减少像素电极10产生断裂带的几率，保证了像素电极10与源电极7的良好接触，从而减少了坏点的发生几率。

下面结合5次光刻工艺对本发明的制造方法进行详细描述。

首先在玻璃基板上采用磁控溅射方法沉积栅金属层，栅金属层采用的为三层结构的Mo/AlNd/Mo(400/4000/

)，通过栅线掩膜和栅线刻蚀工艺形成栅线1和栅电极2，如图8a所示，然后栅线突出的部分11用做形成存储电容，在形成栅线和栅极的同时，沿着后续步骤形成源电极的周边形成一段独立的栅岛2a，如图8a和8b所示。

作为变通方式，本步骤中的栅金属层可为AlNd、Al、Cu、Mo、MoW或Cr的单层膜，还可采用AlNd、Al、Cu、Mo、MoW或Cr任意组合所构成的复合膜，如Mo/AlNd/Mo，AlNd/Mo。

第二步，沉积栅极绝缘层4，栅极绝缘层为SiNx(

)，非晶硅层(

)和N+硅层(

)。通过有源层掩膜(Active Mask)和Active Etch(有源层刻蚀)形成硅岛3，由于有栅岛2a的存在，栅极绝缘层会沿着栅岛形成***，如图9a和9b然后。

作为变通方式，本步骤中的栅极绝缘层可为SiNx、SiOx或SiOxNy的单层膜或者SiNx、SiOx或SiOxNy任意组合所构成的复合膜。

第三步，沉积源漏金属层，源漏金属层采用Mo(

)。通过源漏电极掩膜(SD Mask)和源漏电极刻蚀(SD Etch)形成数据线5和源电极7及漏电极6，源电极7镶嵌于栅岛2a内侧，由于栅岛形成的***，大大减少了源电极7和栅极绝缘层4之间的端差，如图10a和10b所示。

作为变通方式，本步骤源漏金属层可为Mo、MoW或Cr的单层膜，或者为Mo、MoW或Cr任意组合所构成的复合膜。

第四步，沉积钝化层8(

)，通过钝化层掩膜(PVX Mask)和钝化层刻蚀(PVX Etch)形成过孔9，由于源电极7和栅极绝缘层4的端差减小，从而降低了钝化层PVX 8在源电极周边形成断裂带的几率，如图11a和11b所示；

最后，沉积像素电极ITO层(

)，通过像素电极掩膜(ITO Mask)和像素电极刻蚀(ITO Etch)形成像素电极10并通过过孔使像素电极10与源电极7接触导通，由于在前工艺中减少了源电极周边断裂带的发生，像素电极10产生断裂带的几率也大大减少，保证了像素电极与源电极的良好接触，从而减少了坏点的发生几率。

尽管本实施例仅给出了5次光刻工艺制造该阵列结构的方法，但是在保留形成栅线1和栅电极2的同时形成本结构的栅岛2a这一光刻工艺步骤外，其他步骤均可根据现有的4次光刻、3次光刻或其他光刻工艺进行变通。

最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当按照需要可使用不同材料和设备实现之，即可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (8)

1、一种有源驱动TFT矩阵结构，包括：栅线、栅电极、栅极绝缘层、有源层、源漏电极、数据线及像素电极，其特征在于：在源电极与像素电极搭接处下方，有一段形成栅电极时形成的栅岛。

2、根据权利要求1所述的矩阵结构，其特征在于：所述栅线和栅电极为AlNd、Al、Cu、Mo、MoW或Cr的单层膜，或者为AlNd、Al、Cu、Mo、MoW或Cr任意组合所构成的复合膜。

3、根据权利要求1所述的矩阵结构，其特征在于：所述栅极绝缘层为SiNx、SiOx或SiOxNy的单层膜，或者为SiNx、SiOx或SiOxNy任意组合所构成的复合膜。

4、根据权利要求1所述的矩阵结构，其特征在于：所述源漏电极为Mo、MoW或Cr的单层膜，或者为Mo、MoW或Cr任意组合所构成复合膜。

5、一种有源驱动TFT矩阵结构的制造方法，其特征在于，包括：

步骤一，在基板上沉积栅金属层，通过掩膜和刻蚀工艺，形成栅线和栅电极，并同时在后续步骤形成源电极对着部位周边形成一段独立的栅岛；

步骤二，在完成步骤一的基板上沉积栅极绝缘层，有源层和欧姆接触层，通过掩膜和刻蚀工艺，形成硅岛；

步骤三，在完成步骤二的基板上沉积源漏金属层，通过掩膜和刻蚀工艺，形成数据线和源漏电极，其中源电极镶嵌于栅岛内侧；

步骤四，在完成步骤三的基板上沉积钝化层，通过掩膜和刻蚀工艺，形成过孔和对沟道的保护；

步骤五，在完成步骤四的基板上沉积像素电极层，通过掩膜和刻蚀工艺，形成像素电极，并通过过孔使像素电极与源电极接触导通。

6、根据权利要求5所述的制造方法，其特征在于：所述步骤一中沉积得到的栅金属层具体为AlNd、Al、Cu、Mo、MoW或Cr的单层膜，或者为AlNd、Al、Cu、Mo、MoW或Cr任意组合所构成的复合膜。

7、根据权利要求5所述的制造方法，其特征在于：所述步骤二中沉积得到的栅极绝缘层具体为SiNx、SiOx或SiOxNy的单层膜或者SiNx、SiOx或SiOxNy任意组合所构成的复合膜。

8、根据权利要求5所述的制造方法，其特征在于：所述步骤三中沉积得到源漏金属层具体为Mo、MoW或Cr的单层膜或Mo、MoW或Cr任意组合所构成的复合膜。

Images