CN100442334C - 适用于平面显示器之模拟输出缓冲电路 - Google Patents

Abstract

一种适用于平面显示器之模拟输出缓冲电路，可有效改善输出信号失真的问题。此电路包括晶体管、电流源、输入电容、上开关、下开关、第一开关、第二开关、第三开关。其中，晶体管与电流源串联电连接于第一电压源与第二电压源之间。当发生漏电流时，电流源会提供补偿电流给该晶体管。上开关与第一开关于第一期间时导通，而下开关与第二开关于第二期间时导通，其中该第二期间是在该第一期间之后。这些开关是用以改善输入信号经由输出缓冲电路后的输出信号与输入信号电位不相同的缺点。

Description

适用于平面显示器之模拟输出缓冲电路

技术领域

本发明涉及一种模拟输出缓冲电路，且特别涉及一种适用于平面显示器的模拟输出缓冲电路。

背景技术

在液晶显示器中，虽然低温多晶硅(low temperature poly-silicon，简称LTPS)工艺具有将驱动电路与控制电路集成化至面板上的优点，但是相对于单晶硅(single crystal silicon)而言，低温多晶硅仍具有低载流子迁移率(mobility)、高截止电压、薄膜晶体管(thin film transistor，简称TFT)电性不均匀等问题，且工艺稳定性也不如一般单晶硅工艺稳定，导致电路在集成化至面板上时电性不容易控制，造成电路设计上的困难。

此外，由于信号端的阻抗负载与面板端的阻抗负载不同，如果直接由信号端输入面板端也会发生信号失真的问题，且会导致灰阶显示不正确。所以，在信号端与面板端之间一般会通过模拟输出缓冲电路去驱动面板端的负载，此输出缓冲电路必须完整呈现信号端所输入的信号，同时也隔离信号端与面板端的负载，使信号端不会因为面板端负载的改变而使输出信号失真。

由于传统输出缓冲电路设计不良与多晶硅薄膜晶体管(poly-siliconTFT)电性不均的问题，而使得经由输出缓冲电路输出的信号会发生失真的现象，也就是说，其信号和原先信号端所传送的信号不一样，反而造成显示器上的画面质量不佳。因此，一个可以克服低温多晶硅工艺中质量不稳定的模拟输出缓冲电路对于低温多晶硅显示器的信号驱动而言相当重要。

图1为传统的模拟输出缓冲电路，其中N型晶体管N10与P型晶体管P10皆为多晶硅薄膜晶体管。请参照图1，晶体管N10与晶体管P10串联电连接于电压源VDD与电压源VSS之间。输入节点IN电连接至晶体管N10的栅极与晶体管P10的栅极，输出负载电容CL电连接于输出节点OUT与接地GND之间，及输出节点OUT电连接至晶体管N10与晶体管P10的共用节点。其中，输出负载电容CL是输出节点OUT所电连接的面板上像素(pixel)之总电容。

输入信号Vin经由输入节点IN输入，输出信号Vout则经由输出端点OUT输出，其输入信号Vin与输出信号Vout如图2所示。由图2可以看到当输入电压Vin由0伏特上升到6伏特时，输出电压Vout明显无法上升至6伏特，即输入信号经由输出缓冲电路后的输出信号电位无法与输入信号相同。

图3为另一传统的模拟输出缓冲电路，其与图1所示电路主要差别在于利用输入电容C30与开关S31~S33以改善图1所示电路之输入与输出信号电位无法相同的缺点。请参照图3，当开关S31、S33导通时，可以在输入电容C30上储存电压差，然后关闭开关S31、S33并导通开关S32，则输入信号Vin经由输入电容C30会得到输入信号Vin加电压差的电压信号，藉以提高原先的输入信号准位。

但是因为晶体管N10作为开关元件在关闭时的非理想特性，即使输出信号Vout电位上升到使得晶体管N10关闭时，仍会有漏电流流过并对输出负载电容CL不断充电，造成输出信号Vout高于输入信号Vin的问题。图3的电路之输入信号Vin与输出信号Vout如图4所示，可以明显看出输出信号的准位明显随着时间而上升，并且超出输入信号的准位，造成输出信号Vout的失真。

发明内容

本发明的目的是提供一种模拟输出缓冲电路，适用于平面显示器，利用增加电流源提供补偿电流的方式，避免晶体管的漏电流使输出信号失真，并且降低因晶体管电性变异对信号传输的影响，提高电路稳定性。

本发明的另一目的是在提供一种模拟输出缓冲电路，适用于平面显示器，可以在不使用电容充电的方式下，使输入电压信号可以提高电压准位，达到输出信号不失真的效果，减少芯片面积与降低成本。

为达成上述目的及其它目的，在一实施例中，本发明提出一种适用于平面显示器之模拟输出缓冲电路，包括晶体管、电流源、上开关、下开关、第一开关、第二开关、第三开关以及输入电容。晶体管包含第一电极电连接至第一电压源，第二电极电连接至电路输出节点，以及栅极电连接至输入电容的第一端，其中，当晶体管的第一电极是源极时则晶体管的第二电极是漏极，当晶体管的第一电极是漏极时则晶体管的第二电极是源极。上述之晶体管为N型晶体管，例如N型多晶硅薄膜晶体管。上述之电流源电连接于电路输出节点与第二电压源之间，当发生漏电流时，电流源会根据其漏电流大小提供补偿电流给晶体管，避免其漏电流继续对输出负载电容充电，造成输出电压失真。上述之上开关电连接于输入节点与输入电容的第一端之间，下开关电连接于输入节点与输入电容的第二端之间，第一开关电连接于输入电容的第二端与电路输出节点之间，第二开关电连接于电路输出节点与输出节点之间，以及第三开关电连接于输出节点与第三电压源之间。上述之模拟输出缓冲电路的运行方式则依次分为三个期间，在第三期间开启第三开关以重置***，在第一期间开启上开关与第一开关以对输入电容充电，以及在第二期间开启下开关与第二开关以利用输入电容两端的电压准位使输入电压准位提高。

上述之平面显示器在一实施例中包括液晶显示器(LCD)或低温多晶硅液晶显示器(LTPS LCD)。上述之电流源在一实施例中，可由偏压晶体管所实现，而此偏压晶体管可以是P型晶体管亦可以是P型多晶硅薄膜晶体管，其P型晶体管包含第一电极电连接至电路输出节点，第二电极电连接至第二电压源，以及栅极电连接至偏压电压源，其中，偏压晶体管的第一电极是源极时则偏压晶体管的第二电极是漏极，当偏压晶体管的第一电极是漏极时则偏压晶体管的第二电极是源极。通过调整偏压电压源的电压大小，可控制通过此P型晶体管的电流大小。

为达成上述目的及其它目的，在一实施例中，本发明提出另一种适用于平面显示器之模拟输出缓冲电路，包括第一晶体管、第二晶体管、第一输入晶体管以及第二输入晶体管。第一晶体管包含第一电极电连接至第一电压源，第二电极电连接至输出节点，以及栅极电连接至电路输入节点，其中，当第一晶体管的第一电极是源极时则第一晶体管的第二电极是漏极，当第一晶体管的第一电极是漏极时则第一晶体管的第二电极是源极。第二晶体管包含第一电极电连接至输出节点，第二电极电连接至第二电压源，以及栅极电连接至电路输入节点，其中，当第二晶体管的第一电极是源极时则第二晶体管的第二电极是漏极，当第二晶体管的第一电极是漏极时则第二晶体管的第二电极是源极。第一输入晶体管包含第一电极电连接至输入节点，第二电极电连接至电路输入节点，以及栅极电连接至输入节点，其中，当第一输入晶体管的第一电极是源极时则第一输入晶体管的第二电极是漏极，当第一输入晶体管的第一电极是漏极时则第一输入晶体管的第二电极是源极。第二输入晶体管包含第一电极电连接至电路输入节点，第二电极电连接至输入节点，以及栅极电连接至电路输入节点，其中，当第二输入晶体管的第一电极是源极时则第二输入晶体管的第二电极是漏极，当第二输入晶体管的第一电极是漏极时则第二输入晶体管的第二电极是源极。

上述之第一晶体管、第一输入晶体管与第二输入晶体管在一实施例中可为N型晶体管，而N型晶体管包括N型多晶硅薄膜晶体管。上述之第二晶体管在一实施例中可为P型晶体管，而P型晶体管包括P型多晶硅薄膜晶体管。上述之平面显示器在一实施例中包括液晶显示器(LCD)或低温多晶硅液晶显示器(LTPS LCD)。

本发明因采用电流源以排除因晶体管漏电流所造成输出信号失真的问题，所以即使晶体管电性上有很大的变异性，亦可通过外部偏压调整电流源的电流大小，使电路工作在最佳的状况下，因此可以增高电路稳定性，将正确的输入信号导入面板中。另外，本发明因采用晶体管并联电连接的方式，取代以电容储存电荷让输入信号电压提高的电路设计，因此，可以降低电路面积与成本。

为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举本发明之较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为传统的模拟输出缓冲电路之电路图，其中晶体管皆为多晶硅薄膜晶体管。

图2为图1所示电路之输入与输出信号模拟图。

图3为另一传统的模拟输出缓冲电路之电路图。

图4为图3所示电路之输入与输出信号模拟图。

图5为根据本发明一实施例之模拟输出缓冲电路之电路图。

图6为图5所示电路之输入与输出信号模拟图。

图7为图5所示电路中开关之工作时序图。

图8为根据本发明另一实施例之模拟输出缓冲电路之电路图。

图9为图8所示电路之输入与输出信号模拟图。

主要元件标记说明

VDD、VSS、VSS1、VSS2：电压源

GND：接地(电位)

Vin：输入信号

Vout：输出信号

IN：输入节点

IN1：电路输入节点

OUT：输出节点

OUT1：电路输出节点

N10、N50、N80~N82：N型多晶硅薄膜晶体管

P10、P80：P型多晶硅薄膜晶体管

500、800：模拟输出缓冲电路

CL：输出负载电容

C30、C50：输入电容

I50：电流源

S31~S33：开关

S51：上开关

S52：下开关

S53：第一开关

S54：第二开关

S55：第三开关

T1：第一期间

T2：第二期间

T3：第三期间

具体实施方式

下文特举本发明一较佳实施例，并配合附图，作详细说明如下。无论在附图中还是本文的描述里，除非另外说明，相同或相似的元件标记即是表示作用相同或相似的元件。

以下说明请参照图5，图5为根据本发明一实施例之模拟输出缓冲电路500的电路图。模拟输出缓冲电路500包括N型多晶硅薄膜晶体管N50(以下简称晶体管N50)、输入电容C50、电流源I50、上开关S51、下开关S52、第一开关S53、第二开关S54以及第三开关S55。模拟输出缓冲电路500应用到譬如低温多晶硅液晶显示器(LTPS LCD)时是用以驱动电路500所电连接到面板中之像素(pixel)的电容，在此以输出负载电容CL表示。

晶体管N50的第一源/漏极电连接至第一电压源VDD，其第二源/漏极电连接至电路输出节点OUT1，且其栅极电连接至输入电容C50的第一端。电流源I50电连接于电路输出节点OUT1与第二电压源VSS1之间，当发生漏电流时，电流源I50会根据其漏电流大小提供补偿电流给晶体管N50，避免其漏电流继续对输出负载电容CL充电，造成输出信号失真。如果晶体管N50没有漏电现象时，电流源I50仅提供电路所需电流量，而不提供补偿电流。上述之晶体管N50的漏电流，除因元件电性不均或是工艺问题所造成之外，还包括当晶体管N50工作在三极管区(triode region)时，晶体管N50因通道未完全关闭所造成之漏电流。

上开关S51电连接于输入节点IN与输入电容C50的第一端之间，下开关S52电连接于输入节点IN与输入电容C50的第二端之间，第一开关S53电连接于输入电容C50的第二端与电路输出节点OUT1之间，第二开关S54电连接于电路输出节点OUT1与输出节点OUT之间，以及第三开关S55电连接于输出节点OUT与第三电压源VSS2之间。其中，电压源VSS1与VSS2譬如为接地电位或负电位。

在一实施例中，上述之模拟输出缓冲电路500中开关S51~S55的工作方式依次分为三个期间，其分别为第三期间T3、第一期间T1与第二期间T2，且每一期间不相重叠，其期间长短与起始时间亦不尽然相同，例如可调整这些期间T1~T3如图7所示。

请参照图7，一开始，所有开关S51~S55皆关闭。在第三期间T3内，第三开关S55开启而其余开关关闭，使输出负载电容CL上的信号重置。接着，在第一期间T1内，上开关S51与第一开关S53开启而其余开关关闭，由输入节点IN输入输入信号Vin，通过上开关S51、输入电容C50、第一开关S53及电流源I50所形成的路径对输入电容C50充电，在其第一端与第二端形成电压差。在本实施例中，输入电容C50的电压差设计为晶体管N50的临界电压(threshold voltage)。然后，在第二期间T2内，下开关S52与第二开关S54开启而其余开关关闭，在晶体管N50的栅极则可得输入信号Vin加上晶体管N50的临界电压的信号输入。因此，可以消除输出信号Vout与输入信号Vin因晶体管N50临界电压所造成的信号失真现象。

图6为图5所示电路500的输入信号Vin与输出信号Vout之模拟图。请参照图6，与图4相比可以看出本实施例消除传统架构上输出信号Vout与输入信号Vin间原本存在电压差的现象，即输出信号Vout并不会随着时间而有逐渐升高的现象，这是因为电流源I50防止晶体管N50的漏电流继续对输出负载电容CL充电。

当然，电流源I50有许多种实现方法。例如，电流源I50可以由偏压晶体管所实现，而此偏压晶体管可以是P型多晶硅薄膜晶体管(以下简称P型晶体管)。即，P型晶体管的第一源/漏极电连接至电路输出节点OUT1，其第二源/漏极电连接至第二电压源VSS1，以及其栅极电连接至偏压电压源。通过调整偏压电压源的电压大小，即可调整P型晶体管通过的电流大小，达到提供晶体管N50所需的工作电流与补偿电流。所属技术领域的技术人员通过本发明之披露，皆可轻易推知其电流源I50可由偏压晶体管配合控制电压取代，或是由其它形式之电流源电路所取代。

图8为根据本发明另一实施例之模拟输出缓冲电路800的电路图，包括第一晶体管N80、第二晶体管P80、第一输入晶体管N81以及第二输入晶体管N82。模拟输出缓冲电路800应用到譬如低温多晶硅液晶显示器(LTPS LCD)时是用以驱动电路800所电连接到面板中之像素(pixel)的电容，在此以输出负载电容CL表示。在本实施例中，第一晶体管N80、第一输入晶体管N81以及第二输入晶体管N82皆为N型薄膜多晶硅晶体管，而第二晶体管P80则为P型薄膜多晶硅晶体管。

第一晶体管N80的第一源/漏极与第二源/漏极分别电连接至第一电压源VDD与输出节点OUT，及该第一晶体管N80与第二晶体管P80的栅极皆电连接至电路输入节点IN1。第二晶体管P80的第一源/漏极与第二源/漏极分别电连接至输出节点OUT与第二电压源VSS之间。第一输入晶体管N81的第一源/漏极与其栅极皆电连接至输入节点IN，第二输入晶体管N82的第二源/漏极亦电连接至输入节点IN，第一输入晶体管N81的第二源/漏极电连接至电路输入节点IN1，以及第二输入晶体管N82的第一源/漏极亦电连接至电路输入节点IN1。输入节点IN电连接以接收输入信号Vin，而输出节点OUT电连接以送出输出信号Vout。

如果一开始输出负载电容CL通过关闭第一晶体管N80与开启第二晶体管P80而被重置(即输出节点OUT为低电位)，则由于第一晶体管N81的第一源/漏极与栅极连接形成二极管(diode)结构，故电路输入节点IN1的电压为Vin-Vth1(其中Vth1为第一输入晶体管N81的临界电压)。后来，当输入信号Vin上升至电路输入节点IN1的电压Vin-Vth1可以开启第一晶体管N80时，第一晶体管N80有电流流通并开始对输出负载电容CL充电，使得输出信号Vout的电压逐渐上升。此时，因为第一晶体管N80的栅极与输出节点OUT有寄生电容，故会使得第一晶体管N80的栅极端电压上升(即电路输入节点IN1的电压上升)。这时第二输入晶体管N82开始有次临界电流(subthreshold current)流通，直至电路输入节点IN1的电压为Vin+Vth2(其中Vth2为第二输入晶体管N82的临界电压)时才会形成平衡状态。所以，此时输出信号Vout的电压为Vin+Vth2-Vth0(其中Vth0为第一晶体管N80的临界电压)。

若设计第二输入晶体管N82与第一晶体管N80在面板上的位置相当近，则两者的临界电压实质上相等(Vth2＝Vth0)，也就是说此时输出信号Vout的电压实质上等于输入信号(Vout＝Vin)。

图9为图8所示电路800的输出信号Vin与输入信号Vout之模拟图。请参照图9，与图2相比较可以看出其输入信号Vout与输入信号Vin间的电压差明显改善，输出信号Vout与输入信号Vin间的失真现象得到明显的修正。

依照本发明的较佳实施例所述，本发明通过加入电流源的设计，改善模拟输出缓冲电路中因元件漏电所造成的信号失真现象，同时也通过此方式，改善多晶硅工艺中晶体管电性不均对电路造成的影响。在本发明的另一实施例中，则以电路设计方式，在不使用电容的情况下，达到输入信号修正的效果，大幅减少电路面积，有效降低成本。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims (10)

1.一种模拟输出缓冲电路，适用于平面显示器，其特征是该模拟输出缓冲电路包括：

晶体管，包含第一电极电连接至第一电压源，第二电极电连接至电路输出节点，以及栅极电连接至输入电容的第一端，其中，当该晶体管的该第一电极是源极时则该晶体管的该第二电极是漏极，当该晶体管的该第一电极是漏极时则该晶体管的该第二电极是源极；

电流源，电连接于该电路输出节点与第二电压源之间，当发生漏电流时提供补偿电流给该晶体管；

上开关，电连接于输入节点与该输入电容的第一端之间，并于第一期间时导通；

下开关，电连接于该输入节点与该输入电容的第二端之间，并于第二期间时导通；

第一开关，电连接于该输入电容的第二端与该电路输出节点之间，并于该第一期间时导通；以及

第二开关，电连接于该电路输出节点与输出节点之间，并于该第二期间时导通，其中该第二期间是在该第一期间之后。

2.根据权利要求1所述之模拟输出缓冲电路，其特征是该平面显示器包括液晶显示器。

3.根据权利要求1所述之模拟输出缓冲电路，其特征是该平面显示器包括低温多晶硅液晶显示器。

4.根据权利要求1所述之模拟输出缓冲电路，其特征是该晶体管包括N型晶体管。

5.根据权利要求4所述之模拟输出缓冲电路，其特征是该N型晶体管包括N型多晶硅薄膜晶体管。

6.根据权利要求1所述之模拟输出缓冲电路，其特征是还包括：

第三开关，电连接于该输出节点与第三电压源之间，并于第三期间时导通，其中该第三期间在该第一期间之前。

7.根据权利要求1所述之模拟输出缓冲电路，其特征是该电流源包括：

偏压晶体管，包含第一电极电连接至该电路输出节点，第二电极电连接至该第二电压源，以及栅极电连接至偏压电压源，其中，当该偏压晶体管的该第一电极是源极时则该偏压晶体管的该第二电极是漏极，当该偏压晶体管的该第一电极是漏极时则该偏压晶体管的该第二电极是源极。

8.根据权利要求7所述之模拟输出缓冲电路，其特征是该偏压晶体管包括P型晶体管。

9.根据权利要求8所述之模拟输出缓冲电路，其特征是该P型晶体管包括P型多晶硅薄膜晶体管。

10.一种模拟输出缓冲电路，适用于平面显示器，其特征是该模拟输出缓冲电路包括：

第一晶体管，包含第一电极电连接至第一电压源，第二电极电连接至输出节点，以及栅极电连接至电路输入节点，其中，当该第一晶体管的该第一电极是源极时则该第一晶体管的该第二电极是漏极，当该第一晶体管的该第一电极是漏极时则该第一晶体管的该第二电极是源极；

第二晶体管，包含第一电极电连接至该输出节点，第二电极电连接至第二电压源，以及栅极电连接至该电路输入节点，其中，当该第二晶体管的该第一电极是源极时则该第二晶体管的该第二电极是漏极，当该第二晶体管的该第一电极是漏极时则该第二晶体管的该第二电极是源极；

第一输入晶体管，包含第一电极电连接至输入节点，第二电极电连接至该电路输入节点，以及栅极电连接至该输入节点，其中，当该第一输入晶体管的该第一电极是源极时则该第一输入晶体管的该第二电极是漏极，当该第一输入晶体管的该第一电极是漏极时则该第一输入晶体管的该第二电极是源极；以及

第二输入晶体管，包含第一电极电连接至该电路输入节点，第二电极电连接至该输入节点，以及栅极电连接至该电路输入节点，其中，当该第二输入晶体管的该第一电极是源极时则该第二输入晶体管的该第二电极是漏极，当该第二输入晶体管的该第一电极是漏极时则该第二输入晶体管的该第二电极是源极。

Images