CN100426713C - 错误修正处理的通信方法及应用该通信方法的通信装置 - Google Patents

错误修正处理的通信方法及应用该通信方法的通信装置 Download PDF

Info

Publication number
CN100426713C
CN100426713C CNB018075037A CN01807503A CN100426713C CN 100426713 C CN100426713 C CN 100426713C CN B018075037 A CNB018075037 A CN B018075037A CN 01807503 A CN01807503 A CN 01807503A CN 100426713 C CN100426713 C CN 100426713C
Authority
CN
China
Prior art keywords
data
wireless signal
carried out
reciprocal cross
fault reason
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018075037A
Other languages
English (en)
Other versions
CN1421078A (zh
Inventor
坂井刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1421078A publication Critical patent/CN1421078A/zh
Application granted granted Critical
Publication of CN100426713C publication Critical patent/CN100426713C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

在接收了为了错误修正而在发送侧进行的交错处理及进行了速率匹配处理的无线信号的接收侧，一并进行对解调信号的反交错处理及速率反匹配处理。

Description

错误修正处理的通信方法及应用该通信方法的通信装置
技术领域
本发明涉及错误修正处理的通信方法及应用该通信方法的通信装置。
背景技术
图1是表示CDMA(码分多址)中的现有的基站结构的一部分的***图，图中，1是接收天线，2是无线部，3是数字信号处理部，4是网络，5是数字信号处理部3内的解调部，6是数字信号处理部3内的错误修正部。
其次，说明工作情况。
接收天线1接收来自移动通信终端(图中未示出)的无线信号，供给无线部2。无线部2在该无线信号中取得与通信信道中独立的扩散码的相关性(即进行逆扩散处理)，抽出一次调制信号，供给数字信号处理部3。数字信号处理部3的解调部5对该一次调制信号进行解调，将该解调信号供给错误修正部6。错误修正部6修正在传输线路中发生的错误。
为了修正该错误，在发送侧发送信息时，具有遵照一定规则的冗余性，再进行各种编码后发送。例如，在3GPP(第三代合作项目)的规格中，在从移动通信终端向基站进行发送的上行线路中，关于主要信息的声音数据及控制用的控制数据，将CRC(巡回冗余检查)的数据附加在信息的每个帧中，再进行涡轮编码及卷积编码。然后，以帧为单元进行更换数据的第一交错处理。另外，为了保证总体的位速率的帧调整，而进行反复(反复增加)处理或击穿(抽去削减)处理的速率匹配处理。另外，进行更换帧内的位的第二交错处理。
因此，在接收侧，在图1所示的错误修正部6中，有必要进行与在发送侧进行的处理相反的处理的错误修正处理。图2示出了在错误修正处理部6中进行的错误修正处理的一部分。即，进行第二反交错处理(步骤ST1)、进行速率反匹配处理(步骤ST2)、进行第一反交错处理(步骤ST3)、进行涡轮编码及卷积编码处理(步骤ST4)后，输出从解调部6供给的解调信号。
图3是现有的错误修正部的一部分电路，11是第二反交错处理电路，12是速率反匹配处理电路。在第二反交错处理电路11中，13是输入用DP(双端口)RAM，14是第二反交错用的地址计数电路，15是输出用DPRAM。另外，在速率反匹配处理电路12中，16是输入用DPRAM，17是速率反匹配运算电路，18是输出用DPRAM。另外，虽然图中未示出，但在速率反匹配处理电路12之后，有与第二反交错处理电路11结构大致相同的、由输入用DPRAM、输出用DPRAM、以及第一反交错用的地址计数电路构成的第一反交错处理电路。
其次，说明工作情况。
数帧例如两帧的解调信号的数据被写入输入用DPRAM13中，根据来自地址计数电路14的地址数据，在更换了的状态即在反交错处理的状态下被读出，被写入输出用DPRAM15中。从该输出用DPRAM15读出的反交错处理过的数据被写入输入用DPRAM16中。
其次，从输入用DPRAM16读出的数据被供给速率反匹配电路17，进行速率反匹配处理。即，进行反复逆处理或击穿逆处理。然后，被写入输出用DPRAM18中。另外，在图中未示出的第一交错处理电路中，进行第一反交错处理。
可是，在上述现有的进行反交错处理及速率反匹配处理的通信方法、以及应用该通信方法的通信装置中，由于对反交错处理及速率反匹配处理的各处理中的DPRAM进行的写入、以及从DPRAM进行的读出所需要的时间都很长，所以存在通信***的全部处理时间长的课题。另外，由于装置内的存储器的使用个数多，所以还存在成为成本增加的原因、成为小型化的障碍的课题。
发明内容
本发明就是为了解决上述这样的课题而完成的，目的在于获得一种能缩短通信***的处理时间的通信方法。
另外，本发明的目的还在于获得减少装置内的存储器的使用个数，能谋求降低成本及小型化的通信装置。
本发明的通信方法是在接收了无线信号的接收侧，连续进行对解调信号的反交错处理及速率反匹配处理的方法，所述无线信号是为了进行错误修正而在发送侧进行了交错处理及速率匹配处理的无线信号。
因此，具有能缩短通信***总体的处理时间的效果。
在本发明的通信方法中，反交错处理是进行了使构成解调信号的帧数据按照帧内的位单元重新排列的第二反交错处理的处理。
因此，具有能缩短通信***总体的处理时间的效果。
在本发明的通信方法中，第二反交错处理是进行了使构成对从移动通信终端发送的无线信号进行了解调的解调信号的帧数据按照帧内的位单元重新排列的处理。
因此，具有能缩短基站***中的处理时间的效果。
在本发明的通信方法中，反交错处理是进行了使构成解调信号的帧数据按照帧单元重新排列的第一反交错处理的处理。
因此，具有能缩短通信***总体的处理时间的效果。
在本发明的通信方法中，第二反交错处理是进行了使构成对从基站发送的无线信号进行了解调的解调信号的帧数据按照帧内的位单元重新排列的处理。
因此，具有能缩短移动通信终端***的处理时间的效果。
在本发明的通信方法中，第一反交错处理是进行了使构成对从移动通信终端发送的无线信号进行了解调的解调信号的帧数据按照帧单元重新排列的处理。因此，具有能缩短基站***中的处理时间的效果。
在本发明的通信方法中，速率反匹配处理是通过对构成解调信号的声音数据和控制数据进行独立的运算处理而进行的处理。
因此，具有能缩短通信***总体的处理时间的效果。
在本发明的通信方法中，反交错处理是进行了使构成解调信号的帧数据按照帧内的位单元重新排列的第二反交错处理及按照帧单元重新排列的第一反交错处理的处理。
因此，具有能缩短通信***总体的处理时间的效果。
在本发明的通信方法中，反交错处理是同时进行位数的变换的处理。
因此，具有能缩短通信***总体的处理时间的效果。
本发明的通信装置是这样一种装置，即在接收了无线信号的接收侧备有：存储解调信号的数据的第一存储装置；对第一存储装置中存储的数据一边进行反交错处理，一边读出的存储控制装置；对由存储控制装置读出的数据进行速率反匹配处理的运算装置；以及存储由运算装置进行了速率反匹配处理的数据的第二存储装置，所述无线信号是为了进行错误修正而在发送侧进行了交错处理及速率匹配处理的无线信号。
因此，具有通信装置能降低成本及小型化的效果。另外，具有能缩短通信装置的处理时间的效果。
在本发明的通信装置中，运算装置是由进行声音数据的速率反匹配处理的声音数据用运算装置、以及进行控制数据的速率反匹配处理的控制数据用运算装置构成的装置。
因此，具有能缩短通信装置的处理时间的效果。
在本发明的通信装置中，第一存储装置及第二存储装置是具有对写入的数据和读出的数据的位数进行变换的位变换功能的装置。
因此，具有能缩短通信装置的处理时间的效果。
在本发明的通信装置中，存储控制装置是对第一存储装置中存储的帧数据一边进行按照帧单元重新排列的第二反交错处理一边读出的装置。
因此，具有通信装置能降低成本及小型化的效果。另外，具有能缩短通信装置的处理时间的效果。
在本发明的通信装置中，存储控制装置是使构成对从基站发送的无线信号进行了解调的解调信号的帧数据按照帧内的位单元重新排列的装置。
因此，具有通信装置能降低成本及小型化的效果。另外，具有能缩短通信装置的处理时间的效果。
本发明的通信装置是这样一种装置，即在接收了无线信号的接收侧备有：存储解调信号的数据的第一存储装置；对从第一存储装置读出的数据进行速率反匹配处理的运算装置；对由运算装置进行了速率反匹配处理的帧数据一边进行按照帧单元重新排列的第一反交错处理，一边读出的存储控制装置；以及存储由存储控制装置读出的进行了第一反交错处理的数据的第二存储装置，所述无线信号是为了进行错误修正而在发送侧进行了交错处理及速率匹配处理的无线信号。
因此，具有通信装置能降低成本及小型化的效果。另外，具有能缩短通信装置的处理时间的效果。
在本发明的通信装置中，还有对第一存储装置中存储的帧数据一边进行按照帧内的位单元重新排列的第二反交错处理，一边读出的另一存储控制装置。
因此，具有通信装置能降低成本及小型化的效果。另外，具有能缩短通信装置的处理时间的效果。
在本发明的通信装置中，另一存储控制装置是使构成对从移动通信终端发送的无线信号进行了解调的解调信号的帧数据按照帧内的位单元重新排列的装置。
因此，具有通信装置能降低成本及小型化的效果。另外，具有能缩短通信装置的处理时间的效果。
附图说明
图1是表示CDMA中的现有的基站的结构的一部分的***图。
图2是表示图1中的现有的错误修正部的处理的流程图。
图3是表示图1中的现有的错误修正部的一部分结构的框图。
图4是表示本发明的实施形态1的CDMA***中的基站的通信装置的一部分的框图。
图5是表示本发明的实施形态2的CDMA***中的基站的通信装置的一部分的框图。
图6是表示本发明的实施形态3的CDMA***中的基站的通信装置的一部分的框图。
图7是表示本发明的实施形态4的CDMA***中的基站的通信装置的一部分的框图。
图8是表示本发明的实施形态5的CDMA***中的移动通信终端的一部分的框图。
发明的具体实施方式以下，为了更详细地说明本发明，根据附图说明实施本发明用的最佳形态。
实施形态1
图4是表示本发明的实施形态1的CDMA***中的基站的通信装置的一部分的框图，图中，21是输入用DP(双端口)RAM(第一存储装置)，22是m位构成的解调信号的数据，23是地址计数电路(存储控制装置)，24是从地址计数电路(以下称“计数电路”)23输出的地址数据，25是从输入用DPRAM21输出的n位构成的数据，26是速率反匹配运算电路(运算装置)，27是从速率反匹配运算电路(以下称“运算电路”)26输出的n位构成的数据，28是输出用DPRAM(第二存储装置)，29是从输出用DPRAM28输出的m位构成的数据。
其次，说明工作情况。
解调信号的数据22是对从图中未示出的移动通信终端发送的所谓的上行线路的无线信号进行了解调的数据，例如，将40位作为一个槽，用15个槽构成1帧。因此，用600位构成1帧，其中的490位是声音数据，其余的110位是控制数据。另外，在移动终端装置中，为了进行错误修正，对该数据22作了CRC附加，进行交错处理、速率匹配处理、以及其他处理。
输入用DPRAM21根据来自图中未示出的存储控制电路的地址数据，存储该解调信号的数据22。数据输入端口为m位，能存储数据的数据量为多帧数据量，例如两帧数据量。另外，数据输出端口为n位。因此，该输入用DPRAM21具有将m位的数据变换成n位的功能。例如，具有将16位的数据变换成1位的并行/串行变换功能。
计数电路23将地址数据24供给输入用DPRAM21，读出存储的数据。在此情况下，一边进行使进行了交错处理的数据复原用的反交错处理，一边读出。这时的反交错处理是使帧数据按照帧内的位单元重新排列的第二反交错处理。
从输入用DPRAM21输出的n位的数据25被供给运算电路26。运算电路26进行使进行了速率匹配处理的数据复原用的速率反匹配处理。即，删除反复处理时增加的位，补充击穿处理时减少的位。进行速率反匹配处理后输出的n位的数据27被存储在输出用DPRAM28中。该输出用DPRAM28的数据输入端口为n位，数据输出端口为m位。
即，输出用DPRAM28具有将n位的数据变换成m位的功能。例如，具有将1位的数据变换成16位的串行/并行变换功能。从输出用DPRAM28输出的m位的数据29被供给以下处理电路、例如第一反交错处理、涡轮译码处理、卷积译码处理的电路。
由以上可知，如果采用本实施形态1，则由于在接收了为了错误修正而在发送侧进行的交错处理及进行了速率匹配处理的无线信号的接收侧，一并进行对解调信号的反交错处理及速率反匹配处理，所以具有能缩短通信***总体的处理时间的效果。另外，由于与现有的结构相比，减少了RAM的个数，所以具有通信装置能降低成本及小型化的效果。
在此情况下，由于一并进行对从移动通信终端发送的无线信号进行了解调的解调信号的第二反交错处理及速率反匹配处理，所以具有能缩短基站***的处理时间的效果。另外，由于与现有的基站的结构相比，减少了RAM的个数，所以具有基站的通信装置能降低成本及小型化的效果。
另外，在此情况下，由于输入用DPRAM21及输出用DPRAM28具有对写入的数据和读出的数据的位数进行变换的位变换功能，所以具有能缩短通信装置的处理时间的效果。
实施形态2
图5是表示本发明的实施形态2的CDMA***中的基站的通信装置的一部分的框图，图中，31是输入用DPRAM(第一存储装置)，32是m位构成的解调信号的数据，33是地址计数电路(存储控制装置)，34是从地址计数电路(以下称“计数电路”)33输出的地址数据，35是从输入用DPRAM33输出的n位构成的数据，36A是声音数据·速率反匹配运算电路(运算装置：控制数据用运算装置)，37A及37B是分别从声音数据·速率反匹配运算电路(以下称“声音数据运算电路”)36A及控制数据·速率反匹配运算电路(以下称“控制数据运算电路”)36B输出的n位构成的声音数据及控制数据，38A及38B分别是声音数据输出用DPRAM(第二存储装置)及控制数据输出用DPRAM(第二存储装置)，39A及39B是从声音数据输出用DPRAM39A及控制数据输出用DPRAM39B输出的m位构成的声音数据及控制数据。
另外，在此情况下，声音数据输出用DPRAM39A及控制数据输出用DPRAM39B不一定必须分离成两个，也可以构成单一的双端口RAM。
其次，说明工作情况。
解调信号的数据32被存储在输入用DPRAM31中之前的工作与实施形态1中解调信号的数据被存储在输入用DPRAM中之前的工作相同。另外，输入用DPRAM31具有将m位的数据变换成n位的功能，声音数据输出用DPRAM39A及控制数据输出用DPRAM39B具有将n位的数据变换成m位的功能，这一点也与上述实施形态1相同。
根据来自计数电路33的地址数据，存储在输入用DPRAM31中的数据经过第二反交错处理后被读出。即，帧数据按照帧内的位单元重新排列。被读出的数据35中，声音数据被供给声音数据运算电路36A，控制数据被供给控制数据运算电路36B。而且，声音数据和控制数据都进行了速率反匹配处理。
然后，从声音数据运算电路36A及控制数据运算电路36B输出的数据、即进行了速率反匹配处理的声音数据37A及控制数据37B被分别存储在声音数据输出用DPRAM39A及控制数据输出用DPRAM39B中。而且，从各个DPRAM输出的m位的声音数据及控制数据被供给此后的处理电路。
由以上可知，如果采用该实施形态2，则由于利用使构成解调信号的声音数据和控制数据独立的运算电路进行速率反匹配处理，所以具有能缩短通信***总体的处理时间的效果。另外，如果在输入用DPRAM上设有声音数据用和控制数据用的两个数据输出端口，则具有能同时开始进行声音数据及控制数据的速率反匹配处理的效果。
实施形态3
图6是表示本发明的CDMA***中的基站的通信装置的一部分的框图，图中，41是输入用DPRAM(第一存储装置)，42是m位构成的解调信号的数据，43是从输入用DPRAM23输出的n位构成的数据，44是速率反匹配运算电路(运算装置)，45是从速率反匹配运算电路(以下称“运算电路”)44输出的n位构成的数据，46是从运算电路44输出的地址数据，47是地址计数电路(存储控制装置)，48是从地址计数电路(以下称“计数电路”)47输出的地址数据，49是输出用DPRAM(第二存储装置)，50是从输出用DPRAM49输出的m位构成的数据。
其次，说明各种情况。
m位构成的数据42从输入用DPRAM41的数据输入端口被写入并存储起来后，对n位构成的数据43进行位变换，从数据输出端口读出，供给运算电路44。运算电路44对该数据43进行速率反匹配处理。被进行了速率反匹配处理的数据45与地址数据46被一起输出。然后，数据45被供给输出用DPRAM49的数据输入端口，地址数据46被供给计数电路47。
计数电路47根据地址数据46，生成地址数据48，供给输出用DPRAM49。在此情况下，生成使数据45按照帧单元重新排列的地址数据48，供给输出用DPRAM49。即，对数据45一边进行第一反交错处理，一边写入输出用DPRAM49。然后，数据50被从n位变换成m位，从输出用DPRAM49的数据输出端口读出，供给此后的处理电路。
由以上可知，如果采用本实施形态3，则由于在接收了为了错误修正而在发送侧进行的交错处理及进行了速率匹配处理的无线信号的接收侧，一并进行对解调信号的反交错处理及速率反匹配处理，所以具有能缩短通信***总体的处理时间的效果。
在此情况下，由于由计数电路47进行的第一反交错处理，使构成解调信号的帧数据按照帧单元重新排列，所以与现有的结构相比，能减少RAM的个数，具有通信装置能降低成本及小型化的效果。
另外，在此情况下，由于第一反交错处理使构成对从移动通信终端发送的无线信号进行解调的解调信号的帧数据按照帧单元重新排列，所以具有能缩短基站***的处理时间的效果。
实施形态4
图7是表示本发明的实施形态4的CDMA***中的基站的通信装置的一部分的框图，图中，51是输入用DPRAM(第一存储装置)，52是m位构成的解调信号的数据，53是地址计数电路(与后面所述的存储控制装置不同的存储控制装置)，54是从地址计数电路(以下称“计数电路”)53输出的地址数据，55是从输入用DPRAM51输出的n位构成的数据，56是速率反匹配运算电路(运算装置)，57是从速率反匹配运算电路(以下称“运算电路”)56输出的n位构成的数据，58是从运算电路56输出的地址数据，59是地址计数电路(存储控制装置)，60是从地址计数电路(以下称“计数电路”)59输出的地址数据，61是输出用DPRAM(第二存储装置)，62是从输出用DPRAM61输出的m位构成的数据。
其次，说明各种情况。
输入用DPRAM51按照规定的地址数据存储对从图中未示出的移动通信终端发送的无线信号进行了解调的解调信号的数据52。与实施形态1的情况相同，输入用DPRAM51具有将m位的数据变换成n位的功能。
计数电路53将地址数据54供给输入用DPRAM51，读出存储的数据。在此情况下，一边进行反交错处理一边读出。这时的反交错处理是使帧数据按照帧内的位单元重新排列的第二反交错处理。
从输入用DPRAM51输出的n位的数据55被供给运算电路56。运算电路56进行速率反匹配处理。进行速率反匹配处理后输出的n位的数据57与地址数据58一起被输出。数据57被供给输出用DPRAM61的数据输入端口，地址数据58被供给计数电路59。
计数电路59根据地址数据58，生成地址数据60，供给输出用DPRAM61。在此情况下，生成使数据57按照帧单元重新排列的地址数据60，供给输出用DPRAM61。即，对数据55一边进行第一反交错处理，一边写入输出用DPRAM61。然后，数据62被从n位变换成m位，从输出用DPRAM61的数据输出端口读出，供给此后的处理电路。
由以上可知，如果采用本实施形态4，则由于在接收了为了错误修正而在发送侧进行的交错处理及进行了速率匹配处理的无线信号的接收侧，一并进行对解调信号的第二反交错处理、速率反匹配处理、以及第一反交错处理，所以具有能缩短通信***总体的处理时间的效果。另外，通过这些一并处理，能减少RAM的个数，具有通信装置能降低成本及小型化的效果。
在此情况下，由于第二反交错处理及第一反交错处理同时进行数据的位数的变换，所以具有能缩短通信***总体的处理时间的效果。
实施形态5
图8是表示本发明的实施形态5的CDMA***中的基站的通信装置的一部分的框图，图中，71是输入用DPRAM(第一存储装置)，72是m位构成的解调信号的数据，73是地址计数电路(存储控制装置)，74是从地址计数电路(以下称“计数电路”)73输出的地址数据，75是从输入用DPRAM71输出的n位构成的数据，76是速率反匹配运算电路(运算装置)，77是从速率反匹配运算电路(以下称“运算电路”)76输出的n位构成的数据，78是输出用DPRAM(第二存储装置)，79是从输出用DPRAM78输出的m位构成的数据。
其次，说明各种情况。
输入用DPRAM71按照规定的地址数据存储对从图中未示出的移动通信终端发送的无线信号进行了解调的解调信号的数据72。输入用DPRAM71具有将m位的数据变换成n位的功能。计数电路73将地址数据74供给输入用DPRAM71，读出存储的数据。在此情况下，一边进行反交错处理一边读出。这时的反交错处理是使帧数据按照帧内的位单元重新排列的第二反交错处理。
从输入用DPRAM71输出的n位的数据75被供给运算电路76。运算电路76进行速率反匹配处理。进行速率反匹配处理后输出的n位的数据77被供给输出用DPRAM78的数据输入端口。然后，从输出用DPRAM78的数据输出端口输出的数据79被供给以后的处理电路。
由以上可知，如果采用本实施形态5，则由于在接收了为了错误修正而在发送侧进行的交错处理及进行了速率匹配处理的无线信号的接收侧，一并进行第二反交错处理及速率反匹配处理，所以具有能缩短移动通信终端的处理时间的效果。另外，通过该一并处理，能减少RAM的个数，具有移动通信终端能降低成本及小型化的效果。
另外，在此情况下，由于使构成对从基站发送的无线信号进行解调的解调信号的帧数据按照帧单元重新排列，所以具有能缩短移动通信终端的处理时间的效果。
工业上利用的可能性
如上所述，本发明的通信方法及通信装置由于在接收了为了错误修正而在发送侧进行的交错处理及进行了速率匹配处理的无线信号的接收侧，一并进行对解调信号的反交错处理及速率反匹配处理，所以适用于缩短通信***总体的处理时间的***。

Claims (16)

1.一种通信方法，其在接收了无线信号的接收侧，一旦存储的数据经反交错处理读出后，直接供给运算电路进行速率反匹配处理，所述无线信号是为了进行错误修正而在发送侧进行了交错处理及速率匹配处理的无线信号，其特征在于：上述反交错处理，是使构成解调信号的数据的帧数据按照帧内的位单元重新排列的第二反交错处理，或者是使构成解调信号的帧数据按照帧单元重新排列的第一反交错处理中的任意一种。
2.根据权利要求1所述的通信方法，其特征在于：第二反交错处理使构成对从移动通信终端发送的无线信号进行了解调的解调信号的帧数据按照帧内的位单元重新排列。
3.根据权利要求1所述的通信方法，其特征在于：第二反交错处理使构成对从基站发送的无线信号进行了解调的解调信号的帧数据按照帧内的位单元重新排列。
4.根据权利要求1所述的通信方法，其特征在于：第一反交错处理使构成对从移动通信终端发送的无线信号进行了解调的解调信号的帧数据按照帧单元重新排列。
5.一种通信方法，其在接收了无线信号的接收侧，一旦存储的数据经反交错处理读出后，直接供给运算电路进行速率反匹配处理，所述无线信号是为了进行错误修正而在发送侧进行了交错处理及速率匹配处理的无线信号，其特征在于：速率反匹配处理通过对构成解调信号的声音数据和控制数据进行独立的运算处理来进行。
6.一种通信方法，其在接收了无线信号的接收侧，一旦存储的数据经反交错处理读出后，直接供给运算电路进行速率反匹配处理，所述无线信号是为了进行错误修正而在发送侧进行了交错处理及速率匹配处理的无线信号，其特征在于：所述反交错处理是使构成解调信号的帧内的数据按照位单元重新排列的第二反交错处理及按照帧单元重新排列的第一反交错处理。
7.一种通信方法，其在接收了无线信号的接收侧，一旦存储的数据经反交错处理读出后，直接供给运算电路进行速率反匹配处理，所述无线信号是为了进行错误修正而在发送侧进行了交错处理及速率匹配处理的无线信号，其特征在于：所述反交错处理同时进行位数的变换。
8.一种通信方法，其在接收了无线信号的接收侧，一旦存储的数据经反交错处理读出后，直接供给运算电路进行速率反匹配处理，所述无线信号是为了进行错误修正而在发送侧进行了交错处理及速率匹配处理的无线信号，其特征在于：所述反交错处理是由一边进行反交错处理一边读出数据的存储控制装置进行。
9.一种通信装置，其特征在于，在接收了无线信号的接收侧备有：
存储解调信号的数据的第一存储装置；
对上述第一存储装置中存储的数据一边进行反交错处理，一边读出的存储控制装置；
对由上述存储控制装置读出的数据进行速率反匹配处理的运算装置；以及
存储由上述运算装置进行了速率反匹配处理的数据的第二存储装置，
所述无线信号是为了进行错误修正而在发送侧进行了交错处理及速率匹配处理的无线信号。
10.根据权利要求9所述的通信装置，其特征在于：运算装置由进行声音数据的速率反匹配处理的声音数据用运算装置、以及进行控制数据的速率反匹配处理的控制数据用运算装置构成。
11.根据权利要求9所述的通信装置，其特征在于：第一存储装置及第二存储装置具有对写入的数据和读出的数据的位数进行变换的位变换功能。
12.根据权利要求9所述的通信装置，其特征在于：存储控制装置对上述第一存储装置中存储的帧数据一边进行按照帧单元重新排列的第二反交错处理一边读出。
13.根据权利要求12所述的通信装置，其特征在于：存储控制装置使构成对从基站发送的无线信号进行了解调的解调信号的帧数据按照帧内的位单元重新排列。
14.一种通信装置，其特征在于，在接收的接收侧备有：
存储解调信号的数据的第一存储装置；
对从上述第一存储装置读出的数据进行速率反匹配处理的运算装置；
对由上述运算装置进行了速率反匹配处理的帧数据一边进行按照帧单元重新排列的第一反交错处理，一边读出的存储控制装置；以及
存储由上述存储控制装置读出的进行了第一反交错处理的数据的第二存储装置，
所述无线信号是为了进行错误修正而在发送侧进行了交错处理及速率匹配处理的无线信号。
15.根据权利要求14所述的通信装置，其特征在于：还有对第一存储装置中存储的帧数据一边进行按照帧内的位单元重新排列的第二反交错处理，一边读出的另一存储控制装置。
16.根据权利要求15所述的通信装置，其特征在于：另一存储控制装置使构成对从移动通信终端发送的无线信号进行了解调的解调信号的帧数据按照帧内的位单元重新排列。
CNB018075037A 2001-01-31 2001-01-31 错误修正处理的通信方法及应用该通信方法的通信装置 Expired - Fee Related CN100426713C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/000675 WO2002062001A1 (fr) 2001-01-31 2001-01-31 Procede de communication a correction d'erreurs et appareil de communication dans lequel ce procede de communication est mis en oeuvr e

Publications (2)

Publication Number Publication Date
CN1421078A CN1421078A (zh) 2003-05-28
CN100426713C true CN100426713C (zh) 2008-10-15

Family

ID=11736975

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018075037A Expired - Fee Related CN100426713C (zh) 2001-01-31 2001-01-31 错误修正处理的通信方法及应用该通信方法的通信装置

Country Status (5)

Country Link
US (1) US7111207B2 (zh)
EP (1) EP1261161A4 (zh)
JP (1) JP3920220B2 (zh)
CN (1) CN100426713C (zh)
WO (1) WO2002062001A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442439B1 (ko) * 2002-10-07 2004-07-30 엘지전자 주식회사 제어국의 멀티링크에서 링크별 큐 할당 장치 및 방법
US7243289B1 (en) * 2003-01-25 2007-07-10 Novell, Inc. Method and system for efficiently computing cyclic redundancy checks
JP4217887B2 (ja) 2003-07-22 2009-02-04 日本電気株式会社 受信装置
GB2408900B (en) * 2003-12-05 2006-03-08 Motorola Inc A receiver for a wireless communication device
US7414971B2 (en) * 2004-09-03 2008-08-19 Analog Devices, Inc. Method and apparatus for rate matching in a telecommunications system
EP1876841B1 (en) 2005-04-26 2018-11-21 Mitsubishi Denki Kabushiki Kaisha Base station control apparatus and radio base station
US20080016425A1 (en) * 2006-04-04 2008-01-17 Qualcomm Incorporated Turbo decoder with symmetric and non-symmetric decoding rates
US20080080542A1 (en) * 2006-09-28 2008-04-03 Analog Devices, Inc. Architecture for downlink receiver bit rate processor
US8358987B2 (en) * 2006-09-28 2013-01-22 Mediatek Inc. Re-quantization in downlink receiver bit rate processor
JP6863661B2 (ja) * 2017-06-08 2021-04-21 三菱電機株式会社 レートデマッチング及びデインターリーブ回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1255000A (zh) * 1998-11-02 2000-05-31 日本电气株式会社 速率匹配方法和数字通信***
EP1045521A2 (en) * 1999-04-13 2000-10-18 Nortel Networks Limited Rate matching and channel interleaving for a communications system
EP1047219A1 (en) * 1999-04-21 2000-10-25 Mitsubishi Electric Telecom Europe Method for balancing the ratio Eb/I in a service multiplexing CDMA system and telecommunication systems using same
WO2001005059A1 (en) * 1999-07-08 2001-01-18 Samsung Electronics Co., Ltd. Apparatus and method for controlling a demultiplexer and a multiplexer used for rate matching in a mobile communication system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0736564B2 (ja) * 1986-09-08 1995-04-19 松下電器産業株式会社 シリアルデ−タの送信装置
US5063533A (en) * 1989-04-10 1991-11-05 Motorola, Inc. Reconfigurable deinterleaver/interleaver for block oriented data
JPH09162755A (ja) * 1995-12-14 1997-06-20 Fujitsu Ltd インタリーブ共用化装置
JPH09238087A (ja) * 1996-02-29 1997-09-09 Nec Eng Ltd インタリーブ処理回路
KR100387078B1 (ko) * 1997-07-30 2003-10-22 삼성전자주식회사 대역확산통신시스템의심볼천공및복구장치및방법
JP3217307B2 (ja) * 1997-11-18 2001-10-09 沖電気工業株式会社 無線送信装置
US6405338B1 (en) * 1998-02-11 2002-06-11 Lucent Technologies Inc. Unequal error protection for perceptual audio coders
GB9814960D0 (en) * 1998-07-10 1998-09-09 Koninkl Philips Electronics Nv Coding device and communication system using the same
US6798736B1 (en) * 1998-09-22 2004-09-28 Qualcomm Incorporated Method and apparatus for transmitting and receiving variable rate data
US6473442B1 (en) * 1999-04-12 2002-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Communications system and method for matching and balancing the bit rates of transport channels to the bit rate of a physical channel
JP2000353964A (ja) * 1999-06-10 2000-12-19 Matsushita Electric Ind Co Ltd インタリーブ装置及びインタリーブ方法
DK1357674T4 (da) * 1999-06-25 2009-05-04 Samsung Electronics Co Ltd Apparat og fremgangsmåde til kanalkodning og -multipleksning i et CDMA-kommunikationssystem
US6603752B1 (en) * 1999-07-29 2003-08-05 Ahmed Saifuddin Method and system for controlling transmission energy in a variable rate gated communication system
US6625763B1 (en) * 2000-07-05 2003-09-23 3G.Com, Inc. Block interleaver and de-interleaver with buffer to reduce power consumption
US6798826B1 (en) * 2000-11-06 2004-09-28 Qualcomm Incorporated Method and apparatus for performing reverse rate matching in a CDMA system
US6392572B1 (en) * 2001-05-11 2002-05-21 Qualcomm Incorporated Buffer architecture for a turbo decoder

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1255000A (zh) * 1998-11-02 2000-05-31 日本电气株式会社 速率匹配方法和数字通信***
EP1045521A2 (en) * 1999-04-13 2000-10-18 Nortel Networks Limited Rate matching and channel interleaving for a communications system
EP1047219A1 (en) * 1999-04-21 2000-10-25 Mitsubishi Electric Telecom Europe Method for balancing the ratio Eb/I in a service multiplexing CDMA system and telecommunication systems using same
WO2001005059A1 (en) * 1999-07-08 2001-01-18 Samsung Electronics Co., Ltd. Apparatus and method for controlling a demultiplexer and a multiplexer used for rate matching in a mobile communication system

Also Published As

Publication number Publication date
EP1261161A4 (en) 2007-11-21
US20030051202A1 (en) 2003-03-13
CN1421078A (zh) 2003-05-28
EP1261161A1 (en) 2002-11-27
JPWO2002062001A1 (ja) 2004-06-03
JP3920220B2 (ja) 2007-05-30
US7111207B2 (en) 2006-09-19
WO2002062001A1 (fr) 2002-08-08

Similar Documents

Publication Publication Date Title
CN100426713C (zh) 错误修正处理的通信方法及应用该通信方法的通信装置
US6668350B1 (en) Interleaving/deinterleaving device and method for communication system
CN100361420C (zh) 码分多址通信***中交换不同长度的帧消息的装置和方法
CA2321977C (en) Puncturing device and method for turbo encoder in mobile communication system
US7697487B2 (en) Physical layer processing for a wireless communication system using code division multiple access
RU2274950C2 (ru) Устройство и способ перемежения для системы связи
JP2948518B2 (ja) データをインタリーブする装置および移動通信システム
KR20030048126A (ko) 코드 분할 다중 접속 시스템에서 역 레이트 매칭을수행하는 방법 및 장치
EP2023493A1 (en) Method and application for producing interleavers/deinterleavers
CN101534170A (zh) 码分多址(cdma)无线***的接收站及方法
US7352723B2 (en) Method of forming a coded composite transport channel for downlink transmissions
US6714599B1 (en) Method and apparatus for efficient processing of signal in a communication system
US7940832B2 (en) Method and apparatus for efficient Walsh covering and summing of signals in a communication system
KR100413421B1 (ko) 이중 인터리빙 방법
US6975584B1 (en) Communication system method and apparatus
KR100901406B1 (ko) 인코더 및 인코딩 방법
CN114415946B (zh) 解速率匹配的方法及装置、终端设备、芯片及存储介质
KR100686013B1 (ko) 이동통신 시스템에서의 전송 채널 다중화 방법 및 그 장치
CN118316504A (zh) 一种卫星中低速数传的基带信息处理方法及***
KR101177135B1 (ko) 이동통신시스템에서 디인터리빙을 효율적으로 수행하는장치 및 방법
CN114415946A (zh) 解速率匹配的方法及装置、终端设备、芯片及存储介质
GB2394868A (en) Efficient synchronisation channel encoding in UTRA TDD mode using codeword generator matrix

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081015

Termination date: 20110131