CN100426071C - 液晶显示装置的制备方法 - Google Patents
液晶显示装置的制备方法 Download PDFInfo
- Publication number
- CN100426071C CN100426071C CNB2006101645358A CN200610164535A CN100426071C CN 100426071 C CN100426071 C CN 100426071C CN B2006101645358 A CNB2006101645358 A CN B2006101645358A CN 200610164535 A CN200610164535 A CN 200610164535A CN 100426071 C CN100426071 C CN 100426071C
- Authority
- CN
- China
- Prior art keywords
- metal layer
- insulation course
- film diode
- manufacture method
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
本发明是有关于一种液晶显示装置的制备方法,所述的制备方法的步骤包括:(a)提供一形成有一透明电极层与一第一金属层的基板,其中透明电极层是位于第一金属层与基板之间;(b)以第一道掩膜定义出包含薄膜二极管结构区与像素区的区域;(c)依序形成一第一绝缘层与一第二金属层于基板上,其中第一绝缘层是位于第二金属层与第一金属层之间;以及(d)以第二道掩膜定义出一薄膜二极管结构区与一像素区,并移除像素区上的第二金属层、第一绝缘层、以及第一金属层,暴露出透明电极层。
Description
技术领域
本发明是关于一种液晶显示装置的制造方法,尤指一种以薄膜二极管做为开关组件的液晶显示装置的制造方法。
背景技术
一般主动式液晶显示器是用薄膜晶体管(thin film transistor,TFT)来当作像素的开关,薄膜晶体管的开与关的电流比例可以达到106以上,而有较好的显示品质。然而,薄膜晶体管在工艺上通常需要五至六道掩膜,工艺繁复且容易产生不良,因此如何减少工艺步骤,并增加良品率一直是本领域研究的重点。
利用薄膜二极管(thin film diode,TFD)来当作像素开关的方式于1983年被提出,只需要3道掩膜工艺即可做好组件,因此在工艺上比薄膜晶体管较为简单。薄膜二极管的构成,一般是由选择线金属延伸到像素区内,与像素电极重叠,中间夹着半绝缘性材料,三层重叠的大小即是薄膜二极管的大小。其作动方式主要是借着选择线加电压打开薄膜二极管,使像素信号可以从彩色滤光片(colorfilter)侧写入像素区;并利用彩色滤光片的黑色矩阵(Black matrix)遮在薄膜二极管区域上面,防止半绝缘性材料照到光而影响到薄膜二极管的电性。
美国专利案号5,204,764中提出一种具备金属-绝缘层-金属(Metal-Insulator-Metal,MIM)结构的薄膜二极管,配合双选择线(Dual selectiveline)来驱动液晶显示器,可以改善显示品质(如图1)。然而,此种薄膜二极管显示器,为使驱动电流够大,必须增加薄膜二极管的尺寸,但是此举同时减少了像素区的开口率。同时,因为上下金属材质不同,进而造成薄膜二极管的电压-电流特性不对称,连带影响了影像显示品质。
为了改善组件的电压-电流对称性,美国专利案号6,243,062中揭示一种两个背对背(back-to-back)的薄膜二极管的结构,以达到电压-电流对称性的要求(如图2)。此方法虽然可以得到对称性很好的电压-电流特性,但却多了一道工艺手续,同时也牺牲了开口率。
现在更有一种技术,在依序镀上金属层-透明导电层-半绝缘性材料后,利用第一道掩膜将选择线定义出来,接着镀上一层高分子感光绝缘膜,用第二道掩膜将薄膜二极管的区域挖开,之后镀上透明导电层,再用第三道掩膜将像素区及薄膜二极管做出来,其结构如图3所示。此方法可解决电压-电流特性不对称问题,且提高崩溃电压值,但仍需要3道掩膜,仍然无法解决制备过程繁复的问题。
发明内容
本发明提供一种液晶显示装置的制备方法,可解决像素区开口率不足及电压-电流特性不对称的问题,并且只需要二道掩膜,即可完成以薄膜二极管做为开关组件的液晶显示装置的制备。
本发明结构中,薄膜二极管区域与选择线重合,而不在显示区内,因此使选择线同时具备具有传递信号及薄膜二极管的功能。而显示区内没有开关组件,更可增加开口率。此外,本发明中薄膜二极管结构的第一金属层与第二金属层为同一种金属,此结构的薄膜二极管可具有对称的电压-电流特性。本发明的薄膜二极管可以在不影响到开口率下增大尺寸,进而增加驱动电流,加快像素充电时间。
本发明液晶显示装置的制备方法步骤包括:(a)提供一形成有一透明电极层与一第一金属层的基板,其中透明电极层是位于第一金属层与基板之间;(b)以第一道掩膜定义出包含薄膜二极管结构区与像素区的区域;(c)依序形成一第一绝缘层与一第二金属层于基板上,其中第一绝缘层是位于第二金属层与第一金属层之间;以及(d)以第二道掩膜定义出一薄膜二极管结构区与一像素区,并移除像素区上的第二金属层、第一绝缘层、以及第一金属层,暴露出透明电极层。
根据上述本发明制造方法中,步骤(a)的基板更可包括有一第二绝缘层,形成于第一金属层上,以增加绝缘层的厚度。
本发明更提供第二种制备液晶显示装置的方法态样,步骤包括:(a)提供一形成有一透明电极层、一第一金属层、与第一绝缘层的基板,其中透明电极层是位于第一金属层与基板之间,且第一金属层是位于第一绝缘层与透明电极层之间;(b)以第一道掩膜定义出包含薄膜二极管结构区与像素区的区域;(c)全面形成一绝缘层,并暴露出包含薄膜二极管结构区与像素区的区域;(d)形成一第二金属层于绝缘层与包含薄膜二极管结构区与像素区的区域上方;以及(e)以第二道掩膜定义出一薄膜二极管结构区与一像素区,并移除像素区上的第二金属层、第一绝缘层、以及第一金属层,使暴露出透明电极层。
此外,本发明的制造方法中,基板上的透明电极层可以为任何一种透明导电材料,较佳为铟锡氧化物(ITO)或铟锌氧化物(IZO);基板上的第一金属层与第二金属层可以为任何适用的金属材料,较佳为低电阻的金属,如钽金属层。此外,本发明方法中所使用的绝缘层,其材料可为任何适用的绝缘材料,较佳为SiNx。
本发明方法的步骤(b)中,除定义出包含薄膜二极管结构区与像素区的区域外,更可同时定义出一图案化的信号线。且依本发明揭示的制备方法,所制备出的液晶显示装置,其薄膜二极管结构区可重叠于部分图案化的信号线上。
在本发明第二种制备液晶显示装置的方法态样中,其中步骤(c)包含薄膜二极管结构区与像素区区域的定义方式,是以背面曝光的方式进行。且步骤(c)中适用的绝缘层可为任何适用的绝缘材料,较佳为氮化硅,二氧化硅,正型光阻或是负型光阻。
经由本发明方法完成的液晶显示装置,在同一像素上,不同的薄膜二极管结构区,是重叠于不同的信号线上。
附图说明
图1为现有具备金属-绝缘层-金属(Metal-Insulator-Metal,MIM)结构的薄膜二极管结构示意图。
图2为现有具背对背结构的薄膜二极管结构示意图。
图3为现有薄膜二极管结构示意图。
图4A至图4D为本发明一较佳实施例(实施例1)的制作流程图,其中,图4A-2至图4D-2为为俯视图,图4A-1至图4D-1为结构中A至B线段的剖面图。
图5A至图5D为本发明一较佳实施例(实施例2)的制作流程图,其中,图5A-2至图5D-2为为俯视图,图5A-1至图5D-1为结构中A至B线段的剖面图。
图6A至图6F为本发明一较佳实施例(实施例3)的制作流程图,其中,图6A-2至图6F-2为为俯视图,图6A-1至图6F-1为结构中A至B线段的剖面图。
图7A至图7F为本发明一较佳实施例(实施例4)的制作流程图,其中,图7A-2至图7F-2为为俯视图,图7A-1至图7F-1为结构中A至B线段的剖面图,其中原用的绝缘层改成以负型光阻为材料的平坦化层。
图8A至图8F为本发明一较佳实施例(实施例5)的制作流程图,其中,图8A-2至图8F-2为为俯视图,图8A-1至图8F-1为结构中A至B线段的剖面图,其中原用的绝缘层改成有机材料正型光阻。
附图标号:
基板00 透明导电层10 第一金属层20
第一绝缘层30 第二金属层40 第二绝缘层31
薄膜二极管区以及像素区的区域100 薄膜二极管结构区101
像素区102 侧边103
绝缘层50 平坦化层51 正型光阻52
具体实施方式
一般薄膜二极管电压-电流的关系,可用以下公式计算:
I:通过二极管电流
V:二极管两端所加电压
A:薄膜二极管的面积
d:绝缘层厚度
α,β:常数
假设薄膜二极管面积由原本A0增加为A-1,由公式(1)可知,电流可增加A1/A0倍。
而在薄膜二极管所构成的主动式液晶显示器中,液晶的充电公式可简单表示为:
V0:液晶预计要充到的电压值
τ:一个像素液晶的充电时间,与面板分辨率有关
R:导线电阻值(包含薄膜二极管的电阻)
C:液晶的电容
其中R可以大约视为导线电阻值Rline与两颗并联的薄膜二极管电阻值Rdiode(=Vdiode/I-diode)相加:
因此若假设液晶至少要充到预计电压值的90%(0.9V0)才够,即:
将公式(3)代入公式(4)中可求得Idiode值:
由公式(5)可知,当面板分辨率增加(τ值会减小)或线电阻(Rline)较高时,薄膜二极管需要有较大的电流流过,才能在开关打开的时间内将液晶充饱。而本发明则可通过将薄膜二极管直接重合于选择线上,以不会影响到像素开口率的前提下,加大薄膜二极管的面积,增加驱动电流。
实施例1
图4A-1至图4D-1,图4A-2至图4D-2为本发明较佳实施例的制作流程图。如图4A-1、图4A-2,首先在一基板00上依序形成一透明导电层10,例如ITO,以及一第一金属层20,其为低电阻金属层,例如Ti。透明导电层10是用来当作像素电极,因此可用ITO或是IZO等透明导电材料。第一金属层20则是用来当作薄膜二极管的下层金属,以将信号传至像素电极,较佳的第一金属层材料可以为Ti或Mo等金属。
接着上光阻(图未示),用第一道掩膜将含有薄膜二极管区以及像素区的区域100定义出来,结构如图4B-1、图4B-2所示。
将含有薄膜二极管区以及像素区的区域100定义出来并进行蚀刻后,参考图4C-1、图4C-2,全面性的形成一第一绝缘层30,例如SiNx,以及一第二金属层40,其为低电阻金属层,例如Ti。由于绝缘层的条件会影响薄膜二极管的电压-电流特性,因此必须要调整工艺条件来达到最佳品质。而第二金属层40是薄膜二极管的上层金属,也是IC输出信号的传递路径,因此可选用Ti、Ti/Al或Mo等金属使导线电阻值降低,RC延迟就可以减少。
在第二金属层40上涂覆一层光阻(图未示)后,用一第二道掩膜定义出薄膜二极管结构区101以及像素区102。蚀刻掉像素区102透明导电层10上方的第一金属层20、第一绝缘层30、第二金属层40,以及像素区102周围的第一绝缘层30与第二金属层40,使每个像素各自独立,如此即完成数组的制作,其结构如图4D-1、图4D-2。数组上会漏光的区域可用彩色滤光片的黑色矩阵遮住。
实施例2
在实施例1中,薄膜二极管结构区101中第一绝缘层30的厚度及侧边103的第一绝缘层30厚度是一样的,若为了易于控制电性,可在不影响到侧边103的第一绝缘层30厚度下,利用增加薄膜二极管结构区101中第一绝缘层30厚度的方式达成,请参考图5A-1至图5D-1、图5A-2至图5D-2。
在基板00上形成一透明导电层10及一第一金属层20后,再另外形成一层第二绝缘层31于第一金属层20上,如图5A-1、图5A-2所示。利用第一道掩膜定义出含薄膜二极管结构区及像素区的区域100,如图5B-1、图5B-2所示。接着,再全面性的形成一第一绝缘层30及一第二金属层40于基板00上,如图5C-1、图5C-2所示。最后,利用第二道掩膜定义出薄膜二极管结构区101以及像素区102,并进行蚀刻后,就完成了数组的工艺,如图5D-1、图5D-2所示。
实施例3
在实施例1中,薄膜二极管结构区101中第一绝缘层30的厚度及侧边103的第一绝缘层30厚度是一样的,若为避免因侧边103厚度不够而导致组件的崩溃电压不足,则可以本实施例的制备方式制作薄膜二极管结构。如图6A-1至图6F-1、图6A-2至图6F-2所示。
先在基板00上依序形成一透明导电层10、一第一金属层20及一第一绝缘层30,如图6A-1、图6A-2所示。以第一道掩膜定义并蚀刻出含薄膜二极管结构与像素区的区域100,如图6B-1、图6B-2所示,接着全面性形成一层绝缘层50于基板00上,例如绝缘性较好的氮化硅或是二氧化硅,如图6C-1、图6C-2所示,此绝缘层50的厚度较佳为大于透明导电层10、第一金属层20及第一绝缘层30所组合的厚度。
在绝缘层50上全面性涂覆上一层负型光阻(图未示),之后利用第一层金属层20当作掩膜,用背面曝光的方式将区域100上方的绝缘层50移除,而暴露出含薄膜二极管结构区及像素区的区域100,如图6D-1、图6D-2所示。接着再全面性的形成一第二金属层40于基板00上,如图6E-1、图6E-2所示,并以第二道掩膜定义出薄膜二极管结构区101以及像素区102,并进行蚀刻后,就完成了侧边厚度较厚的薄膜二极管,如图6F-1、图6F-2所示。
实施例4
本例的制备方法与实施例3大致相同,先在基板00上依序形成一透明导电层10、一第一金属层20及一第一绝缘层30,如图7A-1、图7A-2所示。以第一道掩膜定义并蚀刻出含薄膜二极管结构与像素区的区域100,如图7B-1、图7B-2所示,差异在于将绝缘层50改成镀上负型光阻的平坦化层51,如图7C-1、图7C-2所示,并同样用背面曝光的方式将区域100上方光阻移除,而暴露出含薄膜二极管结构区及像素区的区域100,如图7D-1、图7D-2所示,然后再全面性形成一第二金属层40于基板00上,如图7E-1、图7E-2所示。最后,利用第二道掩膜定义出薄膜二极管结构区101以及像素区102,并进行蚀刻后,就完成了数组的工艺,如图7F-1、图7F-2所示。
实施例5
本例的制备方法与实施例3大致相同,先在基板00上依序形成一透明导电层10、一第一金属层20及一第一绝缘层30,如图8A-1、图8A-2所示。以第一道掩膜定义并蚀刻出含薄膜二极管结构与像素区的区域100,如图8B-1、图8B-2所示,差异在于将绝缘层50改成有机材料正型光阻52,如图8C-1、图8C-2所示,接着进行退光阻,除去正型光阻52部分厚度,使有机材料正型光阻52的厚度降至与第一绝缘层30一样高。为避免第一绝缘层30上面会残留有机材料正型光阻52,因此可延长退光阻时间,让整体有机材料正型光阻52的高度略低于第一绝缘层30厚度,如图8D-1、图8D-2所示,在此实施例中,第一绝缘层30的厚度较厚于前述其它实施例,以避免退光阻时过渡侵蚀第一绝缘层30而影薄膜二极管的电性控制。
接着,将有机材料正型光阻52固化后,再接着形成一第二金属层40,如图8E-1、图8E-2所示,并以第二道掩膜定义出薄膜二极管结构区101以及像素区102,并进行蚀刻后,就完成了侧边厚度较厚的薄膜二极管,如图8F-1、图8F-2所示。
利用上述的制备方法,可在仅需二道掩膜的工艺下完成薄膜二极管的结构制作,且将薄膜二极管与选择线重叠的结构,更可增加开口率,同时可增加薄膜二极管的尺寸,以增加驱动电流,加速像素充电时间。
上述实施例仅是为了方便说明而举例而已,本发明所主张的权利范围自应以权利要求所述为准,而非仅限于上述实施例。
Claims (20)
1.一种液晶显示装置的制备方法,其中,该制备方法的步骤包括:
(a)提供一形成有一透明电极层与一第一金属层的基板,其中该透明电极层位于该第一金属层与该基板之间;
(b)以第一道掩膜定义出包含薄膜二极管结构区与像素区的区域;
(c)依序形成一第一绝缘层与一第二金属层于基板上,其中该第一绝缘层位于该第二金属层与所述的第一金属层之间;以及
(d)以第二道掩膜定义出一薄膜二极管结构区与一像素区,并移除该像素区上的所述的第二金属层、所述的第一绝缘层、以及所述的第一金属层,暴露出所述的透明电极层。
2.如权利要求1所述的制备方法,其中所述的步骤(a)中的所述的基板更包括有一第二绝缘层,形成于所述的第一金属层上。
3.如权利要求1所述的制造方法,其中所述的透明电极层为铟锡氧化物或铟锌氧化物。
4.如权利要求1所述的制造方法,其中所述的步骤(b)中更同时定义出一图案化的信号线。
5.如权利要求4所述的制造方法,其中所述的步骤(b)中的所述的薄膜二极管结构区,是重叠于部分所述的图案化的信号线上。
6.如权利要求1所述的制造方法,其中所述的第一金属层与所述的第二金属层分别为一低电阻金属层。
7.如权利要求6所述的制造方法,其中所述的低电阻金属层为钽金属层。
8.如权利要求1所述的制造方法,其中所述的第一绝缘层为SiNx。
9.如权利要求1所述的制造方法,其完成的液晶显示装置的同一像素上,不同的所述的薄膜二极管结构区,是重叠于不同的信号线上。
10.一种液晶显示装置的制备方法,其中,该制备方法的步骤包括:
(a)提供一形成有一透明电极层、一第一金属层、与第一绝缘层的基板,其中该透明电极层位于该第一金属层与该基板之间,且该第一金属层位于该第一绝缘层与该透明电极层之间;
(b)以第一道掩膜定义出包含薄膜二极管结构区与像素区的区域;
(c)全面形成一绝缘层,并暴露出所述的包含薄膜二极管结构区与像素区的区域;
(d)形成一第二金属层于所述的绝缘层与所述的包含薄膜二极管结构区与像素区的区域上;以及
(e)以第二道掩膜定义出一薄膜二极管结构区与一像素区,并移除该像素区上的所述的第二金属层、所述的第一绝缘层、以及所述的第一金属层,使暴露出所述的透明电极层。
11.如权利要求10所述的制备方法,其中所述的步骤(a)中的所述的基板更包括有一第二绝缘层,形成于所述的第一金属层上。
12.如权利要求10所述的制造方法,其中所述的透明电极层为铟锡氧化物或铟锌氧化物。
13.如权利要求10所述的制造方法,其中所述的步骤(b)中更同时定义出一图案化的信号线。
14.如权利要求13所述的制造方法,其中所述的步骤(b)中的所述的薄膜二极管结构区,是重叠于部分所述的图案化的信号线上。
15.如权利要求10所述的制造方法,其中所述的第一金属层与所述的第二金属层分别为一低电阻金属层。
16.如权利要求15所述的制造方法,其中所述的低电阻金属层为钽金属层。
17.如权利要求10所述的制造方法,其中所述的第一绝缘层为SiNx。
18.如权利要求10所述的制造方法,其中所述的步骤(c)中,所述的绝缘层是以背面曝光的方式定义,而暴露出所述的包含薄膜二极管结构区与像素区的区域。
19.如权利要求10所述的制造方法,其中所述的步骤(c)中,所述的绝缘层为氮化硅,二氧化硅,正型光阻或是负型光阻。
20.如权利要求10所述的制造方法,其中,完成的液晶显示装置下基板的同一像素上,不同的所述的薄膜二极管结构区,重叠于不同的信号线上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101645358A CN100426071C (zh) | 2006-12-05 | 2006-12-05 | 液晶显示装置的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101645358A CN100426071C (zh) | 2006-12-05 | 2006-12-05 | 液晶显示装置的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1963621A CN1963621A (zh) | 2007-05-16 |
CN100426071C true CN100426071C (zh) | 2008-10-15 |
Family
ID=38082738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101645358A Active CN100426071C (zh) | 2006-12-05 | 2006-12-05 | 液晶显示装置的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100426071C (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5204764A (en) * | 1990-03-09 | 1993-04-20 | Seiko Instruments, Inc. | Electro-optical device having a first and a second nonlinear resistance element formed on each pixel electrode |
JPH095796A (ja) * | 1995-06-23 | 1997-01-10 | Citizen Watch Co Ltd | 液晶表示装置における薄膜ダイオードの製造方法 |
CN1716057A (zh) * | 2005-08-03 | 2006-01-04 | 广辉电子股份有限公司 | 液晶显示装置基板的制造方法 |
US20060077312A1 (en) * | 2004-10-07 | 2006-04-13 | Quanta Display Inc. | TFD LCD device with high aperture ratio |
-
2006
- 2006-12-05 CN CNB2006101645358A patent/CN100426071C/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5204764A (en) * | 1990-03-09 | 1993-04-20 | Seiko Instruments, Inc. | Electro-optical device having a first and a second nonlinear resistance element formed on each pixel electrode |
JPH095796A (ja) * | 1995-06-23 | 1997-01-10 | Citizen Watch Co Ltd | 液晶表示装置における薄膜ダイオードの製造方法 |
US20060077312A1 (en) * | 2004-10-07 | 2006-04-13 | Quanta Display Inc. | TFD LCD device with high aperture ratio |
CN1716057A (zh) * | 2005-08-03 | 2006-01-04 | 广辉电子股份有限公司 | 液晶显示装置基板的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1963621A (zh) | 2007-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102096259B (zh) | 有源矩阵基板、液晶面板、显示装置、电视接收机 | |
CN103472646B (zh) | 一种阵列基板及其制备方法和显示装置 | |
CN108022948A (zh) | 有机发光显示装置及其制造方法 | |
TW406433B (en) | Semiconductor thin film transistor, its process, semiconductor thin film transistor array substrate and liquid crystal display device using such semiconductor thin film transistor array substrate | |
US7947525B2 (en) | Manufacturing method for a liquid crystal display | |
US20080100766A1 (en) | Tft lcd array substrate and manufacturing method thereof | |
CN107464529A (zh) | 显示基板及其制备方法、显示面板及其驱动方法 | |
CN103941505B (zh) | 一种阵列基板及其制备方法和显示装置 | |
CN106409845A (zh) | 开关元件及其制备方法、阵列基板以及显示装置 | |
TW559685B (en) | Thin film transistor and fabrication method of the same | |
CN101552242A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
US8045081B2 (en) | Liquid crystal display device with photosensor and method of fabricating the same | |
CN101409263B (zh) | 像素结构、显示面板以及光电装置的制造方法 | |
CN108336100A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
CN103424915A (zh) | 用于液晶显示器的阵列基板及其制造方法 | |
CN102117824A (zh) | 有机发光显示设备及其制造方法 | |
CN1963618A (zh) | 液晶显示器装置及其制造方法 | |
CN109166895A (zh) | 一种阵列基板及显示装置 | |
TW200528887A (en) | Pixel structure and fabricating method thereof | |
CN105655405A (zh) | 像素结构、其制作方法与薄膜晶体管 | |
US5830785A (en) | Direct multilevel thin-film transistors production method | |
CN100444391C (zh) | 薄膜晶体管基板及其制造方法 | |
US4810637A (en) | Non-linear control element for a flat electrooptical display screen and a method of fabrication of said control element | |
JP3454340B2 (ja) | 液晶表示装置 | |
CN203480179U (zh) | 一种阵列基板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |