CN100416761C - 验证光掩模的方法 - Google Patents
验证光掩模的方法 Download PDFInfo
- Publication number
- CN100416761C CN100416761C CNB2004100897263A CN200410089726A CN100416761C CN 100416761 C CN100416761 C CN 100416761C CN B2004100897263 A CNB2004100897263 A CN B2004100897263A CN 200410089726 A CN200410089726 A CN 200410089726A CN 100416761 C CN100416761 C CN 100416761C
- Authority
- CN
- China
- Prior art keywords
- coordinate
- photomask
- wafer
- abnormal graph
- optical mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 230000003287 optical effect Effects 0.000 title claims description 40
- 230000002159 abnormal effect Effects 0.000 claims abstract description 93
- 238000007689 inspection Methods 0.000 claims description 7
- 238000012940 design transfer Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 description 12
- 238000012795 verification Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000012467 final product Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000003556 assay Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一种验证光掩模的方法,其先将光掩模图案转移到晶片上,再找出光掩模上的异常图形,并取得其坐标。然后定义涵盖异常图形在内的光掩模区域,并取得此区域的坐标。接着在晶片上任选一曝光区,并取得其中与光掩模区域对应的晶片区域的坐标,再由以上各坐标计算此曝光区中可能有对应于光掩模上异常图形的异常图形的位置。然后,确认此曝光区的上述位置是否有对应于光掩模上异常图形的异常图形。
Description
技术领域
本发明涉及一种验证半导体工艺设备的方法,特别是涉及一种验证光掩模(photomask)的方法。
背景技术
光掩模是半导体工艺中非常重要的设备,原因是一片光掩模将用来生产大量相同的IC产品,如果光掩模上的图案有错误,则以其制作的所有IC产品的图案都会有错误,而可能必须全部报废。
随着半导体工艺的进步,工艺线宽也愈来愈细,此时半导体厂对光掩模的品质把关即更加重要,而这对提供光掩模检查工具(mask inspection tool)的业者而言亦为一项挑战。目前,业界通常使用光掩模检查工具及模拟法(simulation)来检查光掩模上的异常图形。
然而,由于光掩模检查工具为使用电子束或远紫外光(EUV)进行检查的装置,故其售价非常高,而无法使用在半导体厂中。因此,半导体业者只能相信光掩模业者的检验结果,而不得不对光掩模图案的正确性产生疑虑。另一方面,模拟法的缺点则是正确率不够,而可能造成量产时的潜在风险。
发明内容
因此,本发明的目的就是在提供一种验证光掩模的方法,其可使用半导体厂现有的设备来进行,以降低光掩模验证的成本,而令半导体业者可以自行验证光掩模的品质。
本发明的另一目的是提供一种验证光掩模的方法,以增进光掩模验证的准确性,进而降低量产失败的风险。
本发明所提出的一种验证光掩模的方法,先找出光掩模上的异常图形,再验证晶片上是否有对应的异常图形。首先,将此光掩模的图案转移到晶片上,再找出光掩模上的异常图形,并取得其坐标。接着定义涵盖此异常图形在内的光掩模区域,并取得此光掩模区域的坐标,再于晶片上任选一曝光区(shot),然后取得此曝光区中与光掩模区域对应的晶片区域的坐标。接着,依据光掩模上异常图形的坐标、光掩模区域的坐标及晶片区域的坐标,计算此曝光区中可能有对应于光掩模上异常图形的异常图形的位置。之后,确认此曝光区中的上述位置是否有对应于光掩模上异常图形的异常图形。
本发明所提出的另一种验证光掩模的方法,则是先找出晶片上的异常图形,再验证光掩模上是否有对应的异常图形。首先,将光掩模上的图案转移到晶片上,再找出此晶片上多个曝光区的相同位置皆有的异常图形。接着求得此异常图形的坐标,再定义涵盖异常图形在内的晶片区域,并取得此晶片区域的坐标。接着取得光掩模上对应上述晶片区域的光掩模区域的坐标,再依据晶片上异常图形的坐标、晶片区域的坐标以及光掩模区域的坐标,计算光掩模上可能有对应于晶片上异常图形的异常图形的位置。之后,确认光掩模的上述位置是否有对应于晶片上的异常图形的异常图形。
由于本发明以光掩模图形转移所得的晶片图形来辅助光掩模的验证,所以使用一般半导体厂常用的近紫外光光掩模检测机来找出光掩模上的异常图形即可。因此,本发明可以大幅降低光掩模验证的成本,而可普遍适用于半导体厂中。同时,本发明又能确认光掩模上所检测出的异常图形是否确实影响到晶片图案,或是确认晶片上的异常图形是否确实由光掩模所造成者,所以也可增进光掩模验证的准确性。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图作详细说明。
附图说明
图1为本发明第一实施例的光掩模验证方法的流程图。
图2A、2B绘示本发明第一实施例的光掩模验证方法的一个实例。
图3为本发明第二实施例的光掩模验证方法的流程图。
图4A、4B绘示本发明第二实施例的光掩模验证方法的一个实例。
简单符号说明
20、40:晶片
21、41:曝光区
22、44:晶片区域
24、46:晶片区域的左下角端点
26、48:晶片区域的右上角端点
30:晶片上可能有异常图形的位置
42:晶片上的异常图形
200、400:光掩模
202:光掩模上的异常图形
202’:202的X轴映射镜像
204/402:光掩模区域
204’/402’:204/402的X轴映像镜像区域
206/404:光掩模区域204/402的左下角端点
206’/404’:204’/402’的左下角端点
208/406:光掩模区域204/402的右上角端点
208’/406’:204’/402’的右上角端点
210、408:光掩模区域的中心点
410:光掩模上可能有异常图形的位置
410’:410的X轴映像镜像位置
S100~S150、S300~S360:步骤标号
具体实施方式
第一实施例:
图1为本发明第一实施例的光掩模验证方法的流程图,其先找出光掩模上的异常图形,再验证晶片上是否有对应的异常图形。如图1所示,首先将光掩模的图案转移到晶片上(步骤S100),其可使用一般的曝光显影装置来进行。详言之,此步骤可先将光致抗蚀剂层形成在晶片上,再利用曝光装置将光掩模图案投影在晶片上的光致抗蚀剂层上,然后以显影装置除去光致抗蚀剂层中不要的部分。
接着,找出光掩模上的一个异常图形,并求得其坐标(步骤S110),再定义涵盖异常图形在内的矩形光掩模区域,并取得此光掩模区域的二对角端点的坐标(步骤S120)。上述步骤S110与S120可使用一般的光掩模检测机来进行,如常用的KLA-SLF27型光掩模检测机,其检测所用的光波长为364nm,且检测出的图案可显示在显示器上,以使操作者能求得光掩模上异常图形的坐标,并定出矩形光掩模区域且取得其坐标。另外,由于本实施例中所定义的光掩模区域呈矩形,所以其范围可以二对角端点的坐标来表示。
请续参照图1,接着在晶片上任选一曝光区,并取得其中与光掩模区域对应的矩形晶片区域的二对角端点的坐标(步骤S130),此处假设光掩模-晶片图案转移时未产生扭曲,故与矩形光掩模区域对应的晶片区域的形状亦为矩形。然后,由光掩模上的异常图形的坐标、光掩模区域的坐标及晶片区域的坐标,计算此曝光区中可能有对应于光掩模上的异常图形的异常图形的位置(步骤S140),再确认此曝光区中的上述位置是否有对应于光掩模上的异常图形的异常图形(步骤S150)。其中,步骤S130及S150可使用关键尺寸扫描式电子显微镜(CD-SEM)来进行,其扫描出的图案可显示在显示器上,以使操作者能定出与光掩模区域对应的矩形光掩模区域,并取得其坐标以供换算,然后再行确认。
图2A、2B绘示本发明第一实施例的光掩模验证方法的一个实例。此实例所使用的曝光装置会使晶片图案为光掩模图案的X轴映像镜像(即上下颠倒),且所取得的矩形光掩模/晶片区域的坐标为其左下角端点及右上角端点的坐标。
如图2A所示,光掩模200上的异常图形202的坐标为(X4,Y4),且所取得的涵盖异常图形202在内的光掩模区域204的左下角端点206坐标为(X1,Y1),右上角端点208坐标为(X2,Y2)。另如图2B所示,从晶片20上所选取的曝光区21中,对应的晶片区域22的左下角端点24坐标为(A1,B1),右上角端点26坐标为(A2,B2)。利用此5坐标(X4,Y4)、(X1,Y1)、(X2,Y2)、(A1,B1)及(A2,B2),即可计算得到晶片区域22中可能有对应于光掩模200上的异常图形202的异常图形30的位置(A4,B4),其方法例如为下述者,请同时参照图2A及2B。
首先,计算光掩模区域204的中心点210的坐标(X3,Y3),其中X3=(X1+X2)/2,Y3=(Y1+Y2)/2,再求出光掩模区域204的X轴映像镜像区域204’的左下角端点206’的坐标(X5,Y5)及右上角端点208’的坐标(X6,Y6)。进行此步骤是因为本例中光掩模图案与晶片图案上下颠倒,且假设光掩模-晶片图案转移时未产生扭曲。由于矩形的上下颠倒的镜像仍与原矩形重合,所以X5=X1、Y5=Y1、X6=X2且Y6=Y2。接着,计算异常图形202的X轴映像镜像202’的坐标(X7,Y7),其中X7=X4,且Y7=Y4-2(Y4-Y3)。此处之所以求出光掩模区域204的X轴映像镜像区域204’的角端点坐标及异常图形202的X轴映像镜像202’的坐标,乃是因为晶片图案与光掩模图案有上下颠倒的关系。
接着,计算光掩模区域204与晶片区域22的X方向缩放比例MX=(A2--A1)/(X2-X1)及Y方向缩放比例MY=(B2-B1)/(Y2-Y1),然后即可计算得到A4及B4,其中A4=A1+MX(X7-X5),且B4=B1+MY(Y7-Y5)。另外,图中210、206’、208’、202’及30的上标1~4表示其求出的先后顺序。
虽然上述光掩模-晶片曝光区的坐标换算以光掩模区域204的左下角端点206及晶片区域22的左下角端点24为准,但亦可以光掩模区域204/晶片区域22的右上角端点为准,其仅为计算上的问题而已。
第二实施例:
图3为本发明第二实施例的光掩模验证方法的流程图,其先找出晶片上的异常图形,再验证光掩模上是否有对应的异常图形。首先,将光掩模图案转移到晶片上(S300),其步骤可如第一实施例所述者。接着,找出晶片上各曝光区的相同位置皆有的异常图形(S310),此步骤可使用一般的晶片检测机来进行。然后,求出此异常图形的坐标(S320),再定义涵盖异常图形在内的矩形晶片区域,并取得其二对角端点的坐标(S330)。其中,步骤S320与S330可使用关键尺寸扫描式电子显微镜(CD-SEM)来进行。
请续参照图3,接着取得光掩模上对应此晶片区域的矩形光掩模区域的二对角端点的坐标(S340),此处假设光掩模-晶片图案转移时未产生扭曲,故与矩形晶片区域对应的光掩模区域的形状亦为矩形。然后,再由晶片上的异常图形的坐标、晶片区域的坐标以及光掩模区域的坐标,计算光掩模上可能有对应于晶片上异常图形的异常图形的位置(S350)。然后,确认光掩模的上述位置是否有对应于晶片上异常图形的异常图形(S360)。其中,步骤S340与S360可使用一般的光掩模检测机来进行,如前述的KLA-SLF27型光掩模检测机。
图4A、4B绘示本发明第二实施例的光掩模验证方法的一个实例。此实例所使用的曝光装置亦使晶片图案与光掩模图案上下颠倒,且所取得的矩形晶片/光掩模区域的坐标亦为其左下端点及右上端点的坐标。
如图4A所示,晶片40上的异常图形42的坐标为(A4,B4),且在任一曝光区41中,所取得的涵盖异常图形42在内的晶片区域44的左下角端点46坐标为(A1,B1),右上角端点48坐标为(A2,B2)。另如图4B所示,光掩模400上对应于晶片区域44的光掩模区域402的左下角端点404坐标为(X1,Y1),右上角端点406坐标为(X2,Y2)。利用此5坐标(A4,B4)、(A1,B1)、(A2,B2)、(X1,Y1)及(X2,Y2),即可计算得到光掩模区域402中可能有对应于晶片40上的异常图形42的异常图形410的位置(X4,Y4),其方法例如为下述者,请同时参照图4A及4B。
首先,计算光掩模区域402的中心点408的坐标(X3,Y3),其中X3=(X1+X2)/2,Y3=(Y1+Y2)/2,再求出光掩模区域402的X轴映像镜像区域402’的左下角端点404’的坐标(X5,Y5)及右上角端点406’的坐标(X6,Y6)。进行此步骤是因为本例中光掩模图案与晶片图案上下颠倒,且假设光掩模-晶片图案转移时未产生扭曲。由于矩形的上下颠倒的镜像仍与原矩形重合,所以X5=X1、Y5=Y1、X6=X2且Y6=Y2。接着计算光掩模区域402与晶片区域44的X方向缩放比例MX=(A2--A1)/(X2-X1)及Y方向缩放比例MY=(B2-B1)/(Y2-Y1),再计算可能存在于光掩模区域402中的「对应于晶片区域44中异常图形42的」异常图形410的X轴映像镜像410’的坐标(X7,Y7),其中X7=X5+(A4-A1)/MX,且Y7=Y5+(B4-B1)/MY。然后即可计算得到X4及Y4,其中X4=X7,且Y4=2Y3-Y7。此处之所以要先计算异常图形410的X轴映像镜像410’的坐标,乃是因为晶片图案与光掩模图案有上下颠倒的关系,而图中408、404’、406’、410’及410的上标1~4表示其求出的先后顺序。
虽然上述光掩模-晶片曝光区的坐标换算以晶片区域44的左下角端点46及光掩模区域402的左下角端点404为准,但亦可以晶片区域44/光掩模区域402的右上角端点为准,其仅为计算上的问题而已。
再者,虽然上述各实施例中所定义的光掩模区域/晶片区域为矩形区域,但本发明亦可定义其它呈简单几合形状的区域,如圆形、椭圆形等,只要其范围能简单地以少数几个参数定义即可。
综上所述,由于本发明以光掩模图形转移所得的晶片图形来辅助光掩模的验证操作,故使用一般半导体厂常用的近紫外光光掩模检测机(如KLA-SLF27型光掩模检测机)来找出光掩模上的异常图形即可。因此,本发明可以大幅降低光掩模验证的成本,而可适用于半导体厂中。同时,本发明又能确认光掩模上所检测出的异常图形是否确实影响到晶片图案,或是确认晶片上的异常图形是否确实由光掩模所造成,所以也可增进光掩模验证的准确性。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (20)
1. 一种验证光掩模的方法,包括:
a.将该光掩模的图案转移到一晶片上;
b.找出该光掩模上的一异常图形,并求得其坐标;
c.定义涵盖该异常图形在内的一光掩模区域,并取得该光掩模区域的坐标;
d.在该晶片上任选一曝光区,并取得该曝光区中与该光掩模区域对应的一晶片区域的坐标;
e.依据该光掩模上的该异常图形的坐标、该光掩模区域的坐标以及该晶片区域的坐标,计算该曝光区中可能有对应于该光掩模上的该异常图形的一异常图形的位置;以及
f.确认该曝光区中的该位置是否有对应于该光掩模上的该异常图形的一异常图形。
2. 如权利要求1所述的验证光掩模的方法,其中步骤b及c使用一光掩模检测机来进行。
3. 如权利要求1所述的验证光掩模的方法,其中步骤d及f使用一关键尺寸扫描式电子显微镜来进行。
4. 如权利要求1所述的验证光掩模的方法,其中该光掩模区域及对应的该晶片区域皆为一矩形区域。
5. 如权利要求4所述的验证光掩模的方法,其中步骤c所取得的该光掩模区域的坐标为矩形光掩模区域的二对角端点的坐标,且步骤d所取得的该晶片区域的坐标为矩形晶片区域的二对角端点的坐标。
6. 如权利要求5所述的验证光掩模的方法,其中该光掩模上的该异常图形的坐标为(X4,Y4),步骤c取得该光掩模区域的左下角端点坐标(X1,Y1)及右上角端点坐标(X2,Y2),且步骤d取得该晶片区域的左下角端点坐标(A1,B1)及右上角端点坐标(A2,B2),而该晶片区域中可能有对应的异常图形的位置由该5坐标(X4,Y4)、(X1,Y1)、(X2,Y2)、(A1,B1)及(A2,B2)计算而得。
7. 如权利要求6所述的验证光掩模的方法,其中计算该晶片区域中可能有对应的异常图形的位置(A4,B4)的方法包括:
计算该光掩模区域的中心点的坐标(X3,Y3),其中X3=(X1+X2)/2,Y3=(Y1+Y2)/2;
求出该光掩模区域的一X轴映像镜像区域的左下角端点坐标(X5,Y5)及右上角端点坐标(X6,Y6),其中X5=X1、Y5=Y1、X6=X2且Y6=Y2;
计算该光掩模区域中的该异常图形的X轴映像镜像的坐标(X7,Y7),其中X7=X4,且Y7=Y4-2(Y4-Y3);
计算该光掩模区域与该晶片区域的X方向缩放比例MX=(A2-A1)/(X2-X1)及Y方向缩放比例MY=(B2-B1)/(Y2-Y1);以及
计算A4及B4,其中
A4=A1+MX(X7-X5),且B4=B1+MY(Y7-Y5)。
8. 如权利要求7所述的验证光掩模的方法,其中步骤b及c使用一光掩模检测机来进行。
9. 如权利要求7所述的验证光掩模的方法,其中步骤d及f使用一关键尺寸扫描式电子显微镜来进行。
10. 一种验证光掩模的方法,包括:
a.将该光掩模上的图案转移到一晶片上;
b.找出该晶片上多个曝光区的相同位置皆有的一异常图形;
c.求得该异常图形的坐标;
d.定义涵盖该异常图形在内的一晶片区域,并取得该晶片区域的坐标;
e.取得该光掩模上对应该晶片区域的一光掩模区域的坐标;
f.依据该晶片上的该异常图形的坐标、该晶片区域的坐标以及该光掩模区域的坐标,计算该光掩模上可能有对应于该晶片上的该异常图形的一异常图形的位置;以及
g.确认该光掩模的该位置是否有对应于该晶片的该异常图形的一异常图形。
11. 如权利要求10所述的验证光掩模的方法,其中步骤b使用一晶片检测机来进行。
12. 如权利要求10所述的验证光掩模的方法,其中步骤c及d使用一关键尺寸扫描式电子显微镜来进行。
13. 如权利要求10所述的验证光掩模的方法,其中步骤e及g使用一光掩模检测机来进行。
14. 如权利要求10所述的验证光掩模的方法,其中该晶片区域及对应的该光掩模区域皆为一矩形区域。
15. 如权利要求14所述的验证光掩模的方法,
其中步骤d所取得的该晶片区域的坐标为矩形晶片区域的二对角端点的坐标,且步骤e所取得的该光掩模区域的坐标为矩形光掩模区域的二对角端点的坐标。
16. 如权利要求15所述的验证光掩模的方法,其中该晶片上的该异常图形的坐标为(A4,B4),步骤d取得该晶片区域的左下角端点坐标(A1,B1)及右上角端点坐标(A2,B2),且步骤e取得该光掩模区域的左下角端点坐标(X1,Y1)及右上角端点坐标(X2,Y2),而该光掩模区域中可能有对应的异常图形的位置由该5坐标(A4,B4)、(A1,B1)、(A2,B2)、(X1,Y1)及(X2,Y2)计算而得。
17. 如权利要求16所述的验证光掩模的方法,其中计算该光掩模区域中可能有对应的异常图形的位置(X4,Y4)的方法包括:
计算该光掩模区域的中心点的坐标(X3,Y3),其中X3=(X1+X2)/2,Y3=(Y1+Y2)/2;
求出该光掩模区域的一X轴映像镜像区域的左下角端点坐标(X5,Y5)及右上角端点坐标(X6,Y6),其中X5=X1、Y5=Y1、X6=X2且Y6=Y2;
计算该光掩模区域与该晶片区域的X方向缩放比例MX=(A2-A1)/(X2-X1)及Y方向缩放比例MY=(B2-B1)/(Y2-Y1);
计算可能存在于该光掩模区域中的“对应于该晶片上的该异常图形的”异常图形的X轴映像镜像的坐标(X7,Y7),其中X7=X5+(A4-A1)/MX,且Y7=Y5+(B4-B1)/MY;以及
计算X4及Y4,其中
X4=X7,且Y4=2Y3-Y7。
18. 如权利要求17所述的验证光掩模的方法,其中步骤b使用一晶片检测机来进行。
19. 如权利要求17所述的验证光掩模的方法,其中步骤c及d使用一关键尺寸扫描式电子显微镜来进行。
20. 如权利要求17所述的验证光掩模的方法,其中步骤e及g使用一光掩模检测机来进行。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100897263A CN100416761C (zh) | 2004-11-02 | 2004-11-02 | 验证光掩模的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100897263A CN100416761C (zh) | 2004-11-02 | 2004-11-02 | 验证光掩模的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1770394A CN1770394A (zh) | 2006-05-10 |
CN100416761C true CN100416761C (zh) | 2008-09-03 |
Family
ID=36751557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100897263A Expired - Fee Related CN100416761C (zh) | 2004-11-02 | 2004-11-02 | 验证光掩模的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100416761C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102129164B (zh) * | 2010-01-15 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版缺陷的判断方法及判断*** |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10171095A (ja) * | 1996-12-12 | 1998-06-26 | Nec Corp | 露光用マスク及び半導体装置の製造方法 |
JPH10270342A (ja) * | 1997-03-24 | 1998-10-09 | Canon Inc | 半導体製造装置および半導体製造方法 |
CN1298203A (zh) * | 1999-11-29 | 2001-06-06 | 日本电气株式会社 | 掩膜检测装置和掩膜检测方法 |
-
2004
- 2004-11-02 CN CNB2004100897263A patent/CN100416761C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10171095A (ja) * | 1996-12-12 | 1998-06-26 | Nec Corp | 露光用マスク及び半導体装置の製造方法 |
JPH10270342A (ja) * | 1997-03-24 | 1998-10-09 | Canon Inc | 半導体製造装置および半導体製造方法 |
CN1298203A (zh) * | 1999-11-29 | 2001-06-06 | 日本电气株式会社 | 掩膜检测装置和掩膜检测方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1770394A (zh) | 2006-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10495967B2 (en) | Method of mask simulation model for OPC and mask making | |
US9417191B2 (en) | Using reflected and transmission maps to detect reticle degradation | |
JP4174504B2 (ja) | 試料検査装置、試料検査方法及びプログラム | |
JP5591675B2 (ja) | 検査装置および検査方法 | |
US7473502B1 (en) | Imaging tool calibration artifact and method | |
US9390494B2 (en) | Delta die intensity map measurement | |
JP2020510864A (ja) | 2つのフォトマスクを比較することによるフォトマスクの検査 | |
US20170024510A1 (en) | Semiconductor device manufacturing method and mask manufacturing method | |
KR20200015708A (ko) | 측정 방법 및 장치 | |
US20130211736A1 (en) | Time-varying intensity map generation for reticles | |
CN111095115B (zh) | 控制图案化过程的方法、设备制造方法 | |
TW201812474A (zh) | 預測由疊對誤差造成之圖案化缺陷之方法 | |
TW571176B (en) | Manufacturing method of mask and manufacturing method of semiconductor device using the mask | |
US20200278614A1 (en) | Method for controlling a manufacturing apparatus and associated apparatuses | |
JP2006310446A (ja) | 半導体装置の製造方法、および露光装置 | |
JP2008235575A (ja) | パターン測定方法、パターン測定装置およびプログラム | |
JP2013222811A (ja) | Euvマスクブランクス、マスクの製造方法、及びアライメント方法 | |
KR20200028169A (ko) | Opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법 | |
JP2007220471A (ja) | 電子顕微鏡 | |
US10359694B2 (en) | Lithographic mask for EUV lithography | |
TW201940958A (zh) | 加速抗蝕及蝕刻模型校準的即時調整方法 | |
US6319637B1 (en) | Method for forming pattern | |
CN100416761C (zh) | 验证光掩模的方法 | |
US20230074316A1 (en) | Mask process correction methods and methods of fabricating lithographic mask using the same | |
JP5859039B2 (ja) | 検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080903 Termination date: 20091202 |