CN100407107C - 数据传输***及其链路电源状态转换方法 - Google Patents

数据传输***及其链路电源状态转换方法 Download PDF

Info

Publication number
CN100407107C
CN100407107C CN2006100771141A CN200610077114A CN100407107C CN 100407107 C CN100407107 C CN 100407107C CN 2006100771141 A CN2006100771141 A CN 2006100771141A CN 200610077114 A CN200610077114 A CN 200610077114A CN 100407107 C CN100407107 C CN 100407107C
Authority
CN
China
Prior art keywords
power supply
link
package
downstream components
data packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006100771141A
Other languages
English (en)
Other versions
CN1841269A (zh
Inventor
王惟林
毛金良
曾纹郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1841269A publication Critical patent/CN1841269A/zh
Application granted granted Critical
Publication of CN100407107C publication Critical patent/CN100407107C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/10—Current supply arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Information Transfer Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Electrotherapy Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

数据传输***及其链路电源状态转换方法。数据传输***包括上游元件、下游元件及链路。上游元件及下游元件通过链路相互传输。链路于第一链路电源状态而无法传输数据封包。首先，使链路进入第二链路电源状态，以使链路可正常传输封包。接着，上游元件通过链路传输数据封包至下游元件。之后，下游元件接收数据封包后开始计时。接着，下游元件输出数据封包的响应封包至上游元件。最后，下游元件计时结束后，使链路回到第一链路电源状态。

Description

数据传输***及其链路电源状态转换方法
技术领域
本发明是有关于一种电源状态转换方法，且特别是有关于一种PCIExpress的电源状态转换方法。
背景技术
随着时间的巨轮不断向前迈进，在个人计算机原为主流的外设部件互连接口(Peripheral Component Interconnect，PCI)，在未来的处理器与输出/输入元件需要更高的传输频宽，已渐渐超出PCI的范围。业界因此推出新一代的PCI Express，以作为未来各种运算平台的标准区域输入/输出总线。其最大特色为效能的提升，单向传输速率即可达2.5GHz，更可藉扩增通道(lane)增加传输速率，例如使用4信道即可使传输速度提升4倍。
高级配置与电源接口(Advanced Configuration and Power Interface，ACPI)，是定义元件于各个情况下的电源状态，称为元件电源状态(devicepower states，D-states)。而PCI Express更进一步地定义元件间的链路的电源状态，称为链路电源状态(link power states，L-states)。且各个链路电源状态与元件电源状态亦有相对应的关系。
元件电源状态D0(Full-On)表示元件是于正常工作的状态下。元件于元件电源状态D0时，此时元件之间的链路是处于链路电源状态L0、L0s或L1。
元件电源状态D1及D2并未明显地定义出，但概括而言，元件电源状态D2较D0与D1节省电力，但保持较少元件的状态。元件电源状态D1较D2节省电力，但可保持更多元件的状态。元件电源状态D1及D2是对应至链路电源状态L1。
元件电源状态D3(Off)表示关机状态，包括有D3cold与D3hot状态。当元件于D3cold状态时，表示主电源未提供至元件。当元件于D3hot状态时，表示主电源提供至元件。当元件的电源状态是于D3cold状态，若有辅助电源(auxiliary power)提供给元件，则元件之间的链路是对应至链路电源状态L2；若无电源提供给元件，则元件之间的链路是对应至链路电源状态L3。元件电源状态D3hot是对应至链路电源状态L1。
链路电源状态L0是元件之间的链路于正常工作状态的电源状态。链路电源状态L0s是于元件之间的链路传输数据时，若有短暂的数据传输的闲置时段，可进入链路电源状态L0s以减少功率的耗损。
元件之间的链路于链路电源状态L1时，元件是于暂停无工作要求的状态下，而会减低元件之间的链路电力的需求。此时，并无时钟信号的触发，及锁相回路电路(Phase Locked Loop，PLL)亦暂停使用。
链路电源状态L2与L3为关机状态，差别在于链路电源状态L2有辅助电源的存在，而链路电源状态L3无辅助电源。
然而，链路在较省电的链路电源状态，例如为链路电源状态L1时，上游元件为了传输数据至下游元件，链路会回到正常传输的链路电源状态L0以传输上述数据，在传输过程结束后，链路会回到省电的链路电源状态L1。在此过程中，数据的传输错误而易造成链路反复转换电源状态，严重甚至导致***当机。
发明内容
有鉴于此，本发明提供数据传输***及其链路电源状态转换方法，使转换链路电源状态时，可避免数据的传输错误，而造成链路反复转换电源状态，进而造成***当机。
本发明提出一种链路电源状态转换方法，用于上游元件与下游元件之间的链路，上游元件与下游元件是通过链路相互传输数据，链路是于第一链路电源状态而无法传输数据，下游元件是位于非正常工作下的元件电源状态。首先，使链路进入第二链路电源状态，以使链路可正常传输数据。接着，上游元件通过链路传输数据封包至下游元件。之后，下游元件接收数据封包后开始计时。接着，下游元件输出数据封包的响应封包至上游元件。最后，下游元件计时结束后输出电源进入信号至上游元件，使链路回到第一链路电源状态。
本发明还提出一种数据传输***，包括上游元件、下游元件及链路。上游元件与下游元件是通过链路相互传输数据，链路是于第一链路电源状态而无法传输数据。则链路进入第二链路电源状态以正常传输数据，则上游元件通过链路传输数据封包至下游元件。之后，下游元件接收数据封包后开始计时后，下游元件输出数据封包的响应封包至上游元件，下游元件计时结束后输出电源进入信号至上游元件，使链路回到第一链路电源状态。
本发明还提出一种链路数据传输的方法，用于连接上游元件以及下游元件间的链路的数据传输，其中该链路的初始链路电源状态为无法传送该数据封包的链路电源状态，该下游元件为非正常工作下的元件电源状态，该方法包括有：该上游元件发出数据封包；该下游元件收到该数据封包后开始计时一计时时间；该下游元件响应该数据封包，发出响应封包至该上游元件；以及当计时结束，该下游元件发出电源进入封包至该上游元件；其中，该计时时间使得该响应封包早于该电源进入封包传送至该上游元件。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1绘示为依本发明一较佳实施例的数据传输***的方块图。
图2绘示为依本发明一较佳实施例的PCI Express链路电源状态转换方法的流程图。
图3绘示为链路于第一链路电源状态与第二链路电源状态转换时的相关波形图。
[主要元件标号说明]
110：上游元件
120：下游元件
111、121：事务层
112、122：数据链路层
113、123：物理层
具体实施方式
请参照图1，其绘示为依照本发明一较佳实施例的数据传输***的方块图。数据传输***于本实例为PCI Express数据传输***，包括有：上游元件110、下游元件120以及连接上下游元件的链路130。
上游元件110包括：事务层111(Transaction Layer，TL)、数据链路层112(Data Link Layer，DLL)及物理层113(Physical Layer，PHY)。而下游元件120同样也包括：事务层121、数据链路层122及物理层123。
其中上游元件例如为根联合体(Root Complex，RC)，而下游元件例如为***(End Point，EP)。
事务层111及121分别产生数据封包(data packet)至数据链路层112及122，或分别接收数据链路层112及122传输而来的数据封包，同时也管理与元件之间的流量控制(flow control)。而事务层111及121接收或产生的数据封包称为事务层封包(Transaction Layer Packets，TLPs)。
数据链路层112及122分别与物理层113及123以及与事务层111及121之间传输数据封包。
数据链路层112及122接收数据封包后分别提供事务层封包TLP至事务层111及121，或分别接收事务层111及121输出的事务层封包TLP以分别输出数据封包至物理层113及123。而数据链路层112及122在做以上操作时，还可检错以稳定传输数据封包。
数据链路层112与物理层113之间传输的数据封包为数据链路层封包(Data Link Layer Packets，DLLPs)。
物理层113、123负责在元件110与元件120之间的链路(Link)130传送封包。
物理层113自元件120接收封包后，转为数据链路层封包DLLP输至数据链路层112。物理层113亦接收数据链路层112的数据链路层封包DLLP后，通过与元件120的链路130传送封包至元件120。同理，物理层123自元件110接收封包后，转为数据链路层封包DLLP输至数据链路层122。物理层123亦接收数据链路层122的数据链路层封包DLLP后，通过与元件110的链路130传送封包至元件110。
请参照图2，其绘示依照本发明一较佳实施例的PCI Express链路电源状态转换方法的流程图。此方法用于上游元件110与下游元件120之间的链路(Link)130。
本发明提出一种当***在非工作电源状态下时，转换链路电源状态及传输数据的装置与方法。于本实施例中，下游元件120是于非第一元件电源状态(其中第一元件电源状态例如为元件电源状态D0)。假设链路130的初始链路电源状态为第一链路电源状态(例如：L1)下而无法传输数据。
由于在第一链路电源状态L1下，数据封包是无法通过链路130传递的。因此必须先改变链路130的链路电源状态至可以正常传输数据的第二链路电源状态，例如为链路电源状态L0，如步骤21所示。之后，如步骤22所示，上游元件110通过链路130输出数据封包(例如为事务层封包)至下游元件120，其中数据封包为事务层封包，用以改变下游元件120的元件电源状态的命令，或读取下游元件120的元件电源状态的命令。接着，如步骤23所示，下游元件220接收到上述数据封包后开始计时。如步骤24所示，下游元件120对应数据封包，输出响应封包至上游元件110。接着，如步骤25所示，下游元件120计时结束，并输出电源进入封包PM_Enter_L1(例如为数据链路层封包DLLP)至上游元件110。之后，如步骤26所示，上游元件110输出电源要求响应封包PM_Request_Ack。最后，如步骤27所示，下游元件120接收电源要求响应封包PM_Request_Ack后，链路130进入第一链路电源状态(例如L0)。
于步骤23至25，下游元件220计时结束的标准，例如有：立即结束计时、(1CfgW+10周期)、(32QW TLP+1CfgW+10周期)或是(2*32QW TLP+1CfgW+10周期)。
于此CfgW为数据封包传输的时间。
举例而言，CfgW例如为一个事务层封包自上游元件的事务层传输至下游元件的事务层所需时间；10周期表示下游元件处理事务层封包所需的时间；而QW TLP则表示事务层封包TLP的数据长度为多少QW(例如：1QW TLP即表示此TLP的数据长度为1QW，而1QW为8bytes，所以32QW TLP即表示256bytes的TLP)。
计时结束的主要目的是使得响应封包可早于电源进入信号PM_Enter_L1输出至上游元件110，使上游元件110确实得到响应封包后，才接收电源进入信号PM_Enter_L1，而后再进行使链路130回到第一链路电源状态(例如L1)的程序。
请参照图3，其绘示为链路130于第一链路电源状态(例如：L1)与第二链路电源状态(例如：L0)转换时的相关波形图。
假设下游元件120的初始元件电源状态为第一元件电源状态(例如D0)，链路的电源状态为L0，当***闲至一段时间后，下游元件120会于时间点t1时进入了第二元件电源状态(例如：D1)。在进入第二元件电源状态的同时发出PM_Enter_L1的数据封包至上游元件110。于时间点t2时，下游元件220收到PM_Request_Ack的数据封包后，链路130进入链路电源状态L1。
而后，以下的过程即对应至图2的流程图。时间点t2后，下游元件120保持为第二元件电源状态D1，链路130为链路电源状态L1而无法传输数据封包，即如上述图2所述于初始时的各电源状态。
若链路130于链路电源状态L1欲传输数据封包，则必需先转换链路的电源状态到可传输数据封包的链路电源状态L0。数据封包于时间点t3开始传输，当下游元件120接收到数据封包后，开始计时，并经处理后会输出响应封包。而后，下游元件120于时间点t4计时结束，才输出PM_Enter_L1的数据封包。下游元件120自时间点t5接收PM_Request_Ack的数据封包，才会使链路130再回到链路电源状态L1。
本发明上述实施例所揭露的PCI Express数据传输***及其链路电源状态转换方法，可使得在链路自无法传输数据封包的电源状态转换至可传输数据封包的电源状态，再转换回来时，可避免数据的传输错误，而造成链路反复转换电源状态，进而造成***当机。且亦可达到原设计上省电的目的。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用于限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (21)

1.一种链路电源转换的方法，用于连接上游元件以及下游元件间的链路的电源转换，其中该链路的初始链路电源状态为无法传送该数据封包的链路电源状态L1，该下游元件为非正常工作下的元件电源状态，该方法包括有：
使得该链路由该无法传送该数据封包的链路电源状态L1进入可传送该数据封包的链路电源状态L0；
该上游元件发出数据封包；
该下游元件收到该数据封包后开始计时一计时时间；
该下游元件响应该数据封包，发出响应封包至该上游元件；
当计时结束，该下游元件发出电源进入封包至该上游元件；以及
该上游元件响应该电源进入信号，发出电源要求响应封包使得该链路回到该无法传送该数据封包的链路电源状态L1。
2.根据权利要求1所述的链路电源转换方法，其中该数据封包为事务层封包，该电源进入封包以及该电源要求响应封包分别为数据链路层封包。
3.根据权利要求1所述的链路电源转换方法，其中该计时时间至少为一个数据封包传输的时间加上下游元件处理事务层封包所需的时间。
4.根据权利要求1所述的链路电源转换方法，其中该计时时间还包含传送至少256字节事务层封包的时间。
5.根据权利要求1所述的链路电源转换方法，其中该计时时间使得该响应封包早于该电源进入封包传送至该上游元件。
6.根据权利要求1所述的链路电源转换方法，其中该上游元件为根联合体，该下游元件为***。
7.根据权利要求1所述的链路电源转换方法，其中该链路电源转换的方法可用于PCI Express链路中。
8.一种数据传输***，包括有：
上游元件，用以发出数据封包；
下游元件，该下游元件收到该数据封包后开始计时一计时时间，同时该下游元件响应该数据封包发出响应封包至该上游元件；以及
链路，用以连接该上游元件以及该下游元件的数据传输；
其中当计时结束时，该下游元件发出电源进入封包至该上游元件，而该计时时间使得该响应封包早于该电源进入封包传送至该上游元件。
9.根据权利要求8所述的数据传输***，其中该链路的初始电源状态为无法传送该数据封包的链路电源状态L1。
10.根据权利要求9所述的数据传输***，其中当传送该数据封包前，先使得该链路进入可传送该数据封包的链路电源状态L0。
11.根据权利要求10所述的数据传输***，其中该上游元件响应该电源进入封包发出电源要求响应封包至该下游元件，使得该链路回到无法传送该数据封包的链路电源状态L1。
12.根据权利要求8所述的数据传输***，其中该下游元件的初始电源状态为非正常工作元件电源状态。
13.根据权利要求8所述的数据传输***，其中该数据封包用以改变或读取该下游元件的电源状态。
14.根据权利要求8所述的数据传输***，其中该计时时间至少为一个数据封包传输的时间加上下游元件处理事务层封包所需的时间。
15.根据权利要求14所述的数据传输***，其中该计时时间还包含传送至少256字节事务层封包的时间。
16.根据权利要求8所述的数据传输***，其中该数据传输***为PCIExpress传输***。
17.一种链路数据传输的方法，用于连接上游元件以及下游元件间的链路的数据传输，其中该链路的初始链路电源状态为无法传送该数据封包的链路电源状态，该下游元件为非正常工作下的元件电源状态，该方法包括有：
使得该链路进入可传送该数据封包的链路电源状态L0；
该上游元件发出数据封包；
该下游元件收到该数据封包后开始计时一计时时间；
该下游元件响应该数据封包，发出响应封包至该上游元件；以及
当计时结束，该下游元件发出电源进入封包至该上游元件；
其中，该计时时间使得该响应封包早于该电源进入封包传送至该上游元件。
18.根据权利要求17所述的链路数据传输方法，其中该方法还包含：该上游元件响应该电源进入封包发出电源要求响应封包至该下游元件，使得该链路回到无法传送该数据封包的链路电源状态。
19.根据权利要求17所述的链路数据传输方法，其中该计时时间至少为一个数据封包传输的时间加上下游元件处理事务层封包所需的时间。
20.根据权利要求17所述的链路数据传输方法，其中该计时时间还包含传送至少256字节事务层封包的时间。
21.根据权利要求17所述的链路数据传输方法，其中该数据传输方法可用于PCI Express传输***。
CN2006100771141A 2005-05-23 2006-04-27 数据传输***及其链路电源状态转换方法 Active CN100407107C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68331305P 2005-05-23 2005-05-23
US60/683,313 2005-05-23

Publications (2)

Publication Number Publication Date
CN1841269A CN1841269A (zh) 2006-10-04
CN100407107C true CN100407107C (zh) 2008-07-30

Family

ID=36742711

Family Applications (5)

Application Number Title Priority Date Filing Date
CNB2005101254383A Active CN100373297C (zh) 2005-05-23 2005-11-17 数据传输***及其链接电源状态改变方法
CNB200510126728XA Active CN100353285C (zh) 2005-05-23 2005-11-21 周边装置互连高速链接电源状态转换***及其方法
CNB2005101268117A Active CN100373298C (zh) 2005-05-23 2005-11-22 外设部件接口快速数据传输***及链接电源状态转换方法
CNB2006100198696A Active CN100390707C (zh) 2005-05-23 2006-03-01 高速***部件互连接口链接电源状态转换***及其方法
CN2006100771141A Active CN100407107C (zh) 2005-05-23 2006-04-27 数据传输***及其链路电源状态转换方法

Family Applications Before (4)

Application Number Title Priority Date Filing Date
CNB2005101254383A Active CN100373297C (zh) 2005-05-23 2005-11-17 数据传输***及其链接电源状态改变方法
CNB200510126728XA Active CN100353285C (zh) 2005-05-23 2005-11-21 周边装置互连高速链接电源状态转换***及其方法
CNB2005101268117A Active CN100373298C (zh) 2005-05-23 2005-11-22 外设部件接口快速数据传输***及链接电源状态转换方法
CNB2006100198696A Active CN100390707C (zh) 2005-05-23 2006-03-01 高速***部件互连接口链接电源状态转换***及其方法

Country Status (3)

Country Link
US (6) US20060265611A1 (zh)
CN (5) CN100373297C (zh)
TW (5) TWI311705B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10069711B2 (en) * 2006-06-30 2018-09-04 Intel Corporation System and method for link based computing system having automatically adjustable bandwidth and corresponding power consumption
KR100954819B1 (ko) * 2007-01-22 2010-04-28 이노베이티브 소닉 리미티드 무선통신시스템에서 다중입력다중출력（ｍｉｍｏ）프로세스를 개선하는 방법 및 장치
KR20080074754A (ko) * 2007-02-08 2008-08-13 이노베이티브 소닉 리미티드 무선통신시스템에서 멀티인풋 멀티아웃풋 기능을 중지하는방법 및 장치
CN101123511B (zh) * 2007-09-21 2010-06-02 杭州华三通信技术有限公司 一种pci快速总线***及其能量管理方法
US9146892B2 (en) * 2007-10-11 2015-09-29 Broadcom Corporation Method and system for improving PCI-E L1 ASPM exit latency
KR101464741B1 (ko) * 2007-12-12 2014-11-24 엘지전자 주식회사 전원관리 제어 장치 및 방법
JP5096905B2 (ja) * 2007-12-20 2012-12-12 株式会社日立製作所 サーバ装置及びそのリンク回復処理方法
US8006014B2 (en) * 2008-08-14 2011-08-23 Via Technologies, Inc. PCI-Express data link transmitter employing a plurality of dynamically selectable data transmission priority rules
US8806258B2 (en) * 2008-09-30 2014-08-12 Intel Corporation Platform communication protocol
US9294219B2 (en) * 2008-09-30 2016-03-22 Qualcomm Incorporated Techniques for supporting relay operation in wireless communication systems
US9203564B2 (en) * 2008-10-20 2015-12-01 Qualcomm Incorporated Data transmission via a relay station in a wireless communication system
JP5272704B2 (ja) * 2008-12-17 2013-08-28 富士ゼロックス株式会社 情報伝送システム、情報送信装置及び情報受信装置
US8601296B2 (en) * 2008-12-31 2013-12-03 Intel Corporation Downstream device service latency reporting for power management
CN101526846B (zh) * 2009-04-29 2011-12-07 成都市华为赛门铁克科技有限公司 Pcie***及其控制方法
US8831666B2 (en) 2009-06-30 2014-09-09 Intel Corporation Link power savings with state retention
US8312187B2 (en) * 2009-09-18 2012-11-13 Oracle America, Inc. Input/output device including a mechanism for transaction layer packet processing in multiple processor systems
CN102075342A (zh) * 2009-11-23 2011-05-25 智微科技股份有限公司 网络装置及其控制方法
CN102082671A (zh) * 2009-11-30 2011-06-01 智微科技股份有限公司 网络装置及其控制方法
US20110145655A1 (en) * 2009-12-11 2011-06-16 Mike Erickson Input/output hub to input/output device communication
US8407504B2 (en) * 2010-06-30 2013-03-26 Intel Corporation Systems and methods for implementing reduced power states
US9767056B2 (en) 2011-07-06 2017-09-19 Telefonaktiebolaget Lm Ericsson (Publ) Method for controlling transaction exchanges between two integrated circuits
WO2012106934A1 (zh) 2011-07-27 2012-08-16 华为技术有限公司 Pci快速通道设备、链路能量管理方法及***
CN102662458B (zh) * 2012-04-18 2015-07-08 华为技术有限公司 一种pcie设备动态节能方法、装置及其通信***
WO2013162512A1 (en) * 2012-04-24 2013-10-31 Intel Corporation Adaptive low-power link-state entry policy for active interconnect link power management
US9117036B2 (en) * 2012-09-26 2015-08-25 Ati Technologies Ulc Fast exit from low-power state for bus protocol compatible device
CN103076868B (zh) 2013-01-06 2015-08-26 威盛电子股份有限公司 电源管理方法及应用该方法的电子***
US10216814B2 (en) 2013-05-17 2019-02-26 Oracle International Corporation Supporting combination of flow based ETL and entity relationship based ETL
US9507838B2 (en) * 2013-05-17 2016-11-29 Oracle International Corporation Use of projector and selector component types for ETL map design
GB201309336D0 (en) 2013-05-23 2013-07-10 Protia As Proton conducing ceramic membrage
USRE49652E1 (en) 2013-12-16 2023-09-12 Qualcomm Incorporated Power saving techniques in computing devices
US9535490B2 (en) 2013-12-16 2017-01-03 Qualcomm Incorporated Power saving techniques in computing devices
KR102149679B1 (ko) 2014-02-13 2020-08-31 삼성전자주식회사 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템
US9880601B2 (en) 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
KR20180049340A (ko) 2016-10-31 2018-05-11 삼성전자주식회사 스토리지 장치 및 그것의 링크 상태 제어 방법
US11054887B2 (en) * 2017-12-28 2021-07-06 Advanced Micro Devices, Inc. System-wide low power management
US20190250930A1 (en) * 2018-02-12 2019-08-15 Western Digital Technologies, Inc. Method and apparatus for configuring a serial data link
CN108924008A (zh) * 2018-07-10 2018-11-30 郑州云海信息技术有限公司 一种双控制器数据通信方法、装置、设备及可读存储介质
US11435813B2 (en) 2018-08-29 2022-09-06 Advanced Micro Devices, Inc. Neural network power management in a multi-GPU system
US10855600B2 (en) * 2018-11-13 2020-12-01 Intel Corporation System, apparatus and method for traffic shaping of data communication via an interconnect
US11073894B2 (en) * 2019-05-24 2021-07-27 Qualcomm Incorporated System power management for peripheral component interconnect express (PCIE)-based devices
US11836101B2 (en) * 2019-11-27 2023-12-05 Intel Corporation Partial link width states for bidirectional multilane links
TWI751501B (zh) * 2020-02-25 2022-01-01 宏碁股份有限公司 鏈路狀態轉換的控制設定方法及使用此方法的電子裝置
US20220066531A1 (en) * 2020-08-27 2022-03-03 Realtek Semiconductor Corp. Docking station for power management
US11763040B2 (en) * 2021-04-07 2023-09-19 Western Digital Technologies, Inc. Enhanced D3-cold and faster recovery

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577213A (zh) * 2003-07-21 2005-02-09 矽统科技股份有限公司 在计算机***中使用***组件互连电源管理机制的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2177241B (en) * 1985-07-05 1989-07-19 Motorola Inc Watchdog timer
US4872110A (en) * 1987-09-03 1989-10-03 Bull Hn Information Systems Inc. Storage of input/output command timeout and acknowledge responses
US5410711A (en) * 1991-02-14 1995-04-25 Dell Usa, L.P. Portable computer with BIOS-independent power management
ATE176063T1 (de) * 1994-04-06 1999-02-15 Advanced Micro Devices Inc Parallelschlussschnittstellenschaltkreise in rechnersystemen
US5974558A (en) * 1994-09-02 1999-10-26 Packard Bell Nec Resume on pen contact
US5740454A (en) * 1995-12-20 1998-04-14 Compaq Computer Corporation Circuit for setting computer system bus signals to predetermined states in low power mode
GB2326065B (en) * 1997-06-05 2002-05-29 Mentor Graphics Corp A scalable processor independent on-chip bus
US6131167A (en) * 1997-12-31 2000-10-10 Intel Corporation Method and apparatus to reduce power consumption on a bus
US6076128A (en) * 1998-01-28 2000-06-13 International Business Machines Corp. Data transfer method between buses, bridge devices for interconnecting buses, and data processing system including multiple buses
GB2369717B (en) * 1999-08-25 2003-10-15 Seagate Technology Llc Intelligent power management of disc drives
US6694390B1 (en) * 2000-09-11 2004-02-17 Intel Corporation Managing bus transaction dependencies
US7287096B2 (en) * 2001-05-19 2007-10-23 Texas Instruments Incorporated Method for robust, flexible reconfiguration of transceive parameters for communication systems
US20030123486A1 (en) * 2001-12-31 2003-07-03 Globespanvirata Incorporated System and method for utilizing power management functionality between DSL peers
US7047428B2 (en) * 2002-01-03 2006-05-16 Broadcom Corporation Method and apparatus for performing wake on LAN power management
US6959395B2 (en) * 2002-06-26 2005-10-25 Broadcom Corporation Method and apparatus for the conditional enablement of PCI power management
US7137018B2 (en) * 2002-12-31 2006-11-14 Intel Corporation Active state link power management
US7350087B2 (en) * 2003-03-31 2008-03-25 Intel Corporation System and method of message-based power management
US7188263B1 (en) * 2003-05-07 2007-03-06 Nvidia Corporation Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one
US7010711B2 (en) * 2003-06-25 2006-03-07 Lsi Logic Corporation Method and apparatus of automatic power management control for native command queuing Serial ATA device
US20050097378A1 (en) * 2003-07-29 2005-05-05 Hwang Andrew S. Method and system for power management in a gigabit Ethernet chip
TWI307008B (en) * 2003-08-14 2009-03-01 Via Tech Inc Computer system with power management and the method thereof
CN1246751C (zh) * 2003-09-09 2006-03-22 威盛电子股份有限公司 具有电源管理的计算机***及其方法
US7320080B2 (en) * 2003-10-15 2008-01-15 Intel Corporation Power management over switching fabrics
US7337338B2 (en) * 2004-01-16 2008-02-26 Dell Products L.P. Information handling system capable of operation in reduced power states
CN100527725C (zh) * 2004-03-05 2009-08-12 威盛电子股份有限公司 调整网络接口的电源消耗的方法
US7383457B1 (en) * 2005-03-23 2008-06-03 Apple Inc. Adaptive power-reduction mode
US7469366B1 (en) * 2005-12-13 2008-12-23 Nvidia Corporation Measurement of health statistics for a high-speed interface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577213A (zh) * 2003-07-21 2005-02-09 矽统科技股份有限公司 在计算机***中使用***组件互连电源管理机制的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PCI EXPRESS BASE SPECIFICATION REV1.0a. PCI-SIG.. 2003
PCI EXPRESS BASE SPECIFICATION REV1.0a. PCI-SIG.. 2003 *

Also Published As

Publication number Publication date
CN1841269A (zh) 2006-10-04
CN1763694A (zh) 2006-04-26
TWI325536B (en) 2010-06-01
US20060265611A1 (en) 2006-11-23
US20060271649A1 (en) 2006-11-30
US7721031B2 (en) 2010-05-18
CN1763696A (zh) 2006-04-26
US20100115311A1 (en) 2010-05-06
TW200641623A (en) 2006-12-01
CN100373297C (zh) 2008-03-05
TW200641620A (en) 2006-12-01
CN1766799A (zh) 2006-05-03
CN1811664A (zh) 2006-08-02
TW200641617A (en) 2006-12-01
CN100373298C (zh) 2008-03-05
TWI308695B (en) 2009-04-11
TW200641595A (en) 2006-12-01
US7647517B2 (en) 2010-01-12
US20060271651A1 (en) 2006-11-30
CN100353285C (zh) 2007-12-05
TW200641596A (en) 2006-12-01
US20060262839A1 (en) 2006-11-23
TWI295769B (en) 2008-04-11
US20060265612A1 (en) 2006-11-23
TWI311705B (en) 2009-07-01
CN100390707C (zh) 2008-05-28
US7849340B2 (en) 2010-12-07
US7607029B2 (en) 2009-10-20
TWI298839B (en) 2008-07-11

Similar Documents

Publication Publication Date Title
CN100407107C (zh) 数据传输***及其链路电源状态转换方法
US7089434B2 (en) Wireless signal receiving device with prompt wake-up function
CN102521187B (zh) 一种i2c总线通信死锁解决方法
CN104809094B (zh) Spi控制器及其通信方法
CN106487372A (zh) 包括单线接口的装置和具有该装置的数据处理***
US5210858A (en) Clock division chip for computer system which interfaces a slower cache memory controller to be used with a faster processor
JP3552213B2 (ja) Ｓｄメモリカードホストコントローラ及びクロック制御方法
CN101183347A (zh) 一种自适应速率匹配总线的桥接电路
US20020178310A1 (en) USB transmission control circuit
CN104951413A (zh) 低功率通信装置及其关联的方法
US7093039B2 (en) Communication terminal increasing effective data rate on asynchronous transmission and a data transmission method therefor
CN107436856B (zh) 具有直接控制的通信装置及相关方法
CN201035573Y (zh) 一种闪存微控制器
CN100409207C (zh) 可快速唤醒的无线信号接收装置及其方法
WO2022262819A1 (zh) 边缘计算模组及其功耗控制方法
US6946886B2 (en) Clock-synchronized serial communication device and semiconductor integrated circuit device
US5664213A (en) Input/output (I/O) holdoff mechanism for use in a system where I/O device inputs are fed through a latency introducing bus
CN111624915A (zh) 一种上位机通过串口唤醒微控制器的方法
CN115563036A (zh) 一种采用三个spi代替ssi多从机的通信设备
JP2003016026A (ja) シリアル通信回路
Schlegel et al. FHG USB OTGDRD
CN101419567A (zh) 一种输出数据卡调试信息的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant