CN100386876C - 多层基板堆叠封装结构 - Google Patents

多层基板堆叠封装结构 Download PDF

Info

Publication number
CN100386876C
CN100386876C CNB2004100309223A CN200410030922A CN100386876C CN 100386876 C CN100386876 C CN 100386876C CN B2004100309223 A CNB2004100309223 A CN B2004100309223A CN 200410030922 A CN200410030922 A CN 200410030922A CN 100386876 C CN100386876 C CN 100386876C
Authority
CN
China
Prior art keywords
substrate
base plate
package structure
assembly
plate stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100309223A
Other languages
English (en)
Other versions
CN1674276A (zh
Inventor
陈大容
杨东益
刘春条
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qiankun Science and Technology Co Ltd
Original Assignee
Qiankun Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qiankun Science and Technology Co Ltd filed Critical Qiankun Science and Technology Co Ltd
Priority to CNB2004100309223A priority Critical patent/CN100386876C/zh
Publication of CN1674276A publication Critical patent/CN1674276A/zh
Application granted granted Critical
Publication of CN100386876C publication Critical patent/CN100386876C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

本发明公开了一种多层基板堆叠封装结构，采用至少两层相互重叠的基板来构成三维线路结构，且在这两层基板上分别配置多个组件，并在这两层基板之间配置有一或多个导电柱，并利用导线架来连接这些基板或组件，同时具有多个引脚。这些导电柱可作为相邻两层基板的电性连接，故可缩短封装结构的讯号传输路径，因而提升封装结构的讯号传输的品质。此外，更利用这些导电柱来增加封装结构的机械强度，借以降低封装结构于受热时所发生翘曲的程度，进而延伸封装结构的使用寿命。

Description

多层基板堆叠封装结构
技术领域
本发明涉及一种封装结构，且特别涉及一种多层基板堆叠封装结构。
背景技术
现今各类电子产品的共同趋势不外乎轻薄短小，如何在有限的空间内塞进最多的组件或线路，这是目前电子产品设计者最想要达到的目标。基于这种想法，二维空间的电路及组件设计显然无法满足高组件及线路密度的设计需求，使得三维空间的电路及组件设计成为提高组件及线路的密度的解决方法。
请参考图1，是公知技术的一种电源模块(power module)的封装结构(package)的剖面图。在封装结构102中，电源模块的电源组件(power element)110a、控制组件(control element)110b及其它组件(未绘示)等分别配置至一导线架(lead-frame)120的多个芯片座(chip pad)122上，并利用打线接合(Wire Bonding)的方式，即经由多条导线(wire)130，将这些组件110分别电性连接至导线架120。接着，将导线架120及这些组件110定位于一散热板140的上方，之后再以封胶(molding compound)150来密封这些组件110、局部的导线架120、这些导线130及局部的散热板140。最后，这些组件110可分别经由导线架120的引脚(lead)124来与外界作电性连接。
值得注意的是，由于导线架120的引脚124必须具有足够的结构强度，所以导线架120的厚度必须大于某一特定值，但这将导致导线架120所形成的线路的密度无法进一步地提高。因此，为了提高电源模块的封装结构102的线路密度，公知技术是利用一具有表面线路及高散热性的基板160(如图2所示)，来取代上述的导线架120的芯片座122与其线路部分及散热板140。
请参考图2，是公知技术的另一种电源模块的封装结构的剖面图。相较于图1的以导线架120来形成线路，图2是以基板160来同时提供线路及散热功能予这些组件110。类似于图1的封装结构102，在图2的封装结构104中，电源模块的电源组件110a、控制组件110b及其它组件110c均配置于基板160上，并利用打线接合的方式，即经由多条导线130，来电性连接这些组件110、导线架120及基板160的表面线路。接着，再以封胶150来密封这些组件110、局部的导线架120、这些导线130及局部的基板160。最后，这些组件110可分别经由导线架120的引脚124来与外界作电性连接。
基于上述，由于电源模块的控制组件经常与其电源组件设计于同一封装结构中，如此将造成电源模块的电路设计越来越复杂。然而，无论是利用导线架所形成的线路来搭配散热板，或是直接利用具有表面线路及高散热性的基板，公知的电源模块的封装结构均是将其线路及组件设计于单一平面上，这将会使线路的密度受到很大的限制。此外，由于封装结构的面积的大小正相关于封装结构的翘曲(warpage)的程度，所以当电源模块的线路及组件均设计于单一平面上时，电源模块的过于复杂的线路将会导致封装面积增加，因而造成封装结构很容易因彼此膨胀系数(CTE；Coefficient of Thermal Expansion)不同，因受热而发生翘曲。另外，电源模块这些组件与导线架或基板的线路间的电性连接均依靠这些导线，这将会影响到某些需要较大电流讯号传输。
发明内容
本发明的目的在于提供一种多层基板堆叠封装结构，用以提高封装结构的机械强度，以及提高封装结构的电性效能。
依照本发明的目的，本发明提出一种多层基板堆叠封装结构，其包括：一第一基板，具有一表面；至少一第一组件，连接至第一基板的该表面；至少一导电柱，其一端连接至第一基板的表面；一第二基板，具有一正面及对应的一背面，而第二基板的背面连接至导电柱的另一端，且第二基板与第一基板分别位于不同的二平面；至少一第二组件，连接至第二基板的正面或背面；一导线架，具有至少一引脚、至少一沉降部分及至少一抬升部分，而沉降部分连接至该第一基板，且抬升部分连接至第二基板；以及一封胶，包覆局部的第一基板、第一组件、导电柱、局部的第二基板及导线架的沉降部分与抬升部分。
基于上述，本发明采用至少两层相互重叠的基板来构成三维线路结构，并在这两层基板之间配置有多个导电柱，且利用这些导电柱来电性连接相邻两层基板，故可缩短讯号传输路径，因而提升封装结构的讯号传输品质。此外，本发明更利用这些导电柱来增加封装结构的机械强度，借以降低封装结构于受热时所发生翘曲的程度，进而延伸封装结构的使用寿命。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明。
附图说明
图1是公知技术的一种电源模块封装结构的剖面图；
图2是公知技术的另一种电源模块封装结构的剖面图；
图3是本发明的较佳实施例的一种多层基板堆叠封装结构的剖面图；
图4是本发明的较佳实施例的另一种多层基板堆叠封装结构的剖面图。
102：封装结构
104：封装结构
110(a)：(电源)组件
110(b)：(控制)组件
110(c)：(其它)组件
120：导线架
122：芯片座
124：引脚
130：导线
140：散热板
150：封胶
160：基板
202：封装结构
204：封装结构
212：第一组件
214：第二组件
222：第一基板
222a：表面
224：第二基板
224a：正面
224b：背面
230：导电柱
240：导线架
242：引脚
244：沉降部分
246：抬升部分
250：封胶
D：沿面距离
具体实施方式
请参照图3，是本发明的较佳实施例的一种多层基板堆叠封装结构的剖面图。封装结构202可包括多个第一组件212、多个第二组件214、一第一基板222、一第二基板224、多个导电柱(仅绘示其一)230、一导线架240及一封胶250。
这些第一组件212例如为电源组件或运作时会产生高热的组件，其配置于第一基板222的表面222a，并可利用打线接合等方式，将这些第一组件212电性连接至第一基板222的表面222a。此外，第一组件212亦可以表面黏着技术(Surface Mount Technology，SMT)的方式，连接至第一基板222，其中表面黏着技术包括倒装接合(flipchip bonding)。另外，这些第二组件214例如为控制组件或无源组件，并可利用表面黏着技术(SMT)的方式，将这些第二组件214连接至第二基板224的正面224a(或背面224b)。
第一基板222的表面222a具有一线路层。第一基板222可为印刷线路基板(PWB)、陶瓷基板(ceramic substrate)、覆铜陶瓷基板(Direct Copper Bonding substrate，DCB substrate)、覆铝陶瓷基板(Direct Aluminum Bonding substrate，DAB substrate)或绝缘金属基板(Insulated Metal Substrate，IMS)，其中绝缘金属基板(IMS)包括一金属底层、一绝缘层及一线路层，而绝缘层位于金属底层及线路层之间，用以电性隔绝金属底层及线路层。此外，相对于第一基板222的单面线路，第二基板224具有至少二相互电性连接的线路层，其分别位于第二基板224的正面224a及背面224b。另外，第二基板224亦可为印刷线路基板(PWB)、陶瓷基板(ceramic substrate)、覆铜陶瓷基板(DCB substrate)、覆铝陶瓷基板(DAB substrate)或绝缘金属基板(IMS)。
这些导电柱230的底端可利用焊接的方式，而电性及机械性地连接至第一基板222的表面222a。并且，这些导电柱230的顶端亦可利用焊接的方式，而电性及机械性地连接至第二基板224的背面224b。因此，受到这些导电柱230的间隔，第一基板222及第二基板224将分别位于不同的二大致相互平行的平面。值得注意的是，这些导电柱230的材质可包括金属，用以提供导电功能，以及提升封装结构202的结构强度，使得第一基板222与第二基板224之间能够经由这些导电柱230而相互电性连接。讯号则可直接地经由这些导电柱230而传递于第一基板222与第二基板224之间。
导线架240具有多个引脚242、多个沉降部分(down-set portion)244及多个抬升部分(up-set portion)246，其中沉降部分244可以焊接的方式连接至第一基板222，而抬升部分246则可延伸至第二基板224的背面224b，并可以焊接的方式连接至第二基板224的背面224b。值得注意的是，由于导线架240的抬升部分246向内延伸至第二基板224的背面224b，使得第二基板224的面积将可大致相等或小于第一基板222的面积，用以缩小封装结构202的面积。此外，这些引脚242则分别连接于(或延伸自)沉降部分244或抬升部分246。
封胶250则包覆这些第一组件212、局部的第一基板222、局部的第二基板224、这些导电柱230及导线架240的沉降部分244与抬升部分246。在形成封胶250之前或之后，可额外地将一散热器(未绘示)连接至第一基板222的预定暴露或已暴露的表面，用以提升封装结构202的散热效能。
值得注意的是，在形成封胶250时，可同时暴露出导电柱230的顶端及这些抬升部分246的与第二基板224相连接的接点，接着再将第二基板224的背面224b上的多个接点分别焊接至导电柱230的顶端及这些抬升部分246的与第二基板224相连接的接点。这样的作法将可预先对这些第二组件214及第二基板224进行电性测试，用以增加工艺合格率。
除此之外，当封胶250并未完全包覆第二基板224的正面224a时，如图3所示，封胶250必须完全填满第二基板224及抬升部分246之间的空间，用以增加沿面距离(creeping distance)D，来防止高压电弧放电(high voltage arc discharge)的现象发生于引脚242及第二基板224之间。
请参考图4，是本发明的较佳实施例的另一种多层基板堆叠封装结构的剖面图。相对于图3的封胶250暴露出这些第二组件214及第二基板224的正面224a，图4的封胶250则完全包覆这些第二组件214。值得注意的是，当一第二组件214以打线接合的方式连接至第二基板224时，封胶250将会包覆连接于第二组件214及第二基板224之间的导线。
值得注意的是，在本发明的实施例中，本发明仅以堆叠两层基板为例，但是本发明亦可堆叠三层或三层以上的基板，且至少在相邻两层的基板间存在一或多个导电柱。此外，当本发明包括堆叠三层或三层以上的基板时，除可利用单一导线架的额外增加的抬升部分来电性连接额外增加的基板以外，本发明亦可利用多个导线架的沉降部分或抬升部分来电性连接这些基板。另外，本发明除可应用于电源模块的封装结构以外，亦可适用于其它高功率电路模块的封装结构。
综上所述，本发明的多层基板堆叠封装结构具有下列优点：
(一)本发明采用至少两层相互重叠的基板来构成三维线路结构，并在这两层基板之间配置有多个导电柱，且利用这些导电柱来电性连接多层基板，故可缩短讯号传输路径，因而提升封装结构的讯号传输的品质，进而提升封装结构的电性效能。
(二)本发明是将多个导电柱配置在相邻两层基板之间，并利用这些导电柱来增加封装结构的机械强度，借以降低封装结构于受热时所发生翘曲的程度，进而延伸封装结构的使用寿命。
(三)本发明特别在导线架上额外地形成一或多个抬升部分，其延伸至上层基板的表面(例如背面)，并焊接至上层基板，使得上层基板的面积可以大致相等或小于下层基板的面积，如此将可缩小封装结构的横向面积。
虽然本发明已以较佳实施例公开如上，但其并非用以限定本发明，任何熟悉该技术者，在不脱离本发明的精神和范围内，所作些许更动与润饰，均属于本发明的保护范围。

Claims (14)

1.一种多层基板堆叠封装结构，其特征在于：包括：
一第一基板，具有一表面；
至少一第一组件，连接至该第一基板的该表面；
至少一导电柱，其一端连接至该第一基板的该表面；
一第二基板，具有一正面及对应的一背面，而该第二基板的该背面连接至该导电柱的另一端，且该第二基板与该第一基板分别位于不同的二平面；
至少一第二组件，连接至该第二基板的该正面及该背面其中的至少之一；
一导线架，具有至少一引脚、至少一沉降部分及至少一抬升部分，而该沉降部分连接至该第一基板，且该抬升部分连接至该第二基板；
一封胶，包覆局部的该第一基板、该第一组件、该导电柱、局部的该第二基板及该导线架的该沉降部分与该抬升部分。
2.根据权利要求1所述的多层基板堆叠封装结构，其特征在于：该第一基板为印刷线路基板(PWB)、陶瓷基板(ceramic substrate)、覆铜陶瓷基板(DCB substrate)、覆铝陶瓷基板(DAB substrate)及绝缘金属基板(IMS)其中之一。
3.根据权利要求1所述的多层基板堆叠封装结构，其特征在于：该第一组件为电源组件。
4.根据权利要求1所述的多层基板堆叠封装结构，其特征在于：该第一组件以打线接合及表面黏着技术其中之一来连接至该第一基板的该表面。
5.根据权利要求1所述的多层基板堆叠封装结构，其特征在于：该导电柱的两端以焊接的方式分别连接至该第一基板及该第二基板。
6.根据权利要求1所述的多层基板堆叠封装结构，其特征在于：该导电柱的材质包括金属。
7.根据权利要求1所述的多层基板堆叠封装结构，其特征在于：该第二基板的面积小于该第一基板的面积。
8.根据权利要求1所述的多层基板堆叠封装结构，其特征在于：该第二基板为印刷线路基板(PWB)、陶瓷基板(ceramic substrate)、覆铜陶瓷基板(DCB substrate)、覆铝陶瓷基板(DAB substrate)及绝缘金属基板(IMS)其中之一。
9.根据权利要求1所述的多层基板堆叠封装结构，其特征在于：该导线架的该引脚连接于该沉降部分及该抬升部分其中之一。
10.根据权利要求1所述的多层基板堆叠封装结构，其特征在于：该导线架的该抬升部分更延伸至该第二基板的该背面，并以焊接的方式连接至该第二基板的该背面。
11.根据权利要求1所述的多层基板堆叠封装结构，其特征在于：该第二组件为控制组件及无源组件其中之一。
12.根据权利要求1所述的多层基板堆叠封装结构，其特征在于：该第二组件以打线接合及表面黏着技术其中之一来连接至该第二基板的该正面。
13.根据权利要求1所述的多层基板堆叠封装结构，其特征在于：当该第二组件连接至该第二基板的该背面时，该封胶更包覆该第二组件。
14.根据权利要求1所述的多层基板堆叠封装结构，其特征在于：当该第二组件连接至该第二基板的该正面时，该封胶更包覆该第二组件。
CNB2004100309223A 2004-03-26 2004-03-26 多层基板堆叠封装结构 Expired - Fee Related CN100386876C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100309223A CN100386876C (zh) 2004-03-26 2004-03-26 多层基板堆叠封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100309223A CN100386876C (zh) 2004-03-26 2004-03-26 多层基板堆叠封装结构

Publications (2)

Publication Number Publication Date
CN1674276A CN1674276A (zh) 2005-09-28
CN100386876C true CN100386876C (zh) 2008-05-07

Family

ID=35046665

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100309223A Expired - Fee Related CN100386876C (zh) 2004-03-26 2004-03-26 多层基板堆叠封装结构

Country Status (1)

Country Link
CN (1) CN100386876C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI320594B (en) 2006-05-04 2010-02-11 Cyntec Co Ltd Package structure
CN100505244C (zh) * 2006-05-12 2009-06-24 乾坤科技股份有限公司 封装结构
CN102412702B (zh) * 2008-01-07 2014-10-22 台达电子工业股份有限公司 负载点组件
US10111333B2 (en) 2010-03-16 2018-10-23 Intersil Americas Inc. Molded power-supply module with bridge inductor over other components
CN102344109A (zh) * 2010-08-02 2012-02-08 日月光半导体制造股份有限公司 封装结构及其制造方法
US9723766B2 (en) * 2010-09-10 2017-08-01 Intersil Americas LLC Power supply module with electromagnetic-interference (EMI) shielding, cooling, or both shielding and cooling, along two or more sides
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
TWI419270B (zh) * 2011-03-24 2013-12-11 Chipmos Technologies Inc 封裝堆疊結構
US20130271251A1 (en) * 2012-04-12 2013-10-17 Cyntec Co., Ltd. Substrate-Less Electronic Component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144571A (en) * 1999-02-22 2000-11-07 Hitachi, Ltd. Semiconductor module, power converter using the same and manufacturing method thereof
US6313598B1 (en) * 1998-09-11 2001-11-06 Hitachi, Ltd. Power semiconductor module and motor drive system
US6574107B2 (en) * 2000-11-10 2003-06-03 Fairchild Korea Semiconductor Ltd. Stacked intelligent power module package
CN1430251A (zh) * 2001-12-29 2003-07-16 海力士半导体有限公司 层叠芯片封装件的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313598B1 (en) * 1998-09-11 2001-11-06 Hitachi, Ltd. Power semiconductor module and motor drive system
US6144571A (en) * 1999-02-22 2000-11-07 Hitachi, Ltd. Semiconductor module, power converter using the same and manufacturing method thereof
US6574107B2 (en) * 2000-11-10 2003-06-03 Fairchild Korea Semiconductor Ltd. Stacked intelligent power module package
CN1430251A (zh) * 2001-12-29 2003-07-16 海力士半导体有限公司 层叠芯片封装件的制造方法

Also Published As

Publication number Publication date
CN1674276A (zh) 2005-09-28

Similar Documents

Publication Publication Date Title
TWI226110B (en) Package with stacked substrates
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
JP5587844B2 (ja) パワー半導体モジュールおよびその製造方法
CN103339726B (zh) 电子部件及其制造方法和带有电子部件的电路板
JP5260246B2 (ja) 電力用半導体装置
US20140334203A1 (en) Power converter and method for manufacturing power converter
CN102956594A (zh) 带有引线框连接的功率覆盖结构
CN104051377A (zh) 功率覆盖结构及其制作方法
CN102388473A (zh) 发光二极管封装
KR20120079325A (ko) 반도체 패키지 및 그 제조방법
CN100386876C (zh) 多层基板堆叠封装结构
CN101261987B (zh) 电子部件安装板
CN103426869B (zh) 层叠封装件及其制造方法
CN101740528B (zh) 增进散热的无外引脚式半导体封装构造及其组合
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
CN101026133A (zh) 具有散热片的半导体封装结构及其制造方法
CN102610586B (zh) 封装载板
CN107615893A (zh) 布线基板、电子装置以及电子模块
CN102354688A (zh) 一种功率模块
CN100420017C (zh) 具有混合线路与复合基板的封装结构
CN104795363A (zh) 具阻隔结构的敷铜基板及其制造方法
CN108039324B (zh) 一种封装模块及其形成方法
CN112490234A (zh) 智能功率模块和智能功率模块的制造方法
CN112018058A (zh) 一种电力逆变器模块及其制造方法
CN111834307B (zh) 半导体模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080507

Termination date: 20170326