CN100378921C - 制作半导体芯片主面和背面上包括电极的半导体器件方法 - Google Patents

制作半导体芯片主面和背面上包括电极的半导体器件方法 Download PDF

Info

Publication number
CN100378921C
CN100378921C CNB2005100063711A CN200510006371A CN100378921C CN 100378921 C CN100378921 C CN 100378921C CN B2005100063711 A CNB2005100063711 A CN B2005100063711A CN 200510006371 A CN200510006371 A CN 200510006371A CN 100378921 C CN100378921 C CN 100378921C
Authority
CN
China
Prior art keywords
semiconductor wafer
layer
interarea
electrode
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100063711A
Other languages
English (en)
Other versions
CN1649097A (zh
Inventor
平野尚彦
三浦昭二
新美彰浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1649097A publication Critical patent/CN1649097A/zh
Application granted granted Critical
Publication of CN100378921C publication Critical patent/CN100378921C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种制作半导体芯片(10)的方法，包括：制作半导体晶片(100)，使得该半导体晶片(100)的主面和背面取向类似于将从该半导体晶片(100)中分割出的半导体芯片(10)的主面和背面的取向。在半导体晶片(100)的背面上形成电极(13)。在半导体晶片(100)的主面上形成另一电极(12)，同时将晶片(100)的背面固定到支撑衬底(200)。切割半导体晶片(100)，以形成半导体芯片(10)。

Description

制作半导体芯片主面和背面上包括电极的半导体器件方法
技术领域
本发明通常涉及制作用于半导体器件的半导体芯片的方法，具体涉及在主面(main side)和背面上具有电极并且金属体作为电极和辐射体的芯片。
背景技术
传统的半导体芯片包括在芯片的主面和背面上形成的电极。半导体芯片可以是功率元件诸如IGBT(绝缘栅双极晶体管)。
然后通过金属体诸如热沉等将IGBT等的半导体芯片结合起来，并且使用树脂几乎完全地模制，从而封装半导体芯片，同时位于两侧上的电极电连接并且热学地连接到金属体。这样的芯片在专利文件JP-A-2002-110893和JP-A-2003-110064中已经公开了。
图3A和3B示出了上述的制作在两侧上具有电极的半导体芯片的常规方法。
通过常规的半导体处理技术在半导体晶片上制作半导体芯片，使得每个芯片作为一个单元而被制作，并且然后通过使用小块切割机(dicingcutter)等切割该晶片而得到单个的芯片。
在图3A示出，通过热扩散、离子注入等(元件形成工艺/Al-Si层形成工艺)在硅等制成的半导体晶片100的表面上形成元件(未示出)和Al-Si层。
在半导体晶片100上形成由聚酰亚胺制成的保护膜14。在保护膜14中形成开口14a(保护膜形成工艺)。然后，在Al-Si层上形成用于提供表面电极的电镀层12(电镀层形成工艺)。
电镀层12通常是通过作为组合电镀膜的无电Ni/Au电镀(具有下面的Ni-P电镀层和Au电镀层)形成的。采用这种方式，在半导体芯片的主面上形成电镀层12。Ni-P包含P(磷)与Ni的大约5-15重量百分比的比例。
在该工艺之后，在半导体晶片100的背面上通过溅射技术等，依照Al层、Ti层和Au层的顺序形成作为背面电极的Al层、Ti层和Au层。
半导体晶片然后通过小块切割机被分割成每块半导体芯片。
本发明已经确认在图3B所示的半导体芯片的形成工艺期间，可能发生末端弯曲。在这样的情况下，当半导体晶片具有250微米或者更小的厚度t、在两个表面上形成有电极12，13的情况下，电极12，13和用于构成半导体晶片100的材料诸如硅等之间的热膨胀系数的差异造成弯曲。
这种弯曲可能造成半导体晶片的断裂。这样的弯曲还造成后面工序中的问题，诸如测试晶片特征或者分割晶片的困难。
考虑到上述问题，本发明的目的在于提供一种半导体晶片的制作工艺，其中当制作在几乎完全树脂模制的半导体器件中使用的半导体芯片时将晶片的弯曲最小化，该模制的半导体器件具有连接到芯片两侧电极上的作为电极和辐射体的金属体。
发明内容
在制作半导体芯片的方法中，该芯片具有形成在芯片的主面和背面上的电极，作为附着在芯片的每个主面和背面上的电极和辐射体的金属体，覆盖了几乎整个芯片的树脂模型，根据第一方面，制作了半导体晶片，在该晶片中沿着相对于主面和背面的相同方向切割出半导体芯片，在半导体晶片的背面上形成电极，在半导体晶片的主面上形成电极同时晶片的背面固定到支撑衬底，并且切割半导体晶片以形成半导体芯片。
在这种方法中，因为在半导体晶片的两侧上形成电极之前将半导体晶片固定到支撑衬底上，所以可以将半导体晶片的弯曲最小化。
根据第二方面，根据上述的第一方面，在制作半导体芯片的方法中，支撑衬底具有比所用的半导体晶片更大的刚性。
根据第三方面，在用于制作根据上述第一和第二方面的任一项的半导体芯片的方法中，支撑衬底由石英构成。
根据第四方面，在用于制作根据上述第一到第三方面的任一项的半导体芯片的方法中，支撑衬底具有0.4mm或者更大的厚度。
根据第五方面，在用于制作根据上述第一和第四方面的任一项的半导体芯片的方法中，半导体晶片具有250微米或者更小的厚度。采用这样的方式，适当防止了半导体晶片的弯曲。
根据第六方面，在用于制作根据上述第一和第五方面的任一项的半导体芯片的方法中，主面上的电极包括层叠在铝层上的Ni-P层和Au层，并且半导体芯片的主面是有源区面。
根据第七方面，在用于制作根据上述第六方面的半导体芯片的方法中，通过湿无电电镀(wet electroless deposition)形成Ni-P层和Au层。
根据第八方面，在制作根据第六方面的半导体芯片的方法中，电极的Ni-P层其P密度为5-15的重量百分比以及3微米或者更大的厚度。
当Ni-P层中的P密度太大时，位于半导体芯片的主面上的电极中的Ni-P层与焊料中的Sn起反应，以在焊接工艺期间在下面铝层的界面附近形成P加厚层。这将容易造成Ni-P层和Al层的剥落。
另外，在湿无电电镀中Ni-P层中的P是作为膜形成的核。当P的密度太小时，就难以形成Ni-P层。由于Ni的富足，使得Ni-P层坚硬。坚硬的膜层不是优选的，这是因为该膜层容易弯曲。
另外，当Ni-P层太薄的时候，上述P加厚层将形成在下面Al层的界面附近，从而导致Ni-P层容易从Al层中剥落。
因此，电极的Ni-P层优选的是，P的密度为5-15的重量百分比，并且厚度为3微米或者更多。
根据第九方面，在制作根据第六方面的半导体芯片的方法中，电极中的Au层优选的具有0.02-0.2微米的厚度。
在半导体芯片的主面上形成电极中的Au层以防止下面层的氧化。Au层的厚度具有0.02微米或者更多来作为抗氧化膜。
厚度为0.2微米或者更多的Au层将在半导体芯片的主面上形成电极的导线结合工艺中形成Al-Au-Ni合金。
因此，在半导体芯片的主面上的电极中的Au层优选具有0.02-0.2微米的厚度。
根据制作根据第六方面的半导体芯片的方法的第十方面，电极中的Ni-P层具有5-15重量百分比的P密度以及大于3微米的厚度，电极中的Au层厚度为0.02-0.2微米，并且Ni-P层和Au层是通过湿无电电镀形成的。
采用这样的方式，将结合第七到第九方面的效果。
根据第十一方面，在制作第十方面的半导体芯片的方法中，电极中的Al层是Al-Si合金并且厚度为4微米或者更多。
根据第十二方面，在制作根据第一到第十一方面的任一项的半导体芯片的方法中，支撑衬底具有大于半导体晶片的形状，并且从半导体晶片的边缘突出的衬底的宽度(d)小于1mm。
支撑衬底适当地支撑尺寸大于晶片的半导体晶片。
距离该晶片边缘的支撑衬底的突出宽度(d)优选的等于或者小于1mm，以便在制作工艺之间的处理期间不会产生问题。
根据第十三方面，在制作根据第一到第十二方面的任一项的半导体芯片的方法中，使用热塑树脂将半导体晶片固定到支撑衬底。
根据第十四方面，在制作根据第一到第十三方面的任一项的半导体芯片的方法中，热塑树脂包括具有热塑性的第一树脂和具有耐酸性能和耐碱性能的第二树脂，并且使用放置在半导体晶片的背面的整个表面上的第一树脂、和覆盖半导体晶片的边缘面以及第一树脂的边缘面的第二树脂而将半导体晶片固定到支撑衬底。
采用这样的方式，通过具有热塑性的第一树脂将半导体晶片固定到支撑衬底，并且通过使用热将第一树脂软化，以便将半导体晶片从支撑衬底中移除。
另外，通过使用具有耐酸性能和耐碱性能的第二树脂来覆盖半导体晶片的边缘面和第一树脂的边缘面，这样可以防止化学品等(用于形成电极)渗透到在加工工艺中形成的背面上的电极中。
本发明提供一种制作半导体芯片的方法，包括：制作半导体晶片，该半导体晶片其主面和背面取向类似于将从该半导体晶片中分割出的半导体芯片的主面和背面的取向；在半导体晶片的背面上形成电极；在半导体晶片的主面上形成电极，同时将半导体晶片的背面固定到支撑衬底，以及切割半导体晶片，以形成半导体芯片。
附图说明
参考附图，从下面的详细说明中，本发明的上述和其他目标、特征以及优点将变得显而易见：
图1A是根据优选实施例的半导体器件的截面视图；
图1B是图1A中示出的半导体器件中的半导体芯片的截面视图；
图2A-2C是在制作工艺中的半导体芯片10的截面视图；
图3A-3B是常规半导体芯片的截面视图。
具体实施方式
将参考附图说明优选的实施例。在每个附图中，出于简化说明的目的，相同或者等效部分具有相同的附图标记。
如在图1A中所示，半导体器件S1包括半导体芯片10，作为第一金属体的下热沉20，作为第二金属体30的上热沉30，热沉块40，***在芯片和热沉之间的导电粘附剂51，52，53，以及树脂模型80。
在这样的结构中，半导体芯片10的下侧和下热沉20的上侧通过第一导电粘附剂51而被连接。
另外，半导体芯片10的上侧和热沉块40的下侧是通过第二导电粘附剂52而被连接。
另外，热沉块40的上侧和上热沉30的下侧与第三导电粘附剂53相连接。
焊料、导电粘附剂或者类似物可以用作第一、第二和第三导电粘附剂。
具体地说，作为第一、第二和第三导电粘附剂51，52，53，使用的是不含有Pb的Sn-Ag-Cu类型的焊料、以及Sn(锡)类型的Sn-Ni-Cu类型焊料等。
根据上述的结构，散热是通过第二导电粘附剂52、热沉块40、第三导电粘附剂53和位于半导体芯片10的上侧上的上热沉30、以及通过第一导电粘附剂和芯片10的下侧上的下热沉20进行的。
半导体芯片10可以包括例如IGBT(绝缘栅双极晶体管)和诸如硅控整流器的功率元件。
具体地说，半导体芯片10是，例如矩形薄板的形状。芯片的厚度t是例如250微米或者更少。
如在图1B中所示，半导体芯片10的上侧(将称作是主面)是作为有源元件区域侧，在该区域侧形成诸如晶体管等的有源元件，并且下侧将被称作是背面。在这样的情况下，通过使用热扩散、离子注入等制作杂质扩散层形成了诸如晶体管的有源元件。
如图1B所示，半导体芯片10包括位于每个上侧和下侧上的电极12，13。
更具体地说，主面包括将被称作是主面电极12的电极12，并且背面包括将被称作是背面电极13的电极13。主面电极12是例如晶体管的发射极电极或者栅极电极，背面电极13是例如晶体管的集电极电极。
如图1B所示，半导体芯片10的主面具有由Al-Si制成的Al-Si层11。该Al-Si层11是通过物理气相沉积方法(PVD)诸如沉积、溅射等形成的薄膜，并且薄膜的厚度是例如大约4微米或者更多。
使用电绝缘材料，在该Al-Si层11上形成保护膜14。该保护膜14是例如通过使用电绝缘材料诸如聚酰亚胺等的旋涂方法形成的。
在该保护膜14中，形成开口14a以暴露Al-Si层11的表面。通过例如光刻刻蚀来形成开口14a。在开口14a中的Al-Si层11的表面上，形成由电镀层制成的主面电极12。
在本实施例中，主面电极12是由分层的薄膜即无电Ni/Au电镀膜构成的，该分层的薄膜包括通过湿无电电镀形成在Al-Si层11的表面上的Ni-P电镀层和Au电镀层。
在这样的情况下，Ni-P层中的P密度优选的为5-15的重量百分比，Ni-P层的厚度优选的是3微米或更大，Au层的厚度优选的是0.02-0.2微米。例如，Ni-P电镀层的厚度可以优选的是4微米，Au电镀层的厚度可以大约为0.1微米。
在本实施例中，半导体芯片10的主面是元件有源区域侧，并且主面上的主面电极12是由Ni-P层和Au层(以这种顺序层叠)制成的。
在本实施例中，如图1B所示，形成在半导体芯片10的背面上的背面电极13是通过在背面的整个侧上的真空沉积、溅射等的物理气相沉积(PVD)形成的。
在这样的情况下，背面电极13是四层Al/Ti/Ni/Au制成的薄膜。这是通过溅射等在背面上层压Al层、Ti层、Ni层和Au层(以这样的顺序)而形成的。例如，Ti层可以是大约200nm，Ni层可以是大约600nm，Au层可以是大约100nm。
如上所述，在本实施例中，半导体芯片10的背面上的背面电极13通过第一导电粘附剂51电连接到作为下热沉20的第一金属体，并且位于半导体芯片10的主面上的主面电极12是通过第二导电粘附剂52电连接到热沉块40。
另外，在朝着半导体芯片10的热沉块40的侧的相对侧上，热沉块40和作为上热沉30的第二金属体是通过第三导电粘附剂53电连接的。
在这样的情况下，下热沉20、上热沉30和热沉块40是例如由具有高热导率/电导率的金属(诸如铜合金、铝合金等)制成。热沉块40可以是典型的铁合金制成。
下热沉20可以整体上呈现矩形板的形状。沉积端部分21，使得从下热沉21处突出。端部分21用作是背面电极13的外部连接电极，即例如位于半导体芯片10的背面上的集电极电极。
将热沉块40成型为矩形板，其大小小于半导体芯片10。
将热沉块40***在半导体芯片10和上热沉30之间，从而将芯片10热连接和电连接到芯片10和上热沉30。热沉块40还作为间隔以确保允许将后面提到的结合导线附着到芯片10的足够的高度。
上热沉30整体上还成型为矩形板的形状。上热沉30还具有突出的端部分31，用作是主面电极12的外部连接电极，即例如位于半导体芯片10的主面上的发射极电极。
下热沉20的端部分21和上热沉30的端部分31是，如上所述，用于半导体芯片10上的电极12，13的外部连接电极。即，这些端部分21，31沉积在半导体器件S1上用于连接外部导线部件等。
采用这样的方式，下热沉20和上热沉30被沉积为第一和第二金属体(功能上作为电极以及辐射体)。
在半导体芯片10的周边上沉积由引线框制成的信号端60。该信号端60用作是连接到主面电极12的电极，即例如是栅极电极或者参考电极。
例如，在图1A中所示，信号端60通过导线70电连接到半导体芯片10的主面。在诸如导线结合等的工艺中形成导线70，并且该导线70是由诸如金、铝等的材料制成。
另外，本实施例的半导体器件S1几乎完全是由树脂模型80密封的。具体地说，位于热沉20，30之间的间隔，以及位于半导体芯片10和热沉块40周围的间隔被树脂模型80填充并且被其密封。
树脂模型80是例如典型的模型材料诸如环氧树脂等制成的。使用树脂模型80容易通过转移模型方法(使用上、下模型，这些上、下模型未在图中示出)来进行热沉20，30等的模制。
采用这样的方式，本实施例中的半导体器件S1基本上是由树脂模型类型的半导体器件构成，该半导体器件具有作为垂直功率元件的半导体芯片10，使用导电粘附剂51，52，53将金属体20，30，40电连接和热连接到芯片10的主面和背面。
接下来，参考图1A-1B和图2A-2C来解释制作上述半导体器件S1的方法。
参考图2A所示，将半导体晶片100处理成制作半导体芯片10的样子，使得上侧作为主面并且下侧作为背面。半导体晶片100的主面和背面与半导体芯片10的主面和背面是相同的。
半导体晶片100是薄板，厚度为250微米或者更小。半导体晶片100的主面具有，尽管未在图中示出，在半导体芯片单位图形中的诸如晶体管等的半导体元件，它们是由元件形成工艺诸如离子注入、扩散等形成的。
在半导体晶片的主面上，通过溅射、光刻等(Al-Si层形成工艺)形成Al-Si层11。然后，通过旋涂方法等在Al-Si层11上执行保护膜形成工艺以形成保护膜14，随后进行光刻工艺等以在保护膜14中形成开口14a。
然后，在半导体晶片100的背面上形成背面电极13(背面电极形成工艺)。具体地说，通过溅射，在半导体芯片100的背面上形成Al层、Ti层、Ni层以及Au层(以这样的顺序)。最终，Al/Ti/Ni/Au膜被形成为背面电极13。
然后，在半导体晶片100的主面上形成主面电极12，同时半导体晶片100的背面被固定到支撑衬底200，如在图2B中所示(主面电极形成工艺)。
优选的，支撑衬底200具有比半导体晶片100更大的刚性。衬底200例如主要是由石英制成的。更具体地说，Pylex(注册的商标)玻璃板或者类似物的板是用作支撑衬底200。支撑衬底200优选的具有0.4mm或者更大的厚度。
支撑衬底200的大小优选的大于半导体晶片100，并且距离半导体晶片100边缘的支撑衬底200的突出宽度优选的是小于1mm。
将半导体晶片100固定到支撑衬底200的方法不限于特定的类型，只要该方法允许在后面的工艺中将半导体晶片100适当地从支撑衬底200中移除即可。在本实施例中，通过使用热塑树脂210，220来执行固定。
更具体地说，如在图2B中所示，在本实施例中，热塑树脂是具有热塑性的第一树脂210，以及具有耐酸性能和耐碱性能的第二树脂220。
将半导体晶片100固定到支撑衬底200是通过将第一树脂210施加到半导体晶片100的背面的整个表面上并且将其干燥，以及通过将第二树脂220施加到半导体晶片100的边缘面和第一树脂210的边缘面并且将其干燥来实现的。
例如，第一树脂210是由热塑树脂等制成，并且第二树脂220是由沥青、原油和脂肪等制成。
第二树脂220优选的是不溶于PH值为1-14的溶液中，而溶于诸如二甲苯的有机溶剂中。这是因为在后面所述的形成主面电极12的沉积工艺期间，碱被用在电镀的中和步骤中。
接下来，在固定到支撑衬底200的半导体晶片100上进行主面电极的形成工艺。
特别的，在开口14a中暴露的Al-Si层的表面上，通过无电电镀形成主面电极12。采用这样的方式，在半导体晶片100的主面上形成包括Ni-P层和Au电镀层的主面电极12。
接下来，如在图2C中示出，从支撑衬底200中移除半导体晶片100(具有形成在主面和背面上的电极12，13)。
具体地说，通过使用有机溶剂来溶解和移除第二树脂220，并且通过激光照射来熔化第一树脂210或者将半导体晶片100暴露在高温的环境下。制作的半导体晶片的厚度t是250微米或者更小。
然后，通过切割将半导体晶片100分成单个的芯片，以得到半导体芯片10。
采用下面的方式来实现半导体芯片10。首先，将半导体芯片10和热沉块40焊接在下热沉20上。
具体地说，由Sn类型的焊料制成的焊料箔，例如施加到下热沉20的上侧，以将半导体芯片10放置其上，并且将相同的焊料箔施加到半导体芯片10上以将热沉块40放置其上。
在加热器(回流装置)中，通过将温度升高到高于焊料的熔点来熔化焊料箔，并且随后将其硬化。
接下来，进行半导体芯片10和信号端60的导线结合工艺。在该工艺中，半导体芯片10和信号端60是通过导线70电连接的。
接下来，执行上热沉30焊接到每个热沉块40的焊接工艺。使用***的焊料箔将上热沉30放置在热沉块40上。通过加热器加热焊料箔，然后将其硬化。
采用这样的方式，硬化的焊料箔形成第一、第二和第三导电粘附剂51，52，53。
导电粘附剂51，52，53电连接和热连接到下热沉20、半导体芯片10、热沉块40和上热沉30。
当导电粘附剂用作是第一、第二和第三导电粘附剂51，52，53时，通过使用导电粘附剂来替换焊料并且施加/硬化该导电粘附剂而实现了下热沉20、半导体芯片10、热沉块40和上热沉30之间的电导和热导。
然后，通过使用成型块(form block)(未在图中示出)而执行树脂模型工艺，将树脂模型80填充到热沉20，30之间和附近的间隔中。在该工艺中，如在图1A中所示，热沉20，30之间和附近的间隔被树脂模型80填充并且密封。采用这样的方式，制作了半导体器件S1。
在半导体器件S1中，根据上述结构，下热沉20的下侧和上热沉30的上侧是从树脂模型80暴露的。这样的结构有助于热沉20，30的散热效率。
在本实施例中，制作半导体芯片10的方法，该半导体芯片具有形成在每个主面和背面上的电极12，13，用金属体20，30作为电极并且辐射体附着在每个主面和背面上，并且树脂模型80几乎覆盖了整个半导体器件S1，其特征在于如下几点。
即，制作半导体晶片100(该半导体晶片将被分割成半导体芯片10，并且就主面和背面的取向而言与半导体芯片10是相同的)，使得背面电极13形成在半导体晶片100的背面上，然后使得主面电极12形成在主面上，同时晶片100被固定到支撑衬底200，在将晶片100从支撑衬底200移除之后通过例如切割最终将芯片10从晶片100中切割出来。
根据该方法，在半导体晶片100的两侧上形成电极12，13之前将半导体晶片100固定到支撑衬底200，以便将半导体晶片100的弯曲最小化。
在本实施例中，支撑衬底200优选的具有大于半导体晶片100的刚性，即主要由石英制成的材料，并且衬底200的厚度优选的是0.4mm或者更大。
由材料和厚度构成的支撑衬底200适当地支撑半导体晶片100。
在本实施例中，支撑衬底200的大小优选的大于半导体晶片100，并且距离半导体晶片100边缘的支撑衬底200的突出宽度d(如在图2B中示出)等于或者小于1mm。
支撑衬底200，其大小大于半导体晶片100，适当地支撑半导体晶片100。
距离晶片100边缘的支撑衬底200的突出宽度d优选的等于或者小于1mm，以便在制作工艺之间的处理工件中不会产生问题。
在本实施例中，使用两种热塑树脂即具有热塑性的第一树脂210和具有耐酸性能/耐碱性能的第二树脂220来将半导体晶片100固定到支撑衬底200。第一树脂210施加在半导体晶片100的背面的整个表面上，第二树脂220被施加到半导体晶片100的边缘面和第一树脂210的边缘面。
具有热塑性的第一树脂210将半导体晶片100固定到支撑衬底200。当半导体晶片100从支撑衬底200中移除的时候，在加热器中熔化第一树脂210。
通过使用具有耐酸性能/耐碱性能的第二树脂220来覆盖半导体晶片100的边缘面和第一树脂210的边缘面，防止了化学品等(用于形成电极12)渗透到在加工工艺中形成的背面上的电极13中。
在本实施例中，Ni-P层中的P密度优选的是5-15的重量百分比，并且如上所述，在半导体芯片10上的主面电极12中该层的厚度优选的是3微米或者更大。
当Ni-P层中的P密度太大时，在半导体晶片10上的主面电极12的焊接工艺中，Ni-P电镀层和焊料中的Sn容易产生反应。
该化学反应容易在下面Al层11的界面附近形成P加厚层。该P加厚层容易造成Ni-P电镀层和Al-Si层11的剥落。
Ni-P电镀层中的P变成核，其用作用于形成湿无电电镀工艺中的薄膜的加速剂。换句话说，作为简单衬底的Ni对于电镀层生长以形成薄膜并没有什么贡献。
因此，当Ni-P层中的P密度太小的时候，不容易形成Ni-P电镀层。具有太小密度的P使得薄膜坚硬(Ni富足薄膜)。这样坚硬的薄膜不是优选的，这是因为它们容易弯曲。
当Ni-P层的厚度太薄时，还在下面Al层11的界面附近形成P加厚层(不是优选的)。
根据上面所述的事实，Ni-P层中的P密度优选的是5-15的重量百分比，并且在形成于半导体芯片10上的主面电极12中该层的厚度优选的是3微米或者更大。
在本实施例中，形成在半导体芯片10上的电极12中的Au层优选的具有0.02-0.2微米的厚度，如上所述。
在主面电极12中形成Au层以防止下面层的氧化。当Au层的厚度小于0.02微米时，它就不能完全起到抗氧化膜的作用。
相反，当Au层的厚度大于0.2微米时，在半导体芯片10上形成的主面电极12的导线结合工艺中容易形成Al-Au-Ni合金。该合金容易腐蚀，这样Au层的厚度应当为0.2微米或者更小。
根据上面所述的事实，在本实施例中，在半导体芯片10的主面上的主面电极12中的Au电镀层优选的具有0.02-0.2微米的厚度。
在上述的用于本实施例的制作方法中，半导体芯片10具有，作为主面电极12，P密度为5-15重量百分比并且厚度为3微米或者更大的Ni-P电镀层，以及厚度为0.02-0.2微米的Au层。该Ni-P层和Au层是通过湿无电电镀形成的。
根据上述的条件，本实施例将从分别关于Ni-P层和Au层的优选实施例中所描述的效果的结合中受益。
在本实施例中，作为半导体芯片10上的主面电极12，Al-Si层11的厚度或者Al-Si合金的厚度是4微米或者更大。
(其他的实施例)
位于半导体芯片10上的主面电极12和背面电极13并不局限于在上述实施例中所述的结构。电极仅仅需要通过导电粘附剂等而被焊接到或者连接到上、下热沉20，30和热沉块40。
在上面的实施例中，在制作工艺中将晶片100从支撑衬底200中移除之后，将半导体晶片100切割成芯片。晶片100可以与支撑衬底200一起切割，同时晶片100是固定在支撑衬底200。随后，可以将支撑衬底200的片断从半导体芯片10中移除。
热沉块40(如上所述，被***在半导体芯片10和上热沉30之间)用作间隔以确保芯片10和热沉30之间的高度。然而，当可能的时候，在上面提到的实施例中可以省略热沉块40。
简而言之，根据本公开的半导体芯片的制作工艺，在半导体晶片100上形成主面电极12，同时在形成背面电极13之后将晶片100固定到支撑衬底200。最终的半导体器件S1包括半导体芯片10，其具有分别位于主面和背面上的电极12，13，作为电极和辐射体的金属体20，30附着在每个主面和背面，和几乎覆盖了整个器件的树脂80。可以适当的改变其他部分的设计。
本发明的说明书仅仅是示例性的，并且那些没有背离本发明主旨的修改是落入在本发明的范围之内。这样的修改不应当认为是背离了本发明的精神和范围。

Claims (15)

1.一种制作半导体芯片(10)的方法，包括：
制作半导体晶片(100)，该半导体晶片(100)其主面和背面取向类似于将从该半导体晶片(100)中分割出的半导体芯片(10)的主面和背面的取向；
在半导体晶片(100)的背面上形成电极(13)；
在半导体晶片(100)的主面上形成电极(12)，同时将半导体晶片(100)的背面固定到支撑衬底(200)，以及
切割半导体晶片(100)，以形成半导体芯片(10)。
2.根据权利要求1的方法，其中支撑衬底(200)具有大于半导体晶片(100)的刚性。
3.根据权利要求1或2的方法，其中支撑衬底(200)是由石英构成。
4.根据权利要求1-2中任一项所述的方法，其中支撑衬底(200)的厚度是0.4mm或者更大。
5.根据权利要求1-2中任一项所述的方法，其中半导体晶片(100)的厚度是小于250微米。
6.根据权利要求1-2中任一项所述的方法，其中半导体芯片(10)的主面包括有源区域，其中主面上的电极包括层叠在铝层上的Ni-P层和Au层。
7.根据权利要求6的方法，其中Ni-P层和Au层是通过湿无电电镀形成的。
8.根据权利要求6的方法，其中位于主面上的电极(12)的Ni-P层具有5-15重量百分比的P密度，并且厚度为3微米或者更大。
9.根据权利要求6的方法，其中位于主面上的电极(12)中的Au层具有0.02-0.2微米的厚度。
10.根据权利要求6的方法，其中位于主面上的电极(12)中的Ni-P层具有5-15重量百分比的P密度，并且厚度大于3微米，其中主面上的电极(12)中的Au层具有0.02-0.2微米的厚度，其中通过湿无电电镀形成Ni-P层和Au层。
11.根据权利要求10的方法，其中主面上的电极(12)中的Al层包括Al-Si合金，其中Al层具有4微米或者更大的厚度。
12.根据权利要求1和2中任一项所述的方法，其中支撑衬底(200)具有大于半导体晶片(100)的形状，并且其中距离半导体晶片(100)边缘的衬底(200)的突出宽度d是小于1mm。
13.根据权利要求1和2中任一项所述的方法，其中使用热塑树脂将半导体晶片(100)固定到支撑衬底(200)。
14.根据权利要求13的方法，其中热塑树脂包括具有预定热塑性的第一树脂(210)和具有预定耐酸性能和耐碱性能的第二树脂(220)，其中通过将第一树脂(210)放置在半导体晶片(100)的背面的整个表面上并且使用第二树脂(220)覆盖半导体晶片(100)的边缘面和第一树脂(210)的边缘面，将半导体晶片(100)固定到支撑衬底(200)。
15.根据权利要求1的方法，还包括在半导体晶片(100)的背面上形成电极(13)和在半导体晶片(100)的主面上形成电极(12)之后，移除支撑衬底(200)。
CNB2005100063711A 2004-01-30 2005-01-28 制作半导体芯片主面和背面上包括电极的半导体器件方法 Active CN100378921C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP22999/04 2004-01-30
JP22999/2004 2004-01-30
JP2004022999 2004-01-30
JP291396/04 2004-10-04
JP291396/2004 2004-10-04
JP2004291396A JP3829860B2 (ja) 2004-01-30 2004-10-04 半導体チップの製造方法

Publications (2)

Publication Number Publication Date
CN1649097A CN1649097A (zh) 2005-08-03
CN100378921C true CN100378921C (zh) 2008-04-02

Family

ID=34810168

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100063711A Active CN100378921C (zh) 2004-01-30 2005-01-28 制作半导体芯片主面和背面上包括电极的半导体器件方法

Country Status (4)

Country Link
US (1) US20050170555A1 (zh)
JP (1) JP3829860B2 (zh)
CN (1) CN100378921C (zh)
DE (1) DE102005003477A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967472B2 (ja) 2006-06-22 2012-07-04 富士電機株式会社 半導体装置
JP5056105B2 (ja) * 2007-03-27 2012-10-24 株式会社デンソー 半導体装置およびその製造方法
JP5203896B2 (ja) * 2008-11-13 2013-06-05 株式会社東芝 半導体装置およびその製造方法
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP5428362B2 (ja) * 2009-02-04 2014-02-26 富士電機株式会社 半導体装置の製造方法
JP5483906B2 (ja) * 2009-03-04 2014-05-07 三菱電機株式会社 半導体装置およびその製造方法
JP5707709B2 (ja) 2009-03-23 2015-04-30 富士電機株式会社 半導体装置の製造方法
JP2011077187A (ja) * 2009-09-29 2011-04-14 Denso Corp 半導体装置
US8633086B2 (en) * 2009-12-31 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Power devices having reduced on-resistance and methods of their manufacture
JP5545000B2 (ja) 2010-04-14 2014-07-09 富士電機株式会社 半導体装置の製造方法
CN102237286B (zh) * 2010-05-06 2014-08-06 万国半导体(开曼)股份有限公司 一种用于超薄晶圆工艺的管芯贴片方法
US8865567B2 (en) 2010-09-22 2014-10-21 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP5888051B2 (ja) * 2012-03-27 2016-03-16 三菱電機株式会社 ウエハ吸着方法、ウエハ吸着ステージ、ウエハ吸着システム
JP6020040B2 (ja) * 2012-10-26 2016-11-02 富士電機株式会社 半導体装置の製造方法
JP5765324B2 (ja) 2012-12-10 2015-08-19 トヨタ自動車株式会社 半導体装置
CN105103272B (zh) 2013-09-27 2018-10-09 富士电机株式会社 半导体装置的制造方法
JP2015231033A (ja) 2014-06-06 2015-12-21 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2016170579A1 (ja) 2015-04-20 2016-10-27 三菱電機株式会社 半導体装置の製造方法
JP6624298B2 (ja) * 2016-09-09 2019-12-25 富士電機株式会社 半導体装置製造方法
JP2018081945A (ja) * 2016-11-14 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに電子機器
JP2019079957A (ja) * 2017-10-25 2019-05-23 株式会社豊田中央研究所 パワーモジュール
JP7169187B2 (ja) * 2018-12-21 2022-11-10 株式会社豊田中央研究所 パワーモジュール
KR102264850B1 (ko) * 2019-12-03 2021-06-15 현대모비스 주식회사 전력 반도체 칩 및 전력 반도체 모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181330A (ja) * 1992-12-14 1994-06-28 Kanegafuchi Chem Ind Co Ltd 非晶質半導体太陽電池とその製造方法
JP2002111049A (ja) * 2000-09-26 2002-04-12 Stanley Electric Co Ltd 半導体発光素子の製造方法
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置
JP2003142505A (ja) * 2001-10-31 2003-05-16 Lintec Corp ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2003158096A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3610613A (en) * 1969-03-17 1971-10-05 Worden Quartz Products Inc Quartz holder for supporting wafers
US6773971B1 (en) * 1994-07-14 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having lightly-doped drain (LDD) regions
JP3182301B2 (ja) * 1994-11-07 2001-07-03 キヤノン株式会社 マイクロ構造体及びその形成法
JP3345878B2 (ja) * 1997-02-17 2002-11-18 株式会社デンソー 電子回路装置の製造方法
US5801100A (en) * 1997-03-07 1998-09-01 Industrial Technology Research Institute Electroless copper plating method for forming integrated circuit structures
US6693350B2 (en) * 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US6136702A (en) * 1999-11-29 2000-10-24 Lucent Technologies Inc. Thin film transistors
MY131961A (en) * 2000-03-06 2007-09-28 Hitachi Chemical Co Ltd Resin composition, heat-resistant resin paste and semiconductor device using them and method for manufacture thereof
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181330A (ja) * 1992-12-14 1994-06-28 Kanegafuchi Chem Ind Co Ltd 非晶質半導体太陽電池とその製造方法
JP2002111049A (ja) * 2000-09-26 2002-04-12 Stanley Electric Co Ltd 半導体発光素子の製造方法
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置
JP2003142505A (ja) * 2001-10-31 2003-05-16 Lintec Corp ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2003158096A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN1649097A (zh) 2005-08-03
JP2005244165A (ja) 2005-09-08
US20050170555A1 (en) 2005-08-04
DE102005003477A1 (de) 2005-08-18
JP3829860B2 (ja) 2006-10-04

Similar Documents

Publication Publication Date Title
CN100378921C (zh) 制作半导体芯片主面和背面上包括电极的半导体器件方法
EP1909321B1 (en) Metal-ceramic composite substrate and method for manufacturing same
KR100419352B1 (ko) 반도체장치용 패키지 및 그의 제조방법
US10418319B2 (en) Method of manufacturing a semiconductor device
JP5141076B2 (ja) 半導体装置
US20060081996A1 (en) Semiconductor device having aluminum electrode and metallic electrode
JP4049035B2 (ja) 半導体装置の製造方法
TW200302529A (en) Flip chip type semiconductor device and method of manufacturing the same
CN102593046A (zh) 制造半导体器件封装件的方法
KR20080108908A (ko) 반도체 장치, 그 제조 방법 및 반도체 장치 제품
TW200826207A (en) Chip scale package structure and method for fabricating the same
TW201138165A (en) High heat-dissipation LED non-metal substrate and manufacturing method thereof and high heat-dissipation LED component and manufacturing method thereof
TW201025520A (en) Flexible and stackable semiconductor die packages, systems using the same, and methods of making the same
JP2004214265A (ja) 半導体装置および半導体装置の製造方法
CN100539008C (zh) 半导体封装及其形成方法
CN102064114A (zh) 包括封装基底和通孔内的导电体的电子器件及其形成工艺
US20050006778A1 (en) Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
JPH0722435A (ja) 半導体装置およびその製造方法
JP7323101B2 (ja) 電気めっきされたダイ取り付けを備える半導体デバイス
JP3767585B2 (ja) 半導体装置
JPH09153634A (ja) 太陽電池用電極内蔵透明基板およびその製造方法ならびに太陽電池装置
JP4959387B2 (ja) 絶縁構造体及びその製造方法
JP2006261415A (ja) 半導体装置の製造方法
JPH07183304A (ja) 半導体装置の製造方法
JP2023516935A (ja) 極薄マイクロバッテリのパッケージング及びハンドリング

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant