CN100373436C - 像素驱动电路以及驱动显示组件的方法 - Google Patents

Abstract

一种可补偿临界电压与电源供应的像素驱动电路，包括一储存电容、一转移电路、一驱动晶体管以及一开关电路，转移电路将一数据信号或一可变参考信号转移至该储存电容的第一节点，驱动晶体管有一第一端点耦接至一第一固定电位，有一第二端点耦接至该储存电容的第二节点，并有一第三端点输出一驱动电流，开关电路耦接至该驱动晶体管的该第三端点与该储存电容的第二节点，并可在一时段内使该驱动晶体管成二极管连接，并使得一驱动电流可在另一时段内输出至一显示组件。本发明的有益效果在于，使得驱动电流与临界电压或电源供应无关，因此每一像素的亮度也就与临界电压或电源供应无关。

Description

像素驱动电路以及驱动显示组件的方法

技术领域

本发明是有关于显示面板的电路，且特别是有关于可补偿临界电压与电源供应的像素驱动电路。

背景技术

主动矩阵式有激发光二极管显示器为正在萌芽的下一代平面显示器，与主动矩阵式液晶显示器相较，主动矩阵式有激发光二极管显示器有许多优点，诸如较高的对比度、较宽的视角、不需背光而有较薄的模块厚度、较低的功耗以及较低的成本，主动矩阵式液晶显示器由电压驱动，而主动矩阵式有激发光二极管显示器需要由电流原来驱动电致发光组件，电致发光组件的亮度正比于通过的电流，电流量的变异对于主动矩阵式有激发光二极管显示器的亮度均匀度有负面的影响，因此，像素驱动电路的品质对于画质非常重要。

图1绘示一传统主动矩阵式有激发光二极管显示器的2T1C(两个晶体管与一个电容)的像素驱动电路，当一信号SCAN导通一晶体管M1时，图中以V_data所示的数据会被加载一P型晶体管M2的栅极，并储存于电容C_st内，因此，会有一固定的电流驱动电致发光组件发光，在典型的主动矩阵式有激发光二极管显示器中，电流源通常是一个P型薄膜晶体管(如图1中的M2)，栅极为一数据电压V_data所控制，且漏极与源极分别连接至V_dd与电致发光组件，如图1所示，电致发光组件的亮度相对于V_data有以下的关系：

亮度∝电流∝(vdd-V_data-Vth)²

其中，Vth为晶体管M2的临界电压，Vdd为电源供应电压。

由于在低温多晶硅制造工艺中，低温多晶硅薄膜晶体管通常会有临界电压Vth的变异，若临界电压Vth没有经过适当的补偿，主动矩阵式有激发光二极管显示器便会有不均匀的现象产生，再者，在电源在线的压降也会产生亮度不均匀的问题，为了解决此一问题，构建一可补偿临界电压Vth与电源供应Vdd的像素电路变成了改善画质的重要课题。

发明内容

本发明实施例揭露一可补偿临界电压与电源供应的像素电路，会影响像素电流的输入变压(诸如：开关临界电压、电源供应电压或两者皆有)的变异可被补偿，且驱动电流会比较少受到电路设计的影响，甚至与Vth或Vdd无关，因此，每一像素的亮度皆与Vth或Vdd无关。

依据本发明可补偿临界电压与电源供应的像素电路包括一储存电容、一转移电路、一驱动晶体管以及一开关电路，转移电路将一数据信号或一可变参考信号转移至该储存电容的第一节点，驱动晶体管有一第一端点耦接至一第一固定电位，有一第二端点耦接至该储存电容的第二节点，并有一第三端点输出一驱动电流，开关电路耦接至该驱动晶体管的该第三端点与该储存电容的第二节点，并可在一时段内使该驱动晶体管成二极管连接，并使得一驱动电流可在另一时段内输出至一显示组件。

本发明的驱动显示组件的方法包括施加一参考信号于一可切换的电路，并通过其使一储存电容放电；将一数据信号以及该驱动晶体管的一临界电压加载于该储存电容；以及将加载的该数据信号与该临界电压耦合至该驱动晶体管，以提供一与临界电压无关的驱动电流给该显示组件。

本发明的有益效果在于，能够使得驱动电流与临界电压或电源供应无关，因此每一像素的亮度也就与临界电压或电源供应无关。

附图说明

图1绘示一传统主动矩阵式有激发光二极管显示器的2T1C(两个晶体管与一个电容)的像素驱动电路；

图2显示依据本发明实施例之一可补偿临界电压与电源供应的像素驱动电路结构图；

图3绘示图2所示像素驱动电路的第一与第二扫描线信号Scan、ScanX以及可变参考信号V_D的时序图；

图4显示传统的与依据本发明实施例像素驱动电路的电流变异相对于临界电压Vth变异的比例示意图；

图5绘示依据本发明一实施例的驱动显示组件的方法流程图；

图6为一显示依据本发明一实施例显示面版的结构区块示意图；

图7显示依据本发明另一实施例像素驱动电路图；

图8绘示图7所示像素驱动电路的扫描线信号Scan、ScanX与可变参考信号V_D的时序图；

图9为依据本发明一实施例参考信号产生器的结构示意图；

图10为依据本发明另一实施例参考信号产生器的结构示意图；

图11为一包括图6所揭露显示面板的电子装置示意图。

符号说明：

Cst～储存电容

210～转移电路       221～驱动晶体管

220～开关电路       A～第一节点

Data～数据信号      V_D～可变参考信号

B～第二节点         V_DD～电源供应电压

EL～显示组件        V_ss～接地电位

211～第一晶体管     213～第二晶体管

Scan～第一扫描线    ScanX～第二扫描线

223～第三晶体管     225～第四晶体管

302～放电模式                               304～扫描模式

306～发光模式

930、950～与非门                            910、970～与门

VSR1、VSR2～栅极驱动电路中垂直位移缓存器所产生的信号

911、913、931、933、951、953、955、971、973～输入

ENBV1～第一使能信号                         ENBV2～第二使能信号

110、120～与非门                            130～与门

121、123、125、127、131、133、135～输入

510～对一储存电容进行放电

520～将一第一固定供应电压与该数据信号以及该驱动晶体管的该临界电压加载于该储存电容

530～将该加载的第一固定供应电压、该数据信号以及该临界电压耦合至该驱动晶体管

610～像素阵列                               640～控制器

700～电子装置

具体实施方式

为让本发明上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例并配合附图作详细说明如下。

图2显示依据本发明实施例的一可补偿临界电压与电源供应的像素驱动电路结构图，像素驱动电路包括一储存电容Cst、一转移电路210、一驱动晶体管221 以及一开关电路220。转移电路210耦接至该储存电容Cst的第一节点A，并将一数据信号Data或一可变参考信号V_D转移至该储存电容的第一节点，可变参考信号V_D可以是一脉冲参考信号，驱动晶体管221为一P型金氧半晶体管，有一第一端点(源极)耦接至一第一固定电位，有一第二端点(栅极)耦接至该储存电容Cst的第二节点B，更明确地说，该第一固定电位为电源供应电压V_DD，开关电路220耦接至该驱动晶体管221的第三端点(漏极)，开关电路220可被用以使驱动晶体管221成二极管连接(diode-connected)，也就是栅极与漏极相通；一显示组件EL耦接至开关电路220，较佳而言，显示组件EL可以是一电致发光组件，此外，显示组件EL的阴极耦接至一第二固定电位，更明确地说，该第二固定电位为一接地电位V_ss。

依据本发明一实施例的转移电路210包括第一晶体管211与第二晶体管213，如图2所示，在图2中，该第一与第二晶体管分别为一P型金氧半晶体管与一N型金氧半晶体管，第一晶体管211有一第一端点(源极)接收该数据信号Data，其第二端点(栅极)与第三端点(漏极)分别连接至一第一扫描线Scan以及储存电容Cst的第一节点A，第二晶体管213的第一端点(漏极)接收一可变参考信号V_D，其第二端点(栅极)与第三端点(源极)分别连接至一第二扫描线ScanX以及该储存电容Cst的该第一节点A，更明确地说，第一晶体管211与第二晶体管213为薄膜晶体管，较佳而言，该薄膜晶体管为多晶硅薄膜晶体管，可提供较高的电流驱动能力，当第一扫描线Scan被拉到低电平时，转移电路210将一数据信号Data移转到储存电容Cst的第一节点A，当一第二扫描线ScanX被拉到高电平时，转移电路210将可变参考信号V_D移转至储存电容Cst的该第一节点A。

依据本发明此一实施例的开关电路220包括第三晶体管223与第四晶体管225，如图2所示，该第三与第四晶体管分别为一N型金氧半晶体管与一P型金氧半晶体管，第三晶体管223有一第一端点(源极)连接至该显示组件EL的阳极，而其第二端点(栅极)与第三端点(漏极)分别连接至一第二扫描线ScanX以及该驱动晶体管221的该第三端点(漏极)，第四晶体管有一第一端点(漏极)耦接至该驱动晶体管221与该第三晶体管223的该等第三端点(漏极)，其第二端点(源极)连接至该储存电容Cst的该第二节点B与该驱动晶体管221的该第二端点(栅极)，并有一第三端点(栅极)连接至一第一扫描线Scan，更明确地说，第三晶体管223与第四晶体管225为薄膜晶体管，较佳而言，该等薄膜晶体管为多晶硅薄膜晶体管，可提供较高的电流驱动能力，当第一扫描线Scan被拉至低电平时，开关电路220内的第四晶体管225会使得驱动晶体管221成为一二极管连接(diode-connected)的晶体管。

图3绘示图2所示的像素驱动电路200的第一与第二扫描线信号Scan、ScanX以及可变参考信号V_D的时序图，接着像素驱动电路的前一发光模式，当可变参考信号V_D被拉至高电平且扫描信号Scan与ScanX维持在高电平，图2内的像素驱动电路200会操作于一放电模式302，在此放电模式中，一高电平的可变参考信号V_D会输入到储存电容Cst的第一节点A，使得晶体管22 3导通而晶体管225关闭，储存在储存电容Cst内的电荷便可在放电模式中释放，储存电容Cst的放电可确保二极管连接的驱动晶体管221与第四晶体管225在后续步骤中的正常操作。

接续储存电容Cst的放电之后，扫描线Scan与ScanX被拉至低电平，然后像素驱动电路200会进入扫描模式304，当第一与第二扫描线Scan与ScanX被拉至低电平，晶体管211与225导通而晶体管213与223关闭，由于晶体管211与225导通，储存电容Cst的第一节点A的电压等于数据信号Data的电压V_data，且储存电容Cst的第二节点B的电压等于Vdd-Vth，其中，Vth为驱动晶体管221的临界电压，因此储存在储存电容的跨压为V_A-V_B＝V_data-V_dd+V_th。

当第一扫描线Scan与第二扫描线ScanX被拉至高电平时，扫描模式304结束，且像素驱动电路200会进入发光模式306，此外，在扫描模式304结束的时候，参考信号V_D被拉至低电平，由于第一扫描线Scan维持在高电平，而第二扫描线ScanX也被拉至高电平，晶体管211与225关闭，而晶体管213与223导通，由于V_D被拉至低电平，晶体管213会导通，储存电容Cst的第一节点A的电压V_A也会被拉至低电平，由于储存电容的跨压无法瞬间改变，因此储存电容Cst的第二节点B的电压V_B也就变为Vdd-V_data-Vth，流经显示组件的电流正比于(Vsg-Vth)²，也就是正比于V_data ²，因此流经显示组件的电流与驱动晶体管221的临界电压Vth以及驱动晶体管221的电源供应Vdd无关，前述像素驱动电路的操作会一再重复，以控制像素的发光。

图4显示传统的与依据本发明实施例像素驱动电路的电流变异相对于临界电压Vth变异的比例示意图，以临界电压为1.4伏特作为基准，在传统的像素驱动电路中，当临界电压偏离1.4伏特时，电流的变异量非常显著，而在依据本发明实施例的像素驱动电路中，其电流变异量与传统的像素驱动电路相较下可说是微乎其微。

图7显示依据本发明一第二实施例的像素驱动电路，其结构与图2所示的像素驱动电路相似，不同处在于图7中的第一扫描线Scan与第二扫描线ScanX互相连接，并为相同信号Scan所控制，图8绘示图7所示的像素驱动电路的扫描线信号Scan、ScanX与可变参考信号V_D的时序图。

此处，本发明提供参考信号产生器的实施例，参考信号产生器的一实施例包括两个与非门930、950以及两个与门910、970，如图9所示，信号VSR1与VSR2被送入第一与门910的两输入911与913，其中VSR1与VSR2代表栅极驱动电路中垂直位移缓存器所产生的信号，该第一与门910的输出信号与第一使能信号ENBV1分别被送至第一与非门930的第一输入931与第二输入933，并产生出第一扫描信号ScanX，第一与门910的输出信号与使能信号ENBV1、ENBV2被送至第二与非门950的输入953、951与955，因此第二与非门950产生一第二扫描信号Scan，第一与门910的输出信号与第二使能信号ENBV分别被送至第二与门970的第一输入973与第二输入971，因而可提供一参考信号V_D。

图10显示参考信号产生器的另一实施例，此一参考信号产生器实施例包括两与非门110、120以及一与门130，信号VSR1、VSR2、ENBV1与ENBV2分别被送至第二与非门120的输入123、125、121与127，因此第二与非门产生一第二扫描信号Scan，信号VSR1、VSR2与ENBV2分别被送至与门1 30的输入131、133与135，因此产生出参考信号V_D。

此外，本发明的实施例提供一显示面板，如图6所示，显示面板600包括一像素阵列610与一控制器640，像素阵列包括复数个前述的像素驱动电路，控制器耦接至该像素阵列，并控制储存电容、转移电路、驱动晶体管以及开关电路的操作，此外，如图11所示，本发明还提供一电子装置700，包括如图6所示的显示面板。

图5绘示依据本发明一实施例的驱动显示组件的方法，该驱动方法起始于一放电模式中对一储存电容进行放电，步骤510；放电模式发生于扫描模式之前，并于参考信号第一次切换时开始，并于一扫描模式开始时结束。其后，在扫描模式中一数据信号、该驱动晶体管221的一临界电压以及一固定电压被加载于该储存电容，步骤520。接着，将加载的该数据信号、该临界电压与固定电压耦合至该驱动晶体管，以提供一与临界电压无关的驱动电流给该显示组件，步骤530。更明确地说，依据本发明实施例的显示组件为一电致发光组件，当参考信号的第二次切换发生时，扫描模式结束，且像素驱动电路便进入发光模式。

较佳而言，参考信号的第二次切换发生于扫描模式结束之前，以获得较佳的画质，此外，驱动晶体管的栅极连接至储存电容，且其源极连接至固定电位，更明确地说，该固定电位为一电源供应电位。

本发明实施例提供一可补偿临界电压与电源供应的像素驱动电路，临界电压、电源供应或两者皆有的变异可被补偿，有益效果在于，使得驱动电流与临界电压或电源供应无关，因此每一像素的亮度也就与临界电压或电源供应无关。

虽然本发明以较佳实施例作了如上的说明，但是其并非用以限定本发明，任何本技术领域的技术人员，在不脱离本发明的方法和范围内，可作各种替换与修改，因此本发明保护范围以权利要求书中所规定的为准。

Claims (18)

1.一种像素驱动电路，其特征在于包括：

一储存电容，有第一与第二节点；

一转移电路，耦接至所述储存电容的第一节点，所述转移电路将一数据信号或一可变参考信号转移至所述储存电容的第一节点；所述转移电路包括：一第一晶体管，有一第一端点接收所述数据信号，有一第二端点连接至一第一扫描线，并有一第三端点耦接至所述储存电容的所述第一节点；以及一第二晶体管，有一第一端点接收所述可变参考信号，有一第二端点连接至一第二扫描线，并有一第三端点耦接至所述储存电容的所述第一节点；

一驱动晶体管，有一第一端点耦接至一第一固定电位，有一第二端点耦接至所述储存电容的第二节点，并有一第三端点输出一驱动电流；以及

一开关电路，耦接至所述驱动晶体管的所述第三端点与所述储存电容的第二节点，并可在一时段内使所述驱动晶体管成二极管连接，并使得一驱动电流可在另一时段内输出至一显示组件；所述开关电路包括：一第三晶体管，有一第一端点连接至所述显示组件，有一第二端点连接至一第二扫描线，并有一第三端点连接至所述驱动晶体管的第三端点；以及一第四晶体管，有一第一端点耦接至所述驱动晶体管和所述第三晶体管的所述第三端点，有一第二端点连接至所述储存电容的所述第二节点和所述驱动晶体管的所述第二端点，并有一第三端点连接至一第一扫描线。

2.根据权利要求1所述的一种像素驱动电路，其特征在于：所述可变参考信号为一脉冲参考信号。

3.根据权利要求1所述的一种像素驱动电路，其特征在于：所述第一与第二晶体管分别为一P型金氧半晶体管与N型金氧半晶体管。

4.根据权利要求1所述的一种像素驱动电路，其特征在于：所述第一与第二晶体管皆为P型金氧半晶体管。

5.根据权利要求3所述的一种像素驱动电路，其特征在于：所述第一与第二扫描线有相同极性的脉冲。

6.根据权利要求4所述的一种像素驱动电路，其特征在于：所述第一与第二扫描线有不同极性的脉冲。

7.根据权利要求6所述的一种像素驱动电路，其特征在于：所述第二扫描线有一脉冲，其结束时间比所述第一扫描线晚。

8.根据权利要求1所述的一种像素驱动电路，其特征在于：所述第三与第四晶体管分别为一N型金氧半晶体管与P型金氧半晶体管。

9.根据权利要求1所述的一种像素驱动电路，其特征在于：所述第三与第四晶体管皆为P型金氧半晶体管。

10.根据权利要求1所述的一种像素驱动电路，其特征在于还包括一参考信号产生器耦接至所述转移电路。

11.根据权利要求10所述的一种像素驱动电路，其特征在于：所述参考信号产生器包括：

一第一与门，有两输入接收来自垂直位移缓存器的输出信号，且所述第一与门产生一输出信号；

一第一与非门，有一第一输入接收来自所述第一与门的所述输出信号，并有一第二输入接收一第一使能信号，且所述第一与非门产生一第一扫描信号给第二扫描线；

一第二与非门，有三个输入，分别接收来自所述第一与门的输出信号、所述第一使能信号与一第二使能信号，且所述第二与非门产生一第二扫描信号给第一扫描线；以及

一第二与门，有一第一输入接收来自所述第一与门的所述输出信号，并有一第二输入接收所述第二使能信号，且所述第二与门产生一参考信号。

12.根据权利要求10所述的一种像素驱动电路，其特征在于所述参考信号产生器包括：

一第一与非门，有两输入接收来自垂直位移缓存器的信号，并有一第三输入接收一第一使能信号，且所述第一与非门产生一第一扫描信号给第二扫描线；

一第二与非门，有两输入接收来自垂直位移缓存器的信号，并有两输入分别接收所述第一使能信号与一第二使能信号，所述第二与非门产生一第二扫描信号给第一扫描线；以及

一与门，有两输入接收来自垂直位移缓存器的信号，并有一第三输入接收所述第二使能信号，所述与门产生一参考信号。

13.一种驱动显示组件的方法，其特征在于包括步骤：

施加一参考信号于一可切换的电路，并通过其使一储存电容放电；

该可切换的电路是一转移电路，耦接至所述储存电容的第一节点，所述转移电路将一数据信号或一可变参考信号转移至所述储存电容的第一节点；所述转移电路包括：一第一晶体管，有一第一端点接收所述数据信号，有一第二端点连接至一第一扫描线，并有一第三端点耦接至所述储存电容的所述第一节点；以及一第二晶体管，有一第一端点接收所述可变参考信号，有一第二端点连接至一第二扫描线，并有一第三端点耦接至所述储存电容的所述第一节点；

将一数据信号以及一驱动晶体管的一临界电压加载于所述储存电容；以及

将加载的所述数据信号与所述临界电压耦合至所述驱动晶体管，以提供一与临界电压无关的驱动电流给所述显示组件。

14.根据权利要求13所述的一种驱动显示组件的方法，其特征在于：

在加载步骤中，一第一固定供应电压与所述数据信号以及所述驱动晶体管的所述临界电压一同被加载于所述储存电容；以及

在耦合步骤中，加载的所述第一固定供应电压与加载的所述数据信号以及所述临界电压一同被耦合至所述驱动晶体管。

15.根据权利要求14所述的一种驱动显示组件的方法，其特征在于：在所述加载步骤前，所述储存电容的放电步骤起始于以一高电平的参考信号施加于所述储存电容。

16.根据权利要求14所述的一种驱动显示组件的方法，其特征在于：所述加载步骤起始于一扫描信号施加于一开关组件，以使所述数据信号得以施加于所述储存电容。

17.根据权利要求14所述的一种驱动显示组件的方法，其特征在于：将加载的所述数据信号、所述临界电压与所述第一固定供应电压耦合至所述驱动晶体管的步骤起始于以一低电平的参考信号施加于所述储存电容步骤之后。

18.根据权利要求16或17任意一项所述的一种驱动显示组件的方法，其特征载于：所述参考信号在通过一开关组件施加于所述储存电容前改变其逻辑状态。

Images