CN100370264C - 一种自动识别电路板类型的方法 - Google Patents

一种自动识别电路板类型的方法 Download PDF

Info

Publication number
CN100370264C
CN100370264C CNB031503411A CN03150341A CN100370264C CN 100370264 C CN100370264 C CN 100370264C CN B031503411 A CNB031503411 A CN B031503411A CN 03150341 A CN03150341 A CN 03150341A CN 100370264 C CN100370264 C CN 100370264C
Authority
CN
China
Prior art keywords
circuit board
circuit boards
scan chain
data
chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031503411A
Other languages
English (en)
Other versions
CN1576865A (zh
Inventor
李颖悟
兰波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CNB031503411A priority Critical patent/CN100370264C/zh
Publication of CN1576865A publication Critical patent/CN1576865A/zh
Application granted granted Critical
Publication of CN100370264C publication Critical patent/CN100370264C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种自动识别电路板类型的方法，主要包括：使各电路板扫描链上所有器件进入旁路状态；根据各电路板上从扫描链移出数字“0”的个数来识别不同类型的电路板；使电路板扫描链上所有器件进入捕获指令状态，根据从扫描链移出各个边界扫描器件的指令捕获初始值的不同，来识别不同类型的电路板；或根据***上电时移出的数据来匹配器件的ID代码，从而区分不同的电路板。使用本发明的方法，在边界扫描测试中，可以自动识别电路板类型，解决了需人工配置电路板位置的问题。

Description

一种自动识别电路板类型的方法
技术领域
本发明涉及边界扫描技术，尤指在***级边界扫描测试中的一种自动识别电路板类型的方法。
背景技术
1985年，由IBM、AT&T、Texas Instruments、Philips Electronics NV、Siemens、Alcatel和Ericsson等公司成立的JETAG(Joint European Test ActionGroup)提出了边界扫描技术，它通过存在于器件输入输出管脚与内核电路之间的BSC(边界扫描单元)对器件及其***电路进行测试，从而提高了器件的可控性和可观察性。1986年，由于其它地区的一些公司的加入，JETAG改名为JTAG(Joint Test Action Group)。1988年JTAG提出了标准的边界扫描体系结构，名称叫Boundary-Scan Architecture Standard Proposal，Version 2.0，最后目标是应用到芯片、印制板与完整***上的一套完善的标准化技术。1990年，IEEE正式承认了JTAG标准，经过补充和修订以后，命名为IEEE1149.1-90。同年，又提出了BSDL(Boundary Scan Description Lauguage，边界扫描描述语言)，后来成为IEEE1149.1-93标准的一部分。
边界扫描技术自从提出以来得到了广泛的应用，现在很多芯片都支持边界扫描测试功能。在电路板上利用边界扫描器件进行互连测试、器件功能测试和在板编程等应用已经非常普遍。而且边界扫描技术的应用从板级到***级发展。也就是在整个***中通过IEEE 1149.1***总线将各个电路板连接起来，可以在***级对各个电路板进行互连测试、器件功能测试和在板编程等应用，同时还可以进行板间互连测试，如图1所示，在电路板1(即主控板)上有一个微处理器和一个eTBC芯片(也就是嵌入式测试总线控制器芯片)，在每一个电路板上都有一个ASP芯片(可寻址扫描端口)，eTBC通过初级扫描通道与ASP相连，ASP通过次级扫描通道连接电路板上的边界扫描链。eTBC主要充当总线控制器的作用，ASP主要充当地址匹配的作用，所有电路板的位置信息均可以通过ASP获取。测试***运行在计算机中，通过网口与微处理器通信，微处理器和eTBC通信。电路板上边界扫描链将该板上的边界扫描器件连接成一条链，如图2所示。
电路板上的每一个边界扫描器件的基本结构如图3所示。
边界扫描器件有以下几个基本特性：
特性1、全“1”指令必定为旁路指令(BYPASS)，当输入旁路指令时，从TDI(测试数据输入)到TDO(测试数据输出)会选中旁路寄存器这条数据传输路径，而此时旁路寄存器会装入一位数字“0”。
特性2、通过控制边界扫描器件内部控制器的十六状态机，使边界扫描器件进入捕获指令(Capture-IR)状态时，在指令寄存器中会装入一个特定的指令捕获初始值(INSTRUCTION_CAPTURE)，这个值可以从该器件的BSDL(边界扫描描述语言)文件中得到。如图4所示，进入捕获指令状态可以通过控制TMS和TCK走状态机，即图中的Capture-DR状态。
不同的边界扫描器，其指令寄存器中装入的捕获初始值一般是不相同的，如下表所示：
 器件名称  Capture信号   IDCODE代码
 i386_EX_Processor  0001   00101000001001110000000000010011
 LC4128V_XXT100  00011X01   XXXX0001100000010001000001000011
 epm7128st100  0101010101   00000111000100101000000011011101
 epm7256aet144  0101010101   00010111001001010110000011011101
其中，X为0或1中任意数，capture信号可能长度不同，长度相同数字也可能不同，也可能长度和数字都相同，但是不同器件的IDCODE一定不相同，而且都是32位长度。
特性3、边界扫描器件上电以后，则自动装入器件代码(IDCODE)指令，如果没有器件代码指令，则自动装入旁路(BYPASS)指令。
特性4、当装入器件代码指令(IDCODE)时，从TDI(测试数据输入)到TDO(测试数据输出)会选中ID寄存器这条数据传输路径，而ID寄存器保存了该器件的ID代码。器件的ID代码固定为32位，包含了厂商信息、器件型号信息和器件版本号，一种类型的器件其ID代码是唯一的。
一个***包含了多种电路板，一种电路板又有很多块。所有这些电路板在***中插在什么插槽中一般并不固定。这个***包含了一些什么类别的电路板是知道的，但是具体什么板在什么位置并不知道。在进行测试之前，必须了解在哪个位置插了那块电路板。现在一般采用人工填表的方法，通过人工填写一个配置表，这样测试***就知道那个位置是一块什么样的电路板，然后测试***调出该电路板的电路文件，根据这些电路板信息对这一块电路板进行测试。
这种人工配置电路板位置的方法十分烦琐，而且当电路板位置发生变动时，还需要同步更新配置表。本发明利用边界扫描器件的特性可以自动识别电路板类型，解决了需要人工配置电路板位置的问题。
现有技术的技术方案：
现在主要是人工配置的方法，产品开发人员对各个电路板比较熟悉，他会根据电路板实际安插的位置填写一个配置表，指明哪个地址安插的是一种什么类型的电路板。
测试***根据配置表提供的信息，对各个电路板进行测试。
现有技术一的缺点：
1、人工配置，效率低，容易出错。
2、人员需要对产品比较熟悉，对各个电路板比较熟悉。
3、如果电路板安插位置变化，则需要及时更改配置表，否则会测试错误。
发明内容
本发明提供一种自动识别电路板类型的方法，解决现有技术中需要人工配置电路板位置的问题。
本发明的方法，包括下列步骤：
(1)分别选通被测试***中的各电路板，获取其扫描链的组成信息，将数据链路中的数据全部移出来，并保存；
(2)使各电路板扫描链上所有器件进入旁路状态；
(3)记录各电路板上从扫描链移出数字“0”的个数；
(4)判断是否存在有两个或两个以上电路板的扫描链输出“0”的个数相同，如果不存在，则将所有被测电路板标注为不同类型的电路板，并记录其相应的插置位置；如果存在有两个或两个以上电路板的扫描链输出“0”的个数相同，则进行下列步骤；
(5)将输出“0”的个数互不相同的电路板标注为不同类型的电路板，并记录其相应的插置位置；将输出“0”的个数相同的电路板，进行下一步识别；
(6)使电路板扫描链上所有器件进入捕获指令状态，从扫描链移出各个边界扫描器件的指令捕获初始值；
(7)判断上述各初始值是否相同，如果不同，则将该些电路板标注为不同类型的电路板，并记录其相应的插置位置；如果相同，则继续下列步骤；
(8)将步骤(1)中该些电路板移出的数据与各个边界扫描器件的ID代码进行匹配，如果各数据的匹配结果不相同，则将该些电路板标注为不同类型的电路板，并记录其相应的插置位置；如果完全相同，则标注为相同类型的电路板，并记录其相应的插置位置。
上述方法中，如果电路板上存在多条扫描链，可将它们串接成一条扫描链进行识别。
上述步骤(2)包括：根据各电路板扫描链的组成信息，得到最大的指令链长度L，依次选通各电路板，将该L个“1”扫描输入指令寄存器链路。
上述步骤(1)中，将数据链中的数据全部移出来，其移位次数为N*32，其中N为被测试***扫描链中最大的器件个数。
上述使扫描器进入旁路状态和进入指令捕获状态的顺序可以颠倒，不影响电路板类型的识别。
本发明技术方案带来的有益效果：
1、根据本发明方法可以自动识别***中各种电路板的类型，不需要人工干预。
2、当电路板安插位置发生变化，该方法也能自动适应。
3、实现简单方便，节省操作时间，保证了测试的准确性。
附图说明
图1为***级边界扫描测试结构图；
图2为电路板上的边界扫描链结构示意图；
图3为边界扫描器件的基本结构图；
图4为边界扫描器件内部控制器的十六状态机示意图；
图5为本发明方法的流程图。
图符说明：
TAP：Test Access Port，测试存取通道；
TCK：Test ClocK input，测试时钟输入；
TMS：Test Mode Select input，测试模式输入；
TDI：Test Data Input，测试数据输入；
TDO：Test Data Output，测试数据输出；
TRST：Test Reset，测试复位；
eTBC：Embedded Test Bus Controller，嵌入式测试总线控制器；
ASP：Addressable Scan Port，可寻址扫描端口；
PTCK：Primary Test ClocK input，初级测试时钟输入；
PTMS：Primary Test Mode Select input，初级测试模式输入；
PTDI：Primary Test Data Input，初级测试数据输入；
PTDO：Primary Test Data Output，初级测试数据输出；
PTRST：Primary Test Reset，初级测试复位；
PTCK：Secondary Test ClocK input，次级测试时钟输入；
PTMS：Secondary Test Mode Select input，次级测试模式输入；
PTDI：Secondary Test Data Input，次级测试数据输入；
PTDO：Secondary Test Data Output，次级测试数据输出；
PTRST：Secondary Test Reset，次级测试复位；
IR：Instruction Rigister，指令寄存器；
DR：Data Rigister，数据寄存器。
具体实施方式
本发明的依据是每一块电路板上的扫描链的组成情况一般是不一样的，如果两块电路板上的扫描链组成情况不相同，则将这两块电路板视为不同类的电路板。如果器件个数相同，对应位置的器件类型也相同，排列顺序也相同，则为相同类型的电路板。
本发明的实现方法和步骤如下：
步骤1、选通各电路板，获取其扫描链的组成信息，并将数据链路中的全部数据移出来，并保存。通过这一步骤，能够了解到该***有几类电路板，每一类电路板的边界扫描链是由哪些边界扫描器件连接而成的。这些信息是自动识别电路板的基础。
步骤2、如果一个电路板上有多条扫描链，可以将多个扫描链串接为一条扫描链处理。
步骤3、根据各电路板的器件厂商提供的BSDL文件，得到被测***的最大指令链长度，假设为这个长度为L。然后依次选通各块电路板，将L个“1”扫描输入指令寄存器链路。这样，无论哪一条扫描链，置入的测试指令都为全“1”，也就是旁路指令。在步骤3完成以后，各个电路板内扫描链上的所有器件均进入旁路状态。
步骤4、根据各类电路板的边界扫描链连接情况，得到各扫描链中最多的器件个数，假设这个个数为N，然后依次选通各块电路板，将N个“1”扫描输入各条扫描链。由特性1，根据从TDO引脚输出的“0”的个数，可以判断该扫描链上器件的个数，有几个“0”就有几个边界扫描器件。如果每类电路板上的边界扫描链所包含的器件个数是不一样的，则根据这个信息就可以判断出每一个位置的电路板属于哪一类电路板。如果存在不同电路板，其板上边界扫描链所包含的器件个数是一样的，则需要继续执行以下识别过程。
步骤5、依次选通各块电路板，并进入指令捕获状态，这样各个边界扫描器件指令寄存器中均预置了一个特定了指令捕获初始值。每一条扫描链都执行L(最大的指令链长度)次指令移位，对输出的L位信号进行分析，由特性2，对照各种类型电路板上的边界扫描链的预期捕获信号进行匹配，如果能匹配上(即对应的每一位数都相同)，就能识别该电路板类型。一般情况下，各个边界扫描器件的指令捕获初始值是不一样的，这样很容易将电路板的类型识别出来。如果存在两类电路板，它们的指令捕获初始值也是一致的，则还可以采用以下过程继续进行识别。
步骤6、由特性3，可以在电路板上电的时候，就将数据链路中的数据全部移出来。数据移位次数为N*32，其中N为各个扫描链中最大器件个数。对上电以后从TDO移出的数据进行分析，如果能够匹配上相应器件的ID代码，则可以判断出该电路板属于什么类型的电路板。
通过上述步骤，如果所有的识别信息都相同，则可认为是相同类型的电路板。
上述各步骤的顺序可以调整，并不影响识别结果。

Claims (8)

1.一种自动识别电路板类型的方法，包括下列步骤：
(1)分别选通被测试***中的各电路板，获取其扫描链的组成信息，将数据链路中的数据全部移出来，并保存；
(2)使各电路板扫描链上所有器件进入旁路状态；
(3)记录各电路板上从扫描链移出数字“0”的个数；
(4)判断是否存在有两个或两个以上电路板的扫描链输出“0”的个数相同，如果不存在，则将所有被测电路板标注为不同类型的电路板，并记录其相应的插置位置；如果存在有两个或两个以上电路板的扫描链输出“0”的个数相同，则进行下列步骤；
(5)将输出“0”的个数互不相同的电路板标注为不同类型的电路板，并记录其相应的插置位置；将输出“0”的个数相同的电路板，进行下一步识别；
(6)使电路板扫描链上所有器件进入捕获指令状态，从扫描链移出各个边界扫描器件的指令捕获初始值；
(7)判断上述各初始值是否相同，如果不同，则将该些电路板标注为不同类型的电路板，并记录其相应的插置位置；如果相同，则继续下列步骤；
(8)将步骤(1)中该些电路板移出的数据与各个边界扫描器件的ID代码进行匹配，如果各数据的匹配结果不相同，则将该些电路板标注为不同类型的电路板，并记录其相应的插置位置；如果完全相同，则标注为相同类型的电路板，并记录其相应的插置位置。
2.如权利要求1所述的一种自动识别电路板类型的方法，其特征在于：如果电路板上存在多条扫描链，可将它们串接成一条扫描链进行识别。
3.如权利要求1所述的一种自动识别电路板类型的方法，其特征在于：所述步骤(2)包括：根据各电路板扫描链的组成信息，得到最大的指令链长度L，依次选通各电路板，将L个“1”扫描输入指令寄存器链路。
4.如权利要求1所述的一种自动识别电路板类型的方法，其特征在于：所述步骤(1)中，将数据链中的数据全部移出来，其移位次数为N*32，其中N为被测试***扫描链中最大的器件个数。
5.一种自动识别电路板类型的方法，包括下列步骤：
(1)分别选通被测试***中的各电路板，获取其扫描链的组成信息，将数据链路中的数据全部移出来，并保存；
(2)使电路板扫描链上所有器件进入捕获指令状态，从扫描链移出各个边界扫描器件的指令捕获初始值；
(3)判断上述各初始值是否相同，如果不同，则将所有被测电路板标注为不同类型的电路板，并记录其相应的插置位置；如果相同，则继续下列步骤；
(4)使各电路板扫描链上所有器件进入旁路状态；
(5)记录各电路板上从扫描链移出数字“0”的个数；
(6)判断是否存在有两个或两个以上电路板的扫描链输出“0”的个数相同，如果不存在，则将该些电路板标注为不同类型的电路板，并记录其相应的插置位置；如果存在有两个或两个以上电路板的扫描链输出“0”的个数相同，则进行下列步骤；
(7)将输出“0”的个数互不相同的电路板标注为不同类型的电路板，并记录其相应的插置位置；将输出“0”的个数相同的电路板，进行下一步识别；
(8)将步骤(1)中该些电路板移出的数据与各个边界扫描器件的ID代码进行匹配，如果各数据的匹配结果不相同，则将该些电路板标注为不同类型的电路板，并记录其相应的插置位置；如果完全相同，则标注为相同类型的电路板，并记录其相应的插置位置。
6.如权利要求5所述的一种自动识别电路板类型的方法，其特征在于：如果电路板上存在多条扫描链，可将它们串接成一条扫描链进行识别。
7.如权利要求5所述的一种自动识别电路板类型的方法，其特征在于：所述步骤(4)包括：根据各电路板扫描链的组成信息，得到最大的指令链长度L，依次选通各电路板，将L个“1”扫描输入指令寄存器链路。
8.如权利要求5所述的一种自动识别电路板类型的方法，其特征在于：所述步骤(1)中，将数据链中的数据全部移出来，其移位次数为N*32，其中N为被测试***扫描链中最大的器件个数。
CNB031503411A 2003-07-28 2003-07-28 一种自动识别电路板类型的方法 Expired - Fee Related CN100370264C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031503411A CN100370264C (zh) 2003-07-28 2003-07-28 一种自动识别电路板类型的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031503411A CN100370264C (zh) 2003-07-28 2003-07-28 一种自动识别电路板类型的方法

Publications (2)

Publication Number Publication Date
CN1576865A CN1576865A (zh) 2005-02-09
CN100370264C true CN100370264C (zh) 2008-02-20

Family

ID=34579794

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031503411A Expired - Fee Related CN100370264C (zh) 2003-07-28 2003-07-28 一种自动识别电路板类型的方法

Country Status (1)

Country Link
CN (1) CN100370264C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103675531B (zh) * 2013-11-27 2017-01-25 华为终端有限公司 识别器件类别的电路、电路板、终端设备及信号控制器
CN107957698B (zh) * 2017-12-01 2024-07-09 华侨大学 一种控制模块***电路的辨识电路及方法
CN112838668B (zh) * 2019-11-22 2024-05-17 华为数字能源技术有限公司 一种断路器识别方法、装置和设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5333139A (en) * 1992-12-30 1994-07-26 Intel Corporation Method of determining the number of individual integrated circuit computer chips or the like in a boundary scan test chain and the length of the chain
US5416409A (en) * 1992-03-23 1995-05-16 Ministor Peripherals International Limited Apparatus and method for testing circuit board interconnect integrity
US5644580A (en) * 1993-11-29 1997-07-01 Motorola, Inc. Boundary-scan testable system and method
CN1211323A (zh) * 1996-02-06 1999-03-17 三星电子株式会社 利用联合测试行动组织标准的i/o状态翻转测试方法
JP2000039463A (ja) * 1998-07-22 2000-02-08 Nec Corp 電子部品実装基板及びその試験方法
JP2001305187A (ja) * 2000-04-21 2001-10-31 Konica Corp 回路基板、および、回路基板の検査装置
US20020138801A1 (en) * 2001-03-01 2002-09-26 Laung-Terng Wang Method and apparatus for diagnosing failures in an integrated circuit using design-for-debug (DFD) techniques
US20030023913A1 (en) * 2001-07-25 2003-01-30 Mitsubishi Denki Kabushiki Kaisha Testing device of semiconductor integrated circuit and test method therefor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416409A (en) * 1992-03-23 1995-05-16 Ministor Peripherals International Limited Apparatus and method for testing circuit board interconnect integrity
US5333139A (en) * 1992-12-30 1994-07-26 Intel Corporation Method of determining the number of individual integrated circuit computer chips or the like in a boundary scan test chain and the length of the chain
US5644580A (en) * 1993-11-29 1997-07-01 Motorola, Inc. Boundary-scan testable system and method
CN1211323A (zh) * 1996-02-06 1999-03-17 三星电子株式会社 利用联合测试行动组织标准的i/o状态翻转测试方法
JP2000039463A (ja) * 1998-07-22 2000-02-08 Nec Corp 電子部品実装基板及びその試験方法
JP2001305187A (ja) * 2000-04-21 2001-10-31 Konica Corp 回路基板、および、回路基板の検査装置
US20020138801A1 (en) * 2001-03-01 2002-09-26 Laung-Terng Wang Method and apparatus for diagnosing failures in an integrated circuit using design-for-debug (DFD) techniques
US20030023913A1 (en) * 2001-07-25 2003-01-30 Mitsubishi Denki Kabushiki Kaisha Testing device of semiconductor integrated circuit and test method therefor

Also Published As

Publication number Publication date
CN1576865A (zh) 2005-02-09

Similar Documents

Publication Publication Date Title
CN101038325B (zh) 一种测试芯片的方法及装置
US6681359B1 (en) Semiconductor memory self-test controllable at board level using standard interface
US6449755B1 (en) Instruction signature and primary input and primary output extraction within an IEEE 1149.1 compliance checker
JP4055980B2 (ja) デジタル回路試験装置
US7661048B2 (en) Apparatus and method for embedded boundary scan testing
US6256760B1 (en) Automatic test equipment scan test enhancement
US4963824A (en) Diagnostics of a board containing a plurality of hybrid electronic components
US6012155A (en) Method and system for performing automatic extraction and compliance checking of an IEEE 1149.1 standard design within a netlist
US5819025A (en) Method of testing interconnections between integrated circuits in a circuit
EP1430319A2 (en) Electronic device
US7269770B1 (en) AC coupled line testing using boundary scan test methodology
US7137086B2 (en) Assertion checking using two or more cores
US7181705B2 (en) Hierarchical test circuit structure for chips with multiple circuit blocks
US6029261A (en) Test circuit and system for interconnect testing of high-level packages
IE20080066A1 (en) On-chip testing
CN108388492A (zh) 多dsp芯片调试控制方法及装置
CN100427964C (zh) 一种电路板的边界扫描测试方法
EP0849678B1 (en) A system and method for testing electronic devices
CN109196481A (zh) 通过启用动态jtag测试模式进入及所有jtag引脚的共享来增加数据传输处理量
CN100370264C (zh) 一种自动识别电路板类型的方法
CN101144844B (zh) 一种芯片焊接质量的检测方法
CN101470170B (zh) Jtag链路测试方法及其装置
CN100370430C (zh) 一种边界扫描链自测方法
US6651197B1 (en) Method for determining the optimum locations for scan latches in a partial-scan IC built in self test system
Maierhofer Hierarchical self-test concept based on the JTAG standard

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080220

Termination date: 20160728

CF01 Termination of patent right due to non-payment of annual fee