CN100362639C - 堆栈芯片的半导体封装件及其制法 - Google Patents

堆栈芯片的半导体封装件及其制法 Download PDF

Info

Publication number
CN100362639C
CN100362639C CNB2005100076177A CN200510007617A CN100362639C CN 100362639 C CN100362639 C CN 100362639C CN B2005100076177 A CNB2005100076177 A CN B2005100076177A CN 200510007617 A CN200510007617 A CN 200510007617A CN 100362639 C CN100362639 C CN 100362639C
Authority
CN
China
Prior art keywords
chip
heat sink
stack
unit
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100076177A
Other languages
English (en)
Other versions
CN1819129A (zh
Inventor
黄建屏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB2005100076177A priority Critical patent/CN100362639C/zh
Publication of CN1819129A publication Critical patent/CN1819129A/zh
Application granted granted Critical
Publication of CN100362639C publication Critical patent/CN100362639C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明是一种堆栈芯片的半导体封装件及其制法，该半导体封装件包括：芯片载体；接置并电性连接到该芯片载体上的第一芯片；形成有多个贯穿开口的散热件，接置在该第一芯片上且未接触到该芯片载体；接置在该散热件上的第二芯片，且该第二芯片借由穿过该散热件贯穿开口的导线电性连接到该芯片载体；以及形成在该芯片载体上的封装胶体，包覆该第一、第二芯片、导线及散热件；本发明在该多芯片的半导体封装件中整合了散热结构，提高了芯片的散热效率，可采用批次方式结合芯片与散热结构，借以降低封装成本与提高封装效率。

Description

堆栈芯片的半导体封装件及其制法
技术领域
本发明是关于一种堆栈芯片的半导体封装件及其制法，特别是关于一种整合散热件与堆栈芯片的半导体封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐向多功能、高性能的方向发展，以满足半导体封装件高集成度(Integration)及微型化(Miniaturization)的封装需求。为了提高单一半导体封装件的性能与容量，符合电子产品小型化、大容量与高速化的趋势，现有产品多半是将半导体封装件以多芯片模块(Multi Chip Module；MCM)的形式呈现。这种封装件可缩减整体封装件体积并提高电性功能，因此成为一种封装的主流。它是在单一封装件的芯片载体上接置至少两个半导体芯片(semiconductor chip)，且每一个芯片与芯片载体(chip carrier)间均是以垂直堆栈(stack)的方式接置。
现有技术中使用的一种堆栈式多芯片结构是将下层芯片利用倒装芯片技术(Flip Chip)电性连接到基板(substrate)，并将上层芯片利用引线结合技术(Wire Bonding)电性连接到基板。以下配合图1和图2，对美国专利第5,815,372号案及第6,462,405号案进行说明。
图1是现有的堆栈式球栅阵列型芯片封装结构。如图所示，该芯片封装结构包括：基板100，具有正面100a和背面100b；第一芯片110，具有有源面110a和非有源面110b，且有源面110a借由倒装芯片技术利用焊料凸块111电性连接到基板100的正面100a；第二芯片120，具有有源面120a和非有源面120b，且非有源面120b是借由粘胶层121粘贴到第一芯片110的非有源面110b；多条导线140，从第二芯片120的有源面120a向下打线至基板100的正面100a，将第二芯片120电性连接到基板100；封装胶体150，包覆两个堆栈的芯片110、120；以及球栅阵列(ball grid array)160，是植置在基板100的背面100b，作为该封装单元上的外部电性连接点。
然而上述堆栈式球栅阵列型芯片封装结构的一项缺点在于，高度集成化半导体芯片在运行时，会产生大量的热量，包覆半导体芯片的封装胶体是导热系数仅0.8w/m-k的不良传热树脂材质形成，使热量的逸散效率不佳，这会危及半导体芯片的性能及使用寿命。也就是由于其中所封装的芯片110、120并未设置散热结构，使芯片110、120在实际操作时产生的热量会累积在两个芯片110、120之间。此外，因下层芯片110产生的热量会传导到上层芯片120，使得上层芯片120更容易受到热应力的破坏。
图2是现有的具有散热效率的堆栈式球栅阵列型芯片封装结构。如图所示，该芯片封装结构与图1所示大致相同，主要差异在于它增加了封装结构的散热效率，就是在基板100上加装散热块230。该散热块230具有支撑部231和顶部232，且其支撑部231支撑在基板100的正面100a上，顶部232则置于上层芯片120的上方。该设施使得两个芯片110、120实际操作时产生的热量，首先会传导到介于第二芯片120与散热块230间的封装树脂上，接着再经由散热块230发散到周围环境。图2所示的封装结构因此比图1具有更高的散热效率。
然而图2所示的封装结构实际应用时，因该散热块230并未直接接触到两个芯片110、120的非有源面120a、120b，芯片产生的热量经由热阻值高的树脂再间接传导到散热块230上，因此其散热效率提高的非常有限。
请参阅图3，针对上述现有技术的缺点，美国专利第6,472,741号案揭示了一种具有高散热效率的堆栈式球栅阵列型芯片封装结构，它主要包括：具有正面300a和背面300b的基板300；具有有源面310a和非有源面310b的第一芯片310，且有源面310a借由倒装芯片技术电性连接至该基板300的正面300a；具有支撑部330和顶部337及底部339的散热块338，且顶部337形成有至少一个穿线孔336，该散热块338的支撑部330安置在该基板300的正面300a上，底部339则导热性地接置至该第一芯片310的非有源面310b；具有有源面320a和非有源面320b的第二芯片320，且非有源面320b导热性地接置在该散热块338的顶部337上；多条导线340，从该第二芯片320的有源面320a上穿过该散热块338顶部337上的穿线孔336，打线至该基板300的正面300a上，将该第二芯片320电性连接到该基板300；封装胶体350，包覆该基板300的正面300a、第一芯片310、散热块338、第二芯片320及导线340；以及多个接置在该基板300背面300b的焊球360。通过该散热块338的顶部337直接接触到两个芯片310、320的非有源面310b、320b，因此可提供比图2所示的现有技术更高的散热效率。
但是为符合电子产品的轻、薄、短、小、高功能的要求，相对地半导体封装结构的尺寸要求越来越小，因此，芯片级封装(Chip ScalePackage，SP)结构，例如薄型球栅阵列封装(TFBGA)的需求即越来越多，但是由于该芯片级封装(CSP)的半导体封装件强调基板尺寸与芯片大小相当，且供芯片导线焊接的区域仅能形成在供芯片粘置区域(Die-Attaching Area)到基板边缘之间的部位，无法提供收纳散热块支撑部的空间，因此上述美国专利第6,472,741号案所揭示的具有支撑部的散热块即会因该CSP结构中的基板无多余空间可供接置散热块的支撑部，而使该散热块无法应用在CSP封装结构中或具有高密度布线的基板上，况且在此工艺中为配合该散热块支撑部的设置也会造成基板制作上的困扰。
另外，美国专利第6,472,743号在基板角端处设置焊球(solder ball)作为该散热块的支撑部，但是该工艺要涉及基板结构的变更，同时因该焊球高度不易控制，导致接置其上的散热块产生偏斜，甚至触碰到芯片信号导线而发生短路，造成工艺上的不便、可靠性的下降与费用的增加。且在该工艺中，为配合该散热块支撑部的设置，同样会造成基板制作上的困扰。
再者，上述这些半导体封装件，由于散热块与芯片的粘结须精确控制以避免倾斜问题的发生，该半导体封装件的封装无法以批次(Batch-type)的方式粘结芯片与散热块；也就是散热块必须与对应的芯片逐一粘接，增加了整体封装工艺的复杂性与所需的时程，所以不利封装成本的降低与封装效率的提高。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种堆栈芯片的半导体封装件及其制法，能够有效地在该多芯片的半导体封装件中整合散热结构，进而提高其散热效率。
本发明的另一目的在于提供一种堆栈芯片的半导体封装件及其制法，它不受芯片级封装(CSP)结构的面积限制，有效地在该多芯片的半导体封装件中整合散热结构。
本发明的又一目的在于提供一种堆栈芯片的半导体封装件及其制法，可提高多芯片的半导体封装件的散热及电性品质。
本发明的再一目的在于提供一种堆栈芯片的半导体封装件及其制法，在不需使散热件支撑于基板的情况下，在封装件中整合散热结构。
本发明的还一目的在于提供一种堆栈芯片的半导体封装件及其制法，使散热件整合在半导体封装件时不会发生倾斜问题，进而提高制成品的优良率。
本发明的还一目的在于提供一种堆栈芯片的半导体封装件及其制法，可简化整体封装工艺的复杂性与所需的时程，进而采用批次(Batch-type)的方式结合芯片与散热结构，降低封装成本与提高封装效率。
为达上述及其它目的，本发明的堆栈芯片的半导体封装件的制法包括：制备包括多个芯片载体单元的芯片载体模块片，在各该芯片载体单元的预设位置接置第一芯片，使该第一芯片电性连接到该芯片载体单元；提供包括有多个散热件单元的散热件模块片，该散热件单元的尺寸对应于该芯片载体单元的尺寸，且各该散热件单元周围形成有多个贯穿开口，使各该散热件单元对应接置在各该第一芯片上；在各该散热件单元上接置第二芯片，并使该第二芯片借由穿过该散热件模块片贯穿开口的导线电性连接到该芯片载体单元；进行封装模压工艺，使封装胶体完整包覆位于该芯片载体模块片上的第一、第二芯片及散热件模块片；以及进行切单作业，沿各该芯片载体单元周围及散热件单元周围的贯穿开口进行切割，制成整合有散热件的堆栈芯片的半导体封装件。
该第一芯片是以倒装芯片方式以其有源面接置并电性连接到该芯片载体，供该散热件直接接置在该芯片非有源面上；该第一芯片也可以其非有源面接置在芯片载体后，再以打线方式进行电性连接，该散热件可间隔一缓冲垫片接置到该第一芯片有源面上未影响打线区域；该芯片载体的类型是基板；该散热件表面与封装胶体接触部分可进行黑化或棕化处理，借以增加散热件与封装胶体间的接着力。
通过上述工艺，本发明也提供一种堆栈芯片的半导体封装件，该半导体封装件包括：芯片载体；接置并电性连接到该芯片载体上的第一芯片；形成有多个贯穿开口的散热件，接置在该第一芯片上且未接触到该芯片载体；接置在该散热件上的第二芯片，且该第二芯片借由穿过该散热件贯穿开口的导线电性连接到该芯片载体；以及形成在该芯片载体上的封装胶体，包覆该第一、第二芯片、导线及散热件。该散热件部分侧面外露出该封装胶体。其中该第一芯片可以倒装芯片或打线方式电性连接至该芯片载体；在采用倒装芯片方式电性连接第一芯片与芯片载体时，可将该散热件直接接置在该第一芯片的非有源面，相对在采用打线方式电性连接第一芯片与芯片载体时，可先在该第一芯片有源面上未影响导线设置处接置与芯片热膨胀系数(CTE，Coefficient of Thermal Expansion)相当的缓冲垫片(Buffer Pad)后，再在该缓冲垫片上接置该散热件，避免散热件与第一芯片直接的粘接会碰触至导线，同时可降低散热件与芯片热膨胀系数的不同在两者直接粘接的情况下散热件对芯片产生的热应力。
在本发明的实施例中，该芯片载体是薄型球栅阵列封装(TFBGA)基板，且在该基板底面上植接有多个焊球作为芯片与外界装置电性连接的介质。
该芯片载体还可以是LGA(LAND GRID ARRAY)基板，供芯片经由多个排列在该基板底面的金属接点电性连接到外部装置。
在此应特别注意，本发明的半导体封装件及其制法中，该芯片载体的选择以及芯片与芯片载体间使用的电性连接方式，在不违背本发明的精神及范畴下，可加以组合变化，且均是本发明所涵盖的特征。
综上所述，本发明的堆栈芯片的半导体封装件及其制法可将散热件直接通过粘着层接置到第一芯片上，能够有效地在该多芯片的半导体封装件中整合散热结构，提高了半导体封装件的散热效率；本发明不受芯片级封装(CSP)结构的面积限制，能够有效地在该多芯片的半导体封装件中整合散热结构，因而提高了多芯片的半导体封装件的散热效率及电性品质。本发明在不需使散热件支撑于基板的情况下，在封装件中整合散热结构，使散热件整合在半导体封装件时不会发生倾斜问题，进而提高制成品的优良率。因此本发明可简化整体封装工艺的复杂性与所需的时程，进而采用批次(Batch-type)的方式结合芯片与散热结构，降低封装成本与提高封装效率。
附图说明
图1是现有堆栈式球栅阵列型芯片封装结构的剖面示意图；
图2是现有具有散热结构的堆栈式球栅阵列型芯片封装结构的剖面示意图；
图3是美国专利第6,472,741号案的半导体封装件剖面示意图；
图4A至图4H是本发明的堆栈芯片的半导体封装件制法实施例1的剖面示意图；
图4E’是对应图4E的俯视图，显示接置在散热件单元上的第二芯片借由穿过散热件模块片贯穿开口的导线电性连接到基板单元；
图5A至图5C是可整合在本发明的堆栈芯片的半导体封装件中的散热件模块片示意图；
图6是本发明的堆栈芯片的半导体封装件实施例2的剖面示意图；
图7是本发明的堆栈芯片的半导体封装件实施例3的剖面示意图；以及
图8是本发明的堆栈芯片的半导体封装件实施例4的剖面示意图。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式。
实施例1
本发明的半导体封装件包括：芯片载体；接置并电性连接到该芯片载体上的第一芯片41；形成有多个贯穿开口的散热件43，接置在该第一芯片41上且未接触到该芯片载体；接置在该散热件上的第二芯片42，且该第二芯片42借由穿过该散热件43贯穿开口430的导线电性连接到该芯片载体；以及形成在该芯片载体上的封装胶体45，包覆该第一芯片41、第二芯片42、导线及散热件43。其中，该芯片载体是基板单元40.
请参阅图4A至图4H，它是本发明的堆栈芯片的半导体封装件制法实施例1的工艺示意图。
如图4A及4B图所示，首先，提供一基板模块片40A，该基板模块片40A是由多个基板单元40以阵列方式排列构成，该基板单元40具有第一表面401以及与该第一表面相对应的第二表面402，在该基板单元40第一表面401上设置有多个第一焊垫403及第二焊垫404，该第一焊垫403集中在该基板单元40第一表面401中央，供第一芯片41通过倒装芯片方式接置并电性连接，该第二焊垫404分布在该基板单元40第一表面401的四周，供后续第二芯片借由导线技术进行电性连接。其中，该第一芯片41具有有源面411及非有源面412，该第一芯片41借由其有源面411并通过导电材料410，以倒装芯片方式电性连接至该基板单元40第一表面400的第一焊垫403上。需注意的是，该基板单元40除了以阵列方式排列外，也可以直条方式排列，如果工艺条件许可也可采用单颗基板单元的方式进行。
如图4C及图4D所示，提供包括有多个散热件单元43的散热件模块片43A，该散热件单元43的尺寸对应于该基板单元40的尺寸，且各该散热件单元43周围形成有多个贯穿开口430，使各该散热件单元43通过导热粘着层(未标出)对应接置在各该第一芯片41的非有源面412上。还可对该散热件模块片43A进行黑化或棕化处理，借以提供后续该散热件单元43与封装胶体间良好的接合作用；且各该相邻的散热件单元43的贯穿开口430彼此相通，供后续分离各该散热件单元时，减少切割刀具的耗损。
如图4E所示，在各该散热件单元43上接置第二芯片42，并使该第二芯片42借由穿过该散热件模块片43A贯穿开口430的导线44电性连接到该基板单元40。该第二芯片42具有有源面421及非有源面422，该第二芯片42是以非有源面422接置在该散热件单元43，且穿过该散热件模块片43A贯穿开口430的导线44，将该第二芯片42电性连接到该基板单元40第一表面401上的第二焊垫404。
另请参阅图4E’，它是对应图4E的俯视图，显示第二芯片42接置在该散热件单元43上，并以穿过该散热件模块片43A贯穿开口430的导线44，电性连接到该基板单元40上的第二焊垫404。
如图4F所示，进行封装模压工艺，使封装胶体45完整包覆位于该芯片载体模块片40A上的第一、第二芯片41、42及散热件模块片43A。也就是将该结合有散热件模块片43A、第一芯片41、第二芯片42及基板模块片40A的结构体置入封装模具的模穴(未标出)中，进行模压作业，形成用于包覆该散热件模块片43A、第一、第二芯片41、42及导线44的封装胶体45。
如图4G所示，进行切单作业，沿各该芯片载体单元40及散热件单元43边缘进行切割，形成多个整合有散热件的堆栈芯片半导体封装件(如图4H所示)。由于在进行切单工艺中，切割刀具主要是通过该散热件模块片43A的贯穿开口430，因此其所受耗损较小，且不易产生毛边问题，有利于切割工艺的进行与成本控制，同时有利于封装结构的大量生产。此外，也可在该基板模块片40A的各基板单元40的第二表面402上植接多个例如焊球的导电组件46，供该芯片41、42与外界装置形成电性连接关系。该切单与植球的工艺，是以卡具(未标出)将植球完成的半成品真空吸附在封装胶体45上，在切单作业进行时及完成后，经切单后的各半成品仍能吸附在卡具上；当然，该例如焊球的导电组件46的设置也可在后续完成基板单元切单工艺后再进行。
通过上述工艺生产的整合有散热件的堆栈芯片封装件，可通过该散热件43逸散芯片产生的热量，同时，各该散热件43与第一及第二芯片41、42的接合是以批次方式进行的，所以可简化工艺、减少耗时及降低成本。
另请参阅图5A及图5B，它是另一种可整合在本发明的堆栈芯片的半导体封装件中的散热件模块片43B，除了在各该散热件单元43周围形成供第二芯片导线通过的贯穿开口430外，还在各该散热件单元43相接角端形成切割槽(Slots)431，或扩大贯穿开口430尺寸，进一步减少切单作业时的切割刀磨损；另如图5C所示，在该散热件模块片43C中，若切单工艺许可且为扩大散热件的散热面积，可使各该散热件单元43周围的贯穿开口430非共通连接在一起，在切单后仍可在散热件单元保留较多的散热面积。
实施例2
请参阅图6，它是参照本发明上述堆栈芯片的半导体封装件制法所制成的半导体封装件实施例2的剖面示意图。本发明的该半导体封装件是通过相似于制备实施例1的方法制成的，不同之处是本实施例2的半导体封装件中，在进行第二芯片52的打线作业时，利用该散热件53作为接地面，将第二芯片52通过接地导线540电性连接到该散热件53，借以提高该半导体封装件的电性功能。其中在该散热件53上为了提高该接地导线(金线)的连接效果，在该散热件上供导线连接位置镀银，提高了接合性。
实施例3
请参阅图7，它是参照本发明上述堆栈芯片的半导体封装件制法制成的半导体封装结构实施例3的剖面示意图。本发明的该半导体封装结构是通过相似于制备实施例1的半导体结构的方法制成的，不同之处在于，本实施例使用的芯片载体是LGA(LAND GRID ARRAY)基板60，使第一及第二芯片61、62可以经由多个排列在该LGA基板60底面的金属接点60a电性连接到外部装置。
实施例4
请参阅图8，它是参照本发明上述堆栈芯片的半导体封装件制法制成的半导体封装结构实施例4的剖面示意图。本发明的该半导体封装结构是通过相似于制备实施例1的半导体结构的方法制成的，不同之处在于，本实施例的第一芯片71是以打线方式电性连接到该基板单元70。该第一芯片71的非有源面712接置在该基板单元70上，并通过导线77电性连接到该基板单元70，另在该芯片71的有源面711上未影响导线77设置处，可接置与该第一芯片71的热膨胀系数相当的缓冲垫片78，并在该缓冲垫片78上设置形成有贯穿开口730的散热件73，在该散热件73上接置第二芯片72，并使该第二芯片72借由穿过该贯穿开口730的导线74电性连接到该基板单元70。
该缓冲垫片78的大小限制在不会干涉到导线77的范围内，且其厚度须略高于导线77线弧的顶点，在该缓冲垫片78上接置散热件73时，该散热件73不会碰触到导线77，同时，该缓冲垫片78可消释在高温环境下散热件73因热膨胀系数的不同对该第一及第二芯片71、72产生的热应力，且令第一及第二芯片71、72产生的热量借由该缓冲垫片78传递到该散热件73。该缓冲垫片78可以是废弃的芯片(Dummydie)，若材料许可，也可采用铜、铝等金属材质。
在此应特别注意，本发明上述各个实施例的半导体封装件及其制法中，该芯片载体的选择以及芯片与芯片载体之间使用的电性连接方式，在不违背本发明精神及范畴下，可加以组合变化，且其均是本发明涵盖的特征。
因此，本发明的堆栈芯片的半导体封装件及其制法是将散热件直接接置到第一芯片上，无需在该散热件上另外设置支撑部而占据基板的使用空间，所以可适合制作芯片级封装结构。且本发明可对应采用模块化大量生产技术，提供包括多个芯片载体单元的芯片载体模块片以及包括有多个散热件单元的散热件模块片，且在该相邻散热件单元周围形成有共同的贯穿开口，在该芯片载体模块片上依次接置第一芯片、散热件模块片及第二芯片，并使该第二芯片通过穿过该散热件模块片贯穿开口的导线电性连接到该芯片载体模块片，在完成封装模压工艺后即可沿各该芯片载体单元及散热件单元进行切单作业，且该切割刀具是通过该散热件模块片的贯穿开口，大量形成多个整合有散热件的堆栈芯片封装件，且因该切割刀具是通过该散热件模块片的贯穿开口，这样即可避免切割刀具过度磨损，有利于切割工艺的进行与切割成本控制，同时便于量产该封装件。
此外，本发明中是以批次方式进行生产，可简化工艺、减少封装的耗时以及降低成本，在模压工艺中使封装胶体完整包覆该散热件及芯片后，再进行切单作业，避免现有半导体封装工艺中散热件必须与对应的芯片逐一粘接的复杂性与高成本。

Claims (18)

1.一种堆栈芯片的半导体封装件制法，其特征在于，该制法包括：
制备包括多个芯片载体单元的芯片载体模块片，在各该芯片载体单元的预设位置接置第一芯片，使该第一芯片电性连接到该芯片载体单元；
提供包括有多个散热件单元的散热件模块片，该散热件单元的尺寸对应于该芯片载体单元的尺寸，且各该散热件单元周围形成有多个贯穿开口，使各该散热件单元对应接置在各该第一芯片上；
在各该散热件单元上接置第二芯片，并使该第二芯片借由穿过该散热件模块片贯穿开口的导线电性连接到该芯片载体单元；
进行封装模压工艺，使封装胶体完整包覆位于该芯片载体模块片上的第一、第二芯片及散热件模块片；以及
进行切单作业，沿各该芯片载体单元周围及散热件单元周围的贯穿开口进行切割，制成在堆栈芯片中整合该散热件的半导体封装件。
2.如权利要求1所述的堆栈芯片的半导体封装件制法，其特征在于，该芯片载体是基板，该基板类型是TFBGA及LGA中的一种，且模块形态是采用矩阵式排列及条状排列中的一种。
3.如权利要求1所述的堆栈芯片的半导体封装件制法，其特征在于，该第一芯片是以倒装芯片或打线方式电性连接到该芯片载体单元。
4.如权利要求1所述的堆栈芯片的半导体封装件制法，其特征在于，在该第一芯片接置并电性连接到该芯片载体单元后，还可先在该第一芯片上接置缓冲垫片，再在该缓冲垫片上接置该散热件模块片。
5.如权利要求4所述的堆栈芯片的半导体封装件制法，其特征在于，该缓冲垫片的材料是废弃芯片及金属中的一种。
6.如权利要求1所述的堆栈芯片的半导体封装件制法，其特征在于，该散热件模块片是经过黑化或棕化处理，以提供其与封装胶体之间良好的接合作用。
7.如权利要求1所述的堆栈芯片的半导体封装件制法，其特征在于，该散热件模块片在各该相邻的散热件单元的贯穿开口彼此相通，在切单工艺时，切单刀具得以通过该贯穿开口。
8.如权利要求1所述的堆栈芯片的半导体封装件制法，其特征在于，该散热件模块片在各该散热件单元相接角端形成有切割槽。
9.如权利要求1所述的堆栈芯片的半导体封装件制法，其特征在于，该芯片载体单元设置有导电组件，供该第一及第二芯片与外界装置形成电性连接关系。
10.如权利要求1所述的堆栈芯片的半导体封装件制法，其特征在于，该散热件单元可作为接地面，将第二芯片通过接地导线电性连接到该散热件单元。
11.一种堆栈芯片的半导体封装件，其特征在于，该半导体封装件包括：
芯片载体；
接置并电性连接到该芯片载体上的第一芯片；
形成有多个贯穿开口的散热件，接置在该第一芯片上且未接触到该芯片载体；
接置在该散热件上的第二芯片，且该第二芯片借由穿过该散热件贯穿开口的导线电性连接到该芯片载体；以及
形成在该芯片载体上的封装胶体，包覆该第一、第二芯片、导线及散热件。
12.如权利要求11所述的堆栈芯片的半导体封装件，其特征在于，该芯片载体是基板，该基板类型是TFBGA及LGA中的一种。
13.如权利要求11所述的堆栈芯片的半导体封装件，其特征在于，该第一芯片是以倒装芯片或打线的方式电性连接到该芯片载体。
14.如权利要求11所述的堆栈芯片的半导体封装件，其特征在于，该第一芯片与散热件之间间隔有缓冲垫片。
15.如权利要求14所述的堆栈芯片的半导体封装件，其特征在于，该缓冲垫片的材料是废弃芯片及金属中的一种。
16.如权利要求11所述的堆栈芯片的半导体封装件，其特征在于，该散热件是经过黑化或棕化处理，提供其与封装胶体之间良好的接合作用。
17.如权利要求11所述的堆栈芯片的半导体封装件，其特征在于，该芯片载体设置有导电组件，供该第一及第二芯片与外界装置形成电性连接关系。
18.如权利要求11所述的堆栈芯片的半导体封装件，其特征在于，该散热件可作为接地面，将第二芯片通过接地导线电性连接到该散热件。
CNB2005100076177A 2005-02-07 2005-02-07 堆栈芯片的半导体封装件及其制法 Expired - Fee Related CN100362639C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100076177A CN100362639C (zh) 2005-02-07 2005-02-07 堆栈芯片的半导体封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100076177A CN100362639C (zh) 2005-02-07 2005-02-07 堆栈芯片的半导体封装件及其制法

Publications (2)

Publication Number Publication Date
CN1819129A CN1819129A (zh) 2006-08-16
CN100362639C true CN100362639C (zh) 2008-01-16

Family

ID=36919051

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100076177A Expired - Fee Related CN100362639C (zh) 2005-02-07 2005-02-07 堆栈芯片的半导体封装件及其制法

Country Status (1)

Country Link
CN (1) CN100362639C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101442012B (zh) * 2007-11-20 2010-10-27 华东科技股份有限公司 小窗口模封切割方法及形成的封装构造
CN104269385B (zh) * 2014-10-21 2017-12-19 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650006B2 (en) * 2001-05-25 2003-11-18 Siliconware Precision Industries Co., Ltd. Semiconductor package with stacked chips
US6716676B2 (en) * 2001-06-04 2004-04-06 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
CN1174484C (zh) * 2000-11-17 2004-11-03 矽品精密工业股份有限公司 具有散热结构的半导体封装件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1174484C (zh) * 2000-11-17 2004-11-03 矽品精密工业股份有限公司 具有散热结构的半导体封装件
US6650006B2 (en) * 2001-05-25 2003-11-18 Siliconware Precision Industries Co., Ltd. Semiconductor package with stacked chips
US6716676B2 (en) * 2001-06-04 2004-04-06 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same

Also Published As

Publication number Publication date
CN1819129A (zh) 2006-08-16

Similar Documents

Publication Publication Date Title
US7550847B2 (en) Packaged microelectronic devices and methods for packaging microelectronic devices
US6781242B1 (en) Thin ball grid array package
US7521285B2 (en) Method for fabricating chip-stacked semiconductor package
CN101512762B (zh) 用于半导体电路小片的三维封装的可堆叠封装
EP0657921B1 (en) Semiconductor device and method of producing the same
US7372151B1 (en) Ball grid array package and process for manufacturing same
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
US8343808B2 (en) Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
TW202034481A (zh) 晶片封裝方法及晶片結構
US7981796B2 (en) Methods for forming packaged products
US20070210425A1 (en) Integrated circuit package system
CN1221027C (zh) 具有散热结构的半导体封装件
WO2006018671A1 (en) Mixed wire semiconductor lead frame package
US20110300671A1 (en) Leadframe-based semiconductor package and fabrication method thereof
CN105097760A (zh) 半导体封装件及其制法与承载结构
US20030110625A1 (en) Method of manufacturing multi-chip stacking package
CN1855450A (zh) 高散热性的半导体封装件及其制法
CN100362639C (zh) 堆栈芯片的半导体封装件及其制法
CN1172369C (zh) 具散热片的半导体封装件
CN100446200C (zh) 散热型封装结构及其制法
CN2598137Y (zh) 芯片封装结构
CN1153285C (zh) 具有散热结构的半导体封装件
CN101459154B (zh) 导线架及应用该导线架的封装结构
CN100395888C (zh) 半导体封装件及其制法
CN206179856U (zh) 一种高密度芯片重布线封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080116

Termination date: 20200207

CF01 Termination of patent right due to non-payment of annual fee