CN100358238C - 资料回复***及其方法 - Google Patents
资料回复***及其方法 Download PDFInfo
- Publication number
- CN100358238C CN100358238C CNB021415560A CN02141556A CN100358238C CN 100358238 C CN100358238 C CN 100358238C CN B021415560 A CNB021415560 A CN B021415560A CN 02141556 A CN02141556 A CN 02141556A CN 100358238 C CN100358238 C CN 100358238C
- Authority
- CN
- China
- Prior art keywords
- data
- signal
- circuit
- phase place
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
一种资料回复***及其方法,其包含一过取样电路、一相位侦测电路、一资料选取电路、一资料重叠/略过侦测电路、以及一资料更正电路,该过取样电路以n倍频率对输入讯号进行过取样;该相位侦测电路接收该过取样电路所取样的过取样讯号,配合上次最后一笔过取样讯号以进行相位侦测;该资料选取电路接收该相位侦测电路所测得的相位讯号,以将该过取样讯号分成n组并选取一组m位元资料作输出;该资料重叠/略过侦测电路根据该相位讯号与上次相位讯号的关系,以决定是否有资料重叠/略过的情形;该资料更正电路在有资料童叠/略过时,将资料予以更正。
Description
技术领域
本发明是关于一种资料回复***及其方法,尤指一种在序列传输中资料回复的***及方法。
背景技术
于高速序列传输中,在对序列资料(serial data)进行取样时会产生时脉歪斜(clock skew)的问题,其主要原因在于用来决定取样时间的相位(phase)的恢复时脉(recovered clock)与被取样的序列资料不同相位,一种直接的解决方法即对被取样的序列资料进行过取样(Over Sampling),由提高取样频率来避免可能产生的时脉歪斜。在美国专利第5,905,769号案即提出一种基于过取样以解决对序列资料进行取样时所产生的时脉歪斜的问题,其以运用上一资料窗的相位讯号,来对此次取样资料窗的资料进行修正,然而此种运用上一资料窗的相位讯号来对此次取样资料窗的资料进行修正时,会有无法及时修正的问题,尤其是当时脉歪斜造成的相位变化仅出现在此次取样资料窗时,依据上一资料窗的相位讯号来对此次取样资料窗的资料位进行修正,不仅无法及时修正,同时亦容易导致错误的结果,故公知用以解决时脉歪斜的技术实有予以改进的必要。
发明内容
本发明的主要目的在于提供一种资料回复***及其方法,可即时解决时脉歪斜的问题。
本发明的另一目的在于序列传输中,可即时修正时脉歪斜的问题。
为达到上述目的,本发明的资料回复***主要包括:
一过取样电路,其以n倍频率对一输入讯号进行过取样;
一相位侦测电路,其接收该过取样电路所取样的过取样讯号,配合上次最后一笔过取样讯号以进行相位侦测;以及
一资料选取电路,接收该相位侦测电路所测得的相位讯号,将该过取样讯号分成n组并选取一组m位元资料作输出。
所述的***,还包含:
一资料重叠/略过侦测电路,接收该相位侦测电路所输出的相位讯号,配合上次的相位讯号,决定是否有资料重叠或是资料略过的情形并输出一相关的状态讯号;以及
一资料更正电路,由资料选取电路所输出的m位元资料和上次最后一笔过取样讯号中,依据资料重叠/略过侦测电路输出的状态讯号以选取m+1或m或m-1位元资料来进行资料更正,输出一m位元正确资料。
所述的***中,该相位侦测电路包括:
一变迁侦测器,用以侦测该取样的过取样讯号与上次最后一笔过取样讯号的复数个变迁;以及
一计数单位,将该等变迁分为n组,选择具有最多变迁的一组,而输出对应的相位讯号。
所述的***中,该资料重叠/略过侦测电路输出重叠、略过及正常状态讯号以分别代表有资料重叠、有资料略过及无资料重叠与略过的情形。
所述的***中,该资料更正电路内含一先进先出缓冲单位,并依据该状态讯号以选取m+1或m或m-1位元资料输入至该先进先出缓冲单位,而该先进先出缓冲单位输出该m位元正确资料。
所述的***中,当该状态讯号为一重叠状态讯号时,该先进先出缓冲单位接受该m-1位元资料。
所述的***中,当该状态讯号为一略过状态讯号时,该先进先出缓冲单位接受该m+1位元资料。
所述的***中,当该状态讯号为一正常状态讯号时,该先进先出缓冲单位接受该m位元资料。
本发明的资料回复方法,包含以下步骤:
(A)过取样步骤,以n倍频率对所接收的一资料讯号进行过取样,并产生一连串过取样讯号;
(B)萃取步骤,将该一连串过取样讯号,取出一nk+1位元过取样讯号;
(C)变迁侦测步骤,用以侦测该nk+1位元过取样讯号的nk个变迁,将该等变迁讯号分为n组并输出该n组变迁讯号;
(D)选择步骤,选择具有最多变迁的一组,输出一相位讯号;以及
(E)资料选取步骤,将该一连串过取样讯号分成n组输出资料,并依据该相位讯号,选取并输出其中一组m位元输出资料。
所述的方法还包含:
(F)重叠/略过侦测步骤,接收该相位讯号,配合上次的相位讯号,输出一状态讯号;以及
(G)资料更正步骤,由该组m位元输出资料和该上笔一连串过取样讯号的最后一笔过取样讯号中,依据该状态讯号以选取m+1或m或m-1位元资料来进行资料更正,以输出一m位元正确资料。
附图说明
为使进一步了解本发明的结构、特征及其目的,以附图及较佳具体实施例作详细说明如后:
图1为本发明的方块图。
图2为本发明的过取样电路的取样时序图。
图3为本发明的相位侦测电路的电路图。
图4为本发明的最佳资料选择点的示意图。
图5为本发明的资科选取电路的电路图。
图6为本发明所产生资料重叠的示意图。
图7为本发明所产生资料略过的示意图。
图8为本发明资料重叠/略过侦测电路的虚拟码。
图9为本发明资料更正电路的虚拟码。
图10为本发明的资料回复方法的一流程图。
具体实施方式
有关本发明的资料回复***的一较佳实施例,请参照图1所示的方块图,其包含一过取样电路(Over Sampler)10、一相位侦测电路(Phase DetectCircuit)20、一资料选取电路(Data Picking Circuit)30、一资料重叠/略过侦测电路(Dara Overlap/Skip Detect Circuit)40、以及一资料更正电路(DataCorrection Circuit)50。其中,该过取样电路10将输入讯号做多倍频的取样,并以复数个输入讯号为一单位,输出其过取样讯号,于本实施例中,是以将输入讯号做三倍频取样并以10位元输入讯为一单位,为例说明,且在过取样讯号累积到30笔后,故得到30笔的过取样讯号,一次同时输出至相位侦测电路20及资料选取电路30。
相位侦测电路20接收30笔过取样讯号后,配合内部所保留的上次最后一笔过取样讯号以进行相位侦测,并将得到的相位送到资料选取电路30和资料重叠/略过侦测电路40,资料选取电路30依相位侦测电路20所测得的相位,将该30笔过取样讯号分成三组并选取一组最合宜的10位元资料以输出到资料更正电路50中,资料重叠/略过侦测电路40接收相位侦测电路20所输出的相位,配合上次的相位,决定是否有资料重叠或是资料略过的情形,并将判断后的结果送至资料更正电路50,资料更正电路50依据有无资料重叠或是资料略过的情形,决定由资料选取电路30所输出的10位元资料和上次最后一笔的过取样讯号共11位元的资料中,选取11或10或9位元资料来进行资料更正,以输出一10位元的正确资料。
在图2所显示的时序图中,过取样电路10是规律地将输入讯号以三倍频的取样频率进行取样,以得到30笔的过取样讯号S[29:0],其中S29是最先被取样而S0是最后被取样,S0′是上笔一10位元输入讯号的最后一笔被取样的过取样讯号,而S29”是下笔一10位元输入讯号的第一笔被取样的过取样讯号,而过取样电路10是在过取样讯号累积到30笔后,一次同时将其输出至相位侦测电路20及资料选取电路30。
图3显示前述相位侦测电路20的电路结构,主要是由一变迁侦测器(Transition Dectector)21及一计数单位(Tally)22所组成,变化侦测器21包含30个XOR闸,由此等XOR闸,输入的30笔过取样讯号S[29:0]及前次的最后一个过取样讯号S0’的两两相邻者互相作互斥或运算以侦测出变迁(Transition),而S[29:0]及S0’共31笔资料可测出30笔变迁,分别编号为PA[9:0]、PB[9:0]、以及PC[9:0],其中,Pan=S3n+2,①S3n,PBn=S3n+1,①S3n+2,PCn=S3n,①S3n+1,当中n=0-9,即当PCn为1时,表示S3n和S3n+1之间有变迁,当PBn为“1”时,表示S3n+1和S3n+2(或S3n-1)之间有变迁,当PAn为“1”时,表示S3n+2(或S3n-1)和S3n之间有变迁。
计数单位22的功能为选择具有最多变迁的一组,而输出对应的相位讯号。其一实施例为具有一最大值选择器225及三组加法器221、222及223,其将30笔变迁分为PA[9:0]、PB[9:0]、以及PC[9:0]三组个别相加,即加法器221对PA9-PA0进行加法运算而得到SumA讯号,加法器222对PB9-PB0进行加法运算而得到SumB讯号,加法器223对PC9-PC0进行加法运算而得到SumC讯号,用以判别资料由0变为1及由1变为0发生的时机,SumA讯号值即为S3n+2(或S3n-1)和S3n之间有变迁次数总和,SumB讯号值即为S3n+1和S3n+2(或S3n-1)之间有变迁次数总和,SumC讯号值即为S3n和S3n+1之间有变迁次数总和,最大值选择器225从前述的三个加法器221、222及223的输出值中选出一与最大值相关的相位讯号,例如,当SumA讯号值为最大时,输出的相位讯号为相位A(Phase A),当SumB讯号值为最大时,输出的相位讯号为相位B(Phase B),当SumC讯号值为最大时,输出的相位讯号为相位C(Phase C)。
比较SumA、SumB、以及SumC讯号值,如果SumA讯号值最大,即该相位讯号为相位A(Phase A)时,则表示资料在S3n+2(或S3n-1)和S3n之间变迁次数最多,如图4中A处所显示,为了能选择一稳定且正确的资料,选择点应离变迁越远越好,因此应该选择S3n+2当作正确的资料,即图4中B处为最佳资料选择点;同样地,如果SumB讯号值最大,即该相位讯号为相位B(Phase B)时,则表示资料在S3n+1和S3n+2(或S3n-1)之间变迁次数最多,因此应该选择S3n当作正确的资料;如果SumC讯号值最大,即该相位讯号为相位C(Phase C)时,则表示资料在为S3n和S3n+1之间变迁次数最多,因此应该选择S3n+2当作正确的资料。
该最大值选择器225的一实施例为包含三个比较器,该等比较器分别比较SumA、SumB以及SumC三者中任两者的大小关系,即获得(SumA,SumB)、(SumB,SumC)以及(SumC,SumA)的大小关系,即得知SumA、SumB以及SumC之中何者最大。
图5显示该资料选取电路30的结构,其将该30笔过取样讯号分成S3n+2={S29,S26…,S2}、S3n+1={S28,S25…,S1}、以及S3n={S27,S24…,S0}等三组讯号,依相位侦测电路20所输出的相位讯号,将该三组讯号选取一组最合宜的讯号作为资料dat[9:0]输出,若相位侦测电路20所输出的相位讯号为Phase A时,资料dat[9:0]为S3n+1={S28,S25…,S1},亦dat9=S28、dat8=S25、…dat0=S1;若相位侦测电路20所输出的相位讯号为Phase B时,资料dat[9:0]则为S3n={S27,S24…,S0};若相位侦测电路20所输出的相位讯号为Phase C时,资料dat[9:0]则为S3n+2={S29,S26…,S2}。
虽然本发明的过取样电路10将输入讯号永远以三倍频的频率取样规律地进行取样,然而经由传输通道或缆线的输入讯号会有迟延或超前的现象,此种现象会产生资料重叠或是资料略过的问题,为了方便说明资料重叠或是资料略过的问题,假设输入讯号是以3位元为一单位,并将3位元资料定义为一资料窗(Data Window,DW),图6是用来说明资料重叠所产生的问题,在第1资料窗中,相位讯号为Phase A,故S3n+2(或S3n-1)和S3n之间变迁次数最多,如图6中A处所显示,因本实施例是以固定3倍频取样,故最佳资料选择点应为离A处的平均距离最远的取样点,亦即在图6的B处;
在第2资料窗中,相位讯号为Phase B,故S3n+1和S3n+2(或S3n-1)之间变迁次数最多,如图6中C处所显示,而最佳资料选择点为图6的D处;在第3资料窗中,相位讯号为Phase C,故S3n和S3n+1之间变迁次数最多,如图6中E处所显示,其最佳资料选择点如图6中F处所示,在图6中T1、T2的过取样讯号,根据前述的相位侦测电路20及资料选取电路30,其均会被当成正确的资料而输出,然而该T1、T2的过取样讯号是相对于资料DATA-OL,故资料DATA-OL会被输出两次,而产生资料重叠的问题。
同样地,在图7是来说明资料略过所产生的问题,在第1资料窗中,相位讯号为Phase A,故S3n+2(或S3n-1)和S3n之间变迁次数最多,如图7中A处所显示,而最佳资料选择点为离A处的平均距离最远的取样点,亦即在图7的B处;
在第2资料窗中,相位讯号为Phase C,故S3n和S3n+1之间变迁次数最多,如图7的G处所显示,而最佳资料选择点为在图7的H处;在第3资料窗中,相位讯号为Phase B,故S3n+1和S3n+2(或S3n-1)之间变迁次数最多,如图7中I处所显示,其最佳资料选择点为图7的J处,在图7中的资料DATA-SK的过取样讯号会在T3、T4被取样,但根据前述的相位侦测电路20及资料选取电路30,其不会被输出,故资料DATA-SK会被忽略掉,而产生资料略过的问题。
为了解决前述的资料重叠/略过的问题,资料重叠/略过侦测电路40接收相位侦测电路20所输出的相位讯号,配合上一个资料窗中的相位讯号,判断资料选取电路30选取资料时是否有资料重叠、资料略过、或是二者皆没发生的情形,并将判断后的状态讯号(Status)输出至资料更正电路50,若本次资料窗中的相位讯号为相位B(Phase B),而上一个资料窗中的相位讯号为相位C(Phase C),则为图6的情况,亦即有资料重叠的问题,此时状态讯号(Status)为Overlap,若本次资料窗中的相位讯号为相位C(Phase C)而上一个资料窗中的相位讯号为相位B(Phase B),则为图7的情况,亦即有资料略过的问题,此时状态(Status)为Skip,若非为上述两种情形,状态(Status)则为Normal。资料重叠/略过侦测电路40可由图8的虚拟码(Pseudo Code)经由例如Verilog或VHDL的硬件描述语言(Hardware Description Language,HDL)所实现。
资料更正电路50依据资料重叠/略过侦测电路40输的状态(Status),以决定由资料选取电路30所输出的10位元资料和上次最后一笔过取样讯号S0’中,选取11或10或9位元来进行资料更正,最后该资料更正电路50恒输出10位元的正确资料,其中,当状态为Overlap时,如图6所示,资料更正电路50保留上一个资料窗中解出的资料,而因为dat9已经在前一笔资料出现,故此次资料窗中解出的资料只使用9个资料dat[8:0],依先后顺序输入一先进先出单位(First ln First Out,FIFO)中;当状态为Skip时,如图7所示,资料更正电路50保留上一个资料窗中解出的资料,而这次资料窗中解出的资料使用10个资料dat[9:0],再加上前一资料窗中最后一笔的过取样讯号S0’,并将两组资料共11笔资料依先后顺序输入一先进先出单位中;当状态为Normal时,则将资料更正电路50保留上一个资料窗中解出的资料,而此次资料窗中解出的资料使用10个资料dat[9:0],依先后顺序输入一先进先出装置中;最后该先进先出装置依序输出10位元正确资料data[9:0]。
该资料更正电路50可由图9的虚拟码(Pseudo Code)经由例如Verilog或VHDL的硬件描述语言所实现。
图10为进一步显示本发明的资料回复方法的流程图,首先,于步骤S301输入一输入序列讯号;于步骤S302中(过取样步骤),规律地将输入序列讯号以三倍频的取样频率进行取样,以得到30笔的过取样讯号S[29:0);于步骤S303中(萃取步骤),将该一连串过取样讯号,取出一30+1位元过取样讯号,该30+1位元过取样讯号是过取样讯号S[29:0]及前次最后一个过取样讯号S0’。
于步骤S304中(变迁侦测步骤),用以侦测该30+1位元过取样讯号的30个变迁,过取样讯号S[29:0]及前次最后一个过取样讯号S0’的两两相邻者互相作互斥或运算以侦测出变迁,并输出一30个变迁讯号并将该等变迁讯号分为3组PA[9:0)、PB[9:0)以及PC[9:0)变迁讯号,其中,PAn=S3n+2,①S3n,PBn=S3n+1,①S3n+2,PCn=S3n,①S3n+1,当中n=0-9,即当PCn为“1”时,表示S3n和S3n+1之间有变迁,当PBn为“1”时,表示S3n+1和S3n+2(或S3n-1)之间有变迁,当PAn为“1”时,表示S3n+2(或S3n-1)和S3n之间有变迁。
于步骤S305中(选择步骤),由该等3组变迁讯号PA[9:0]、PB[9:0)以及PC[9:0]中,选择具有最多变迁的一组,输出一相关的相位讯号,亦即对PA9-PA0进行加法运算而得到SumA讯号,对PB9-PB0进行加法运算而得到SumB讯号,对PC9-PC0进行加法运算而得到SumC讯号,从前述的三个加法运算的结果SumA、SumB以及SumC中选出一最大值以及与该最大值相关的相位讯号,例如,当SumA讯号值为最大时,输出的相位讯号为相位A(Phase A),当SumB讯号值为最大时,输出的相位讯号为相位B(Phase B),当SumC讯号值为最大时,输出的相位讯号为相位C(Phase C)。
于步骤S306中(资料选取步骤),将该30笔过取样讯号分成3组输出资料S3n+2={S29,S26…,S2}、S3n+2={S28,S25…,S1}、以及S3n={S27,S24…,S0}等三组讯号,并依据于步骤S305中输出的该相位讯号,将该三组讯号选取一组最合宜的讯号作为10位元资料dat[9:0]输出,若步骤S305中输出的该相位讯号为Phase A时,资料dat[9:0]为S3n={S28,S25…,S1},亦dat9=S28、dat8=S25、…dat0=S1;若相位侦测电路20所输出的相位讯号为Phase B时,资料dat[9:0]则为S3n={S27,S24…,S0};若相位侦测电路20所输出的相位讯号为Phase C时,资料dat[9:0]则为S3n+2={S29,S26,…,S2}。
于步骤S307中(重叠/略过侦测步骤),接收步骤S305中输出的该相位讯号,配合上一个资料窗中的相位讯号,若本次资料窗中的相位讯号为相位B(Phase B),而上一个资料窗中的相位讯号为相位C(Phase C),即有资料重叠的问题,此时状态讯号(Status)为Overlap,若本次资料窗中的相位讯号为相位C(Phase C)而上一个资料窗中的相位讯号为相位B(PhaseB),即有资料略过的问题,此时状态(Status)为Skip,若非为上述两种情形,状态讯号(Status)则为Normal。
于步骤S308中(资料更正步骤),由该组10位元输出资料和该上笔一连串过取样讯号的最后一笔过取样讯号中,依据步骤S307中输出的该状态讯号以选取10+1或10或10-1位元资料来进行资料更正,以输出一10位元正确资料data[9:0]。
由以上说明可知,本发明可解决时脉歪斜的问题。
应注意的是,上述实施例只是为了便于说明而已,本发明所主张的权利范围非仅限于上述实施例,而凡与本发明有关的技术构想,均属于本发明的范畴。
Claims (9)
1、一种资料回复***,包括:
一过取样电路,以n倍频率对一输入讯号进行取样,产生复数个取样讯号;
一相位侦测电路,接收该复数个取样讯号,侦测该复数个取样讯号的变迁,并输出一相位讯号;以及
一资料选取电路,接收该复数个取样讯号及该相位讯号,将该复数个取样讯号分成n组并选取一组m位元资料作输出;
一资料重叠/略过侦测电路,接收该相位讯号,配合上次的相位讯号,决定是否有资料重叠或是资料略过的情形并输出一状态讯号;以及
一资料更正电路,接受该m位元输出资料,依据该状态讯号对该m位元输出进行更正,输出一m位元正确资料。
2、如权利要求1所述的***,其特征在于,该相位侦测电路包括:
一变迁侦测器,用以侦测该取样讯号的变迁,产生复数个变迁讯号;以及
一计数单位,将该变迁讯号分为n组,选择具有最多变迁的一组,而输出该相位讯号。
3、如权利要求1所述的***,其特征在于,该状态讯号可显示重叠、略过及正常状态以分别代表有资料重叠、有资料略过及无资料重叠与略过的情形。
4、如权利要求1所述的***,其特征在于,该资料更正电路包含一先进先出缓冲单位,并依据该状态讯号以选取m+1或m或m-1位元资料输入至该先进先出缓冲单位,而该先进先出缓冲单位输出该m位元正确资料。
5、如权利要求4所述的***,其特征在于,当该状态讯号为一重叠状态时,该先进先出缓冲单位接受该m-1位元资料。
6、如权利要求4所述的***,其特征在于,当该状态讯号为一略过状态时,该先进先出缓冲单位接受该m+1位元资料。
7、如权利要求4所述的***,其特征在于,当该状态讯号为一正常状态时,该先进先出缓冲单位接受该m位元资料。
8、一种资料回复方法,该方法包含以下步骤:
以n倍频率对所接收的一资料讯号进行过取样,并产生复数个取样讯号;
侦测nk+1个取样讯号的变迁,输出nk个变迁讯号,将该变迁讯号分为n组并输出n组变迁讯号;
自n组变迁讯号中,选择具有最多变迁的一组,输出一相位讯号;以及
将该取样讯号分成n组输出资料,并依据该相位讯号,选取并输出其中一组m位元输出资料;
一资料重叠/略过侦测电路,接收该相位讯号,配合上次的相位讯号,决定是否有资料重叠或是资料略过的情形并输出一状态讯号;以及
一资料更正电路,接受该m位元输出资料,依据该状态讯号对该m位元输出进行更正,输出一m位元正确资料。
9、如权利要求8所述的方法,其特征在于,还包含:
依据该相位讯号与上次相位讯号,输出一状态讯号;
暂存该m位元输出资料,依据该状态讯号对该m位元资料进行更正,并输出一m位元正确资料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021415560A CN100358238C (zh) | 2002-09-02 | 2002-09-02 | 资料回复***及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021415560A CN100358238C (zh) | 2002-09-02 | 2002-09-02 | 资料回复***及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1481072A CN1481072A (zh) | 2004-03-10 |
CN100358238C true CN100358238C (zh) | 2007-12-26 |
Family
ID=34147805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021415560A Expired - Lifetime CN100358238C (zh) | 2002-09-02 | 2002-09-02 | 资料回复***及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100358238C (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1232319A (zh) * | 1998-03-12 | 1999-10-20 | 日本电气株式会社 | 降低功率消耗的过采样型时钟恢复电路 |
CN1234653A (zh) * | 1998-03-12 | 1999-11-10 | 日本电气株式会社 | 降低功率消耗的过采样型时钟恢复电路 |
JPH11341087A (ja) * | 1998-05-26 | 1999-12-10 | Fujitsu Ltd | 4値fsk方式のクロック再生回路 |
US6222419B1 (en) * | 1998-03-12 | 2001-04-24 | Nec Corporation | Over-sampling type clock recovery circuit using majority determination |
US20020030522A1 (en) * | 2000-05-11 | 2002-03-14 | Satoshi Nakamura | Oversampling clock recovery circuit |
-
2002
- 2002-09-02 CN CNB021415560A patent/CN100358238C/zh not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1232319A (zh) * | 1998-03-12 | 1999-10-20 | 日本电气株式会社 | 降低功率消耗的过采样型时钟恢复电路 |
CN1234653A (zh) * | 1998-03-12 | 1999-11-10 | 日本电气株式会社 | 降低功率消耗的过采样型时钟恢复电路 |
US6222419B1 (en) * | 1998-03-12 | 2001-04-24 | Nec Corporation | Over-sampling type clock recovery circuit using majority determination |
JPH11341087A (ja) * | 1998-05-26 | 1999-12-10 | Fujitsu Ltd | 4値fsk方式のクロック再生回路 |
US20020030522A1 (en) * | 2000-05-11 | 2002-03-14 | Satoshi Nakamura | Oversampling clock recovery circuit |
Also Published As
Publication number | Publication date |
---|---|
CN1481072A (zh) | 2004-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080104374A1 (en) | Hardware sorter | |
CN1162819A (zh) | 缓冲存储器控制器 | |
CN1552127A (zh) | 基于lz77算法的数据压缩的方法和装置 | |
EP0907146B1 (en) | Data compression apparatus using matching string | |
CN103186669A (zh) | 关键词快速过滤方法 | |
CN1081860C (zh) | 用于数字通信的同步装置 | |
CN102546084A (zh) | 异步串行通信数据接收时的抗干扰纠错采样***和方法 | |
CN116467685A (zh) | 一种可逆数据库水印的嵌入和提取方法 | |
US20030041292A1 (en) | Data recovery circuit for minimizing power consumption by non-integer times oversampling | |
CN100358238C (zh) | 资料回复***及其方法 | |
CN101470553B (zh) | 触摸屏控制器数据预处理排序电路及方法 | |
US5325398A (en) | Pulse count mode communication system | |
US7528748B2 (en) | Serial data receiving circuit and serial data receiving method | |
CN100373346C (zh) | 一种位宽转换数据的检测装置及其方法 | |
CN102103563B (zh) | 高速收发器 | |
TW567668B (en) | Data recovery system and method thereof | |
CN103529382A (zh) | 检测红外焦平面阵列读出电路的行控制电路的电路和方法 | |
RU2658147C1 (ru) | Устройство для распаковки данных | |
CN104284189A (zh) | 一种改进的bwt数据压缩方法及其硬件实现*** | |
CN102479083A (zh) | 结合单位换算的数值计算***及其方法 | |
CN105163045A (zh) | 一种用于图像传感器的像素信号读出方法 | |
US5400367A (en) | Apparatus and method for synchronizing an input data stream with bit or phase synchronization | |
CN1200339C (zh) | 数据处理装置及其方法 | |
CN1062099C (zh) | 数字通信中的段同步检测方法 | |
US6734813B2 (en) | Data receiving device for receiving serial data according to over-sampling |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20071226 |