CN100353247C - 液晶显示装置及其制造方法 - Google Patents

液晶显示装置及其制造方法 Download PDF

Info

Publication number
CN100353247C
CN100353247C CNB2005100595802A CN200510059580A CN100353247C CN 100353247 C CN100353247 C CN 100353247C CN B2005100595802 A CNB2005100595802 A CN B2005100595802A CN 200510059580 A CN200510059580 A CN 200510059580A CN 100353247 C CN100353247 C CN 100353247C
Authority
CN
China
Prior art keywords
electrode
mentioned
sweep trace
signal wire
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100595802A
Other languages
English (en)
Other versions
CN1677208A (zh
Inventor
川崎清弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanta Display Japan Inc
AU Optronics Corp
Original Assignee
Quanta Display Japan Inc
Quanta Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Display Japan Inc, Quanta Display Inc filed Critical Quanta Display Japan Inc
Publication of CN1677208A publication Critical patent/CN1677208A/zh
Application granted granted Critical
Publication of CN100353247C publication Critical patent/CN100353247C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种液晶显示装置及其制造方法，采用半色调图像曝光技术的1次照相蚀刻工序，形成沟道蚀刻型的绝缘栅极型晶体管半导体层与源极/漏极配线，将以往制造工序数删减的以往的制造方法中，会使制造容许值(余量)变小，源极/漏极配线之间的距离变短，成品率也会随之下降。同时形成由透明导电层与金属层层迭形成的扫描线与仿真像素电极，且在朝向钝化绝缘层的开口部形成时，去除仿真像素电极上的金属层后，再将形成透明导电性的像素电极合理化，并在形成沟道蚀刻型的绝缘栅极型晶体管半导体层区域时去除栅极绝缘层，以删减接触点形成工序，这样即可建构不需要半色调图像曝光技术的四片掩模处理方案。

Description

液晶显示装置及其制造方法
【技术领域】
本发明是具有彩色图像显示功能的液晶显示装置，特别是有关有源(主动)液晶显示装置。
【技术背景】
近年来，由于细微加工技术、液晶材料技术以及高密度封装技术等进步，5～50cm对角的液晶显示装置，以商业用的标准，大量使用在电视图像或各种图像显示器上。此外，将构成液晶面板的二片玻璃基板中之任一面，事先形成RGB的着色层，可轻松实现显色。尤其是在每一像素内建开关组件，亦即主动液晶面板，既可以减轻低阶失真，又可以加快应答速度，并能保证图像达到高度对比。
上述的液晶显示装置(液晶面板)，一般是由200～1200条扫描线及300～1600条信号线，并排列成矩阵形。最近，为了支持显示容量的加大，同时着手进行大画面化及高精细化。
图9表示液晶面板的装配状态，采用导电性粘着剂，将供应驱动信号的半导体集成电路芯片3，连接至构成液晶面板1中之任一面的透明性绝缘基板，例如在玻璃基板2上所形成的扫描线电极端子群5的COG(Chip-On-Glass)方式，或是以聚酰亚胺类树脂薄膜为基础，使用含导电性媒体的适当粘着剂，将具有金属或焊锡电镀之铜箔端子的TCP薄膜4，加压焊接至信号线的电极端子群6，并且固定TCP(Tape-Carrier-Package)等装配方式，以便将电气信号供应至图像显示部。为方便说明，同时以图表表示上述二种装配方式，但实际上可适当选择任一种方式。
大致位于液晶面板1的中央，连接显示部内的像素、扫描线以及信号线的电极端子5、6之间的配线路7、8，不一定要与电极端子群5、6使用相同的导电材构成。9是所有液晶单元共享的透明导电性对置电极，以及其对置面上的另一片透明性绝缘基板的对置玻璃基板或彩色滤光片。
图10表示将绝缘栅极型晶体管10依据每一像素配置的主动液晶显示装置，以作为开关组件的等效电路图，11(在图9则是7)是扫描线、12(在图9则是8)是信号线、13是液晶单元，将液晶单元13作为电性方面的容量组件使用。以实线描绘的组件类，会在构成液晶面板的其中一面玻璃基板2上形成，以虚线描绘所有液晶单元13通用的对置电极14，会在另一面玻璃基板9对置的主面上形成。当绝缘栅极型晶体管10的OFF电阻或是液晶单元13的电阻变低时，或是重视显示图像的灰阶性时，可在液晶单元13并排施加辅助性的蓄积容量15等，在电路上略施巧思，以扩大作为负荷的液晶单元13的时间常数，16是蓄积容量15的共通母线所构成的蓄积容量。
图11表示液晶显示装置的图像显示部的重要部位剖面图，构成液晶面板1的二片玻璃基板2、9，是在树脂性纤维、空心颗粒或彩色滤光片9上形成，同样以树脂类柱状间隔物等间隔材(图中未标示)，按规定间隔数μm后形成，在玻璃基板9的四周，使用有机性树脂所构成的密封材与封口材(未以任何图表说明)密封其间隙(Gap)形成密闭空间，并在该密闭空间填充液晶17。
实现彩色显示时，使用称为着色层18的染料或颜料之任一种或两者兼用，以厚度约1～2μm的有机薄膜粘附玻璃基板9的密闭空间，就会具有显色功能。此时的玻璃基板9，就是俗称的彩色滤光片(ColorFilter，简称CF)。根据液晶材料17的特性，玻璃基板9的上面或玻璃基板2的下面之任一面，或是在两面贴上偏光板19后，液晶面板1即可发挥电气光学组件的功能。目前市面上大部分的液晶面板都是采用TN(Twist Nematic)类的液晶材料，通常需要二片偏光板19。图中虽未标示，但穿透型液晶面板是配置背面光源以作为光源，并从下方照射白光。
在连接液晶17的二片玻璃基板2、9上，会形成厚度约0.1μm的聚酰亚胺类系树脂薄膜20，这是决定液晶分子方向的定向膜。21是连接绝缘栅极型晶体管10的漏极及透明导电性像素电极22的漏极(配线)，大多会与信号线(源极线)12同时形成。位于信号线12与漏极21之间的是半导体层23，细节会说明于后。在与彩色滤光片9相接的着色层18的边界上，形成厚度约0.1μm的Cr薄膜层24，这是为防止外界光源照射至半导体层23、扫描线11以及信号线12的遮光组件，也就是俗称的黑色矩阵框(Black Matrix简称BM)，这已是目前通用的技术。
以下将说明作为开关组件的绝缘栅极型晶体管构造以及相关制造方法。目前，广为使用的绝缘栅极型晶体管有二种，其中之一称为蚀刻中止层型，将会以以往范例详细解说。图12是以往构成液晶面板的主动基板(显示装置用半导体装置)的单位像素平面图，图12(e)的A A’、B-B’以及C-C’线上的剖面图如图13所示，以下简单说明其制造工序。
首先，将厚度约0.5～1.1mm的玻璃基板2，作为具有优异耐热性、耐药品性与透明性的绝缘性基板，例如在CORNING公司制/商品名称1737的一个主面上，使用SPT(溅镀)等真空制膜装置，粘附薄膜厚度约0.1～0.3μm的第1金属层，如图12(a)与图13(a)所示，通过细微加工技术，采用感光性树脂图形，选择性形成兼具栅极11A的扫描线11及蓄积容量线16。经过综合检讨扫描线的材质，会选用兼具耐热性、耐药品性、耐氟酸性以及导电性，一般大多使用Cr，Ta，MoW合金等具有优异耐热性的金属或合金。
配合液晶面板的超大画面及高精致化，为降低扫描线的电阻値，使用AL(铝)作为扫描线的材料虽然合理，但单体的AL耐热性不佳，所以上述耐热金属的Cr，Ta，Mo或是与硅化物层迭，或是在AL的表面以阳极氧化施加氧化层(AL2O3)，都是目前一般所使用的技术。亦即，扫描线11是由一层以上的金属层所构成。
其次是在整体玻璃基板2，使用PCVD(等离子体)装置，例如以约0.3-0.05-0.1μm的薄膜厚度，依序粘附在构成栅极绝缘层的第1SiNx(氮化硅)层30，以及几乎不含杂质，由绝缘栅极型晶体管的沟道构成第1非晶质硅(A-Si)层31，以及由保护沟道的绝缘层构成第2SiNx层32与3种薄膜层，如图12(b)与图13(b)所示。通过细微加工技术，采用感光性树脂图形，将栅极11A上的第2SiNx层宽度选择性保留为较栅极11A狭窄，以作为保护绝缘层32D，并露出第1非晶质硅层31。
接着，同样使用PCVD装置，全面以约0.05μm的薄膜厚度粘附杂质如含磷的第2非晶质硅层33，使用SPT等真空制膜装置，依序粘附薄膜厚度约0.1μm的耐热金属层，例如Ti，Cr，Mo等薄膜层34，以及低电阻配线层、薄膜厚度约0.3μm的AL薄膜层35，以及薄膜厚度约0.1μm，作为中间导电层的Ti薄膜层36，如图12(c)与图13(c)所示。通过细微加工技术，采用感光性树脂图形，属于源极/漏极配线材的这三种薄膜层34A，35A以及36A，经层迭后选择性形成绝缘栅极型晶体管的漏极21以及兼具源极的信号线12。以形成源极/漏极配线所使用的感光性树脂图形为掩模，依序蚀刻Ti薄膜层36、AL薄膜层35、Ti薄膜层34之后，去除源极/漏极12、21之间的第2非晶质硅层33，露出保护绝缘层32D，同时在其它区域，也去除第1非晶质硅层31，露出栅极绝缘层30后，即可形成上述的选择性图形。如此一来，在存在沟道保护层的第2SiNx层32D(保护绝缘层、蚀刻中止层或是沟道保护层)之下，第2非晶质硅层33会自动结束蚀刻，此一制造方法称为蚀刻中止层型。
源极/漏极12、21与保护绝缘层32D的一部分(数μm)形成平面式重叠，以避免绝缘栅极型晶体管的构造偏移。此一重叠会以寄生容量产生电性作用，虽然越小越好，但仍需根据曝光机的调整精度、掩模的精度、玻璃基板的膨胀系数以及曝光时的玻璃基板温度决定，实用性的数值约为2μm。
去除上述感光性树脂图形后，在整体玻璃基板2，作为透明性绝缘层的栅极绝缘层也同样使用PCVD装置，粘附约0.3μm薄膜厚度的SiNx层以作为钝化绝缘层37，如图12(d)与图13(d)所示。透过细微加工技术，采用感光性树脂图形，选择性去除钝化绝缘层37，在漏极21上形成开口部62，以及在图像显示部外的区域、扫描线11的电极端子5形成的区域上形成开口部63，以及在信号线12的电极端子6的形成区域上形成开口部64，露出漏极21、扫描线11的一部分5以及信号线12的一部分6。同样的，在蓄积容量线16(平行束起的电极图形)上形成开口部65，露出部分的蓄积容量线16。
最后，使用SPT等真空制膜装置，以薄膜厚度约0.1～0.2μm的透明导电层，例如粘附ITO(Indium-Tin-Oxide)、或是IZO(Indium-Zine-Oxide)，如图12(e)与图13(e)所示。透过细微加工技术，采用感光性树脂图形，在含有开口部62的钝化绝缘层37上，选择性形成像素电极22，即完成主动基板2。以开口部63内所露出的部分扫描线11作为电极端子5，也可以开口部64内所露出的部分信号线12作为电极端子6。如图所示，虽然也可以在包含开口部63、64的钝化绝缘层37上，选择性形成由ITO所构成的电极端子5A、6A，但通常也会同时形成连接电极端子5A、6A之间的透明导电性的短路线路40。其理由是，图中虽未标示，电极端子5A、6A与短路线路40之间会形成细长条状而变成高电阻化，因此可作为因应静电措施的高电阻。同样的，虽未制定编号，但包含开口部65会对蓄积容量线16形成电极端子。
若信号线12的配线电阻不会造成问题时，不一定需要由AL构成的低电阻配线层35。此时，只要选用Cr、Ta、MoW等耐热金属材料，源极/漏极配线12、21即可简化成单层。如此一来，最重要的是源极/漏极配线使用耐热金属层，并确保与第2非晶质硅层之间的电性连接，关于绝缘栅极型晶体管的耐热性，先行范例的特开平7-74368号公报已有详细记载。此外，在图10(c)中，蓄积容量线16与漏极21通过栅极绝缘层30，由平面重叠的区域50(朝右下方斜线部)形成蓄积容量15，将于此省略详细说明。
【专利文献1】日本专利申请：特开平7-74368号公报
以上虽省略说明五片掩模详细的制程经过，但由于半导体层的条纹化工序合理化及删减接触点形成工序，所以原先需要七～八片左右的掩模，也因为干式蚀刻技术的引进，现在已减少至五片，可望大幅减轻制造成本。为降低液晶显示装置的生产成本，首先必须降低主动基板的制造成本，其次必须在面板组装工序与模块装配工序上降低零件成本，这也是一般所熟悉的开发目标。降低制造成本的方法包括缩短制程的删减工序、开发低廉的制程或是更换制程，以下则是以四片掩模即可制成主动基板，亦即使用四片掩模制程以删减工序的范例进行说明。四片掩模制程是在导入半色调图像曝光技术后，删减照相蚀刻工序，图14是支持四片掩模制程的主动基板的单位像素平面图，图15表示图14(e)的A-A’、B-B’以及C-C’线上的剖面图。如上所述，一般采用的绝缘栅极型晶体管有二种，此处采用的是沟道蚀刻型的绝缘栅极型晶体管。
首先与五片掩模制程一样，在玻璃基板2的一个主面上，使用SPT等真空制膜装置，粘附薄膜厚度约0.1～0.3μm的第1金属层，如图14(a)与图15(a)所示。通过细微加工技术，采用感光性树脂图形，选择性形成兼具栅极11A的扫描线11及蓄积容量线16。
接着，在整体玻璃基板2使用PCVD装置，例如以约0.3-0.2-0.05μm的薄膜厚度，依序粘附构成栅极绝缘层的SiNx层30，以及几乎不含杂质，由绝缘栅极型晶体管的沟道构成的第1非晶质硅层31，以及含有杂质，由绝缘栅极型晶体管的源极/漏极构成的第2非晶质硅层33以及三种薄膜层。接着，使用SPT等真空制膜装置，例如以Ti薄膜层34作为薄膜厚度约0.1μm的耐热金属层，以AL薄膜层35作为薄膜厚度约0.3μm的低电阻配线层，以及以Ti薄膜层36作为薄膜厚度约0.1μm的中间导电层，依序粘附源极/漏极配线材，选择性形成绝缘栅极型晶体管的漏极21，以及兼具源极的信号线12。形成此一选择性图形时，通过半色调图像曝光技术，如图14(b)与图15(b)所示，例如源极/漏极之间的沟道形成区域80B(斜线部)的薄膜厚度为1.5μm，而合理化形成感光性树脂图形80A、80B，其较源极/漏极配线形成区域80A(12)、80A(21)的薄膜厚度3μm薄，这就是四片掩模最大的特征。
在此情形下，制造液晶显示装置用基板时，感光性树脂图形80A、80B通常是使用一般正光阻型的感光性树脂，源极/漏极配线形成区域80A为黑色，也就是形成Cr薄膜，沟道区域80B则是灰色。例如宽度约0.5～1μm的Line And Space的Cr图形，其它区域则是白色，也就是可以使用去除Cr薄膜的掩模。灰色区域因为曝光机的分辨率不佳，故无法解析出细微的Line And Space，可从显示器光源穿透一半左右的掩模照射光，配合正光阻型感光性树脂剩余薄膜的特性，如图15(b)所示，即可取得具有剖面形状的感光性树脂图形80A、80B。
以上述感光性树脂图形80A、80B作为掩模，如图15(b)所示，依序蚀刻Ti薄膜层36、AL薄膜层35、Ti薄膜层34、第2非晶质硅层33以及第1非晶质硅层31，并露出栅极绝缘层30之后，如图14(c)与图15(c)所示。在氧等离子等的灰化方式下，当感光性树脂图形80A，80B的薄膜厚度减少1.5μm以上，感光性树脂图形80B便会消失并露出沟道区域。同时，只有80C(12)、80C(21)可以直接留在源极/漏极配线形成区域。再以减少薄膜厚度的感光性树脂图形80C(12)、80C(21)作为掩模，再次依序蚀刻源极/漏极配线间(沟道形成区域)的Ti薄膜层、AL薄膜层、Ti薄膜层、第2非晶质硅层33A以及第1非晶质硅层31A，将第1非晶质硅层31A保留约0.05～0.1μm后进行蚀刻。在金属层蚀刻后，第1非晶质硅层31A保留约0.05～0.1μm进行蚀刻后即构成源极/漏极配线12、21，以此制造方法所取得的绝缘栅极型晶体管，通称为沟道蚀刻型。在上述氧等离子处理上，由于光阻图案80A变成80C，最好是加强异向性才能有效抑制图案尺寸的变化，具体而言，其中以RIE(Reactive Ion EtchingPlasama)方式、具有高密度离子源的ICP(Inductive Coupled Plasama)方式或是TCP(Transfer Coupled Plasama)方式的氧等离子处理为最理想。
在去除上述感光性树脂图形80C(12)、80C(21)之后，与五片掩模制程相同，在整体玻璃基板2上，粘附透明性绝缘层薄膜厚度约0.3μm的第2SiNx层，以作为钝化绝缘层37，如图14(d)与图15(d)所示。透过细微加工技术，采用感光性树脂图形，在漏极21上、扫描线11上以及信号线12的电极端子形成区域上，分别形成开口部62、63、64，去除开口部63内的钝化绝缘层37以与栅极绝缘层30后，在开口部63内露出部分扫描线5。同时，去除开口部62、64内的钝化绝缘层37，露出部分漏极21及部分信号线6。在蓄积容量线16上形成开口部65后，露出部分蓄积容量线16。
最后，使用SPT等真空制膜装置，粘附薄膜厚度约0.1～0.2μm的透明导电层，例如ITO或是IZO，如图14(e)与图15(e)所示，经过细微加工技术后，采用感光性树脂图形，在钝化绝缘层37上选择性形成包含开口部62的透明导电性像素电极22后，即完成主动基板2。关于电极端子，在这个阶段包含开口63、64在内，在钝化绝缘层37上选择性形成由ITO构成的透明导电性电极端子5A、6A。
在此类五片掩模制程及四片掩模制程中，也同时进行漏极21接触点扫描线11的形成工序。因此，配合该制程的开口部62、63内的绝缘层厚度与种类各有不同。相较于栅极绝缘层30，钝化绝缘层37的制膜温度不但低而且品质差，若使用氟酸类蚀刻液进行蚀刻，蚀刻速度分别差距在数1000/分、数100/分甚至一位数，加上漏极21上的开口部62的剖面形状上方，因过度蚀刻而无法控制孔径，故采用氟类气体的干式蚀刻(Dry Etching)。
即使采用干式蚀刻，漏极21上的开口部62也只有钝化绝缘层37，所以相较于扫描线11上的开口部63，难以避免过度蚀刻，加上材质的因素，中间导电层36A会因为蚀刻气体而减少薄膜厚度。此外，结束蚀刻后去除感光性树脂图形时，首先因为去除氟素化的表面聚合物而以氧等离子灰化的方式处理，感光性树脂图形的表面约删减0.1～0.3μm左右。之后使用有机剥离液(如东京应化制的剥离液106等)实施药液处理，虽然这是常见的处理方式，但是在中间导电层36A的厚度减少后露出底层的铝层35A的状态下，经过氧等离子灰化处理，铝层35A的表面形成绝缘体的AL2O3之后，与像素电极22之间将无法取得良好的电阻性接触点。因此，为使中间导电层36A的薄膜厚度减少仍不受影响，先将薄膜厚度设定在0.2μm，即可避免发生上述问题。或者也可以在开口部62～65形成时，采取去除铝层35A，露出底层耐热金属层的Ti薄膜层34A，然后形成像素电极22等回避措施。其优点是一开始便不需要中间导电层36A。
但是，薄膜厚度的面内如果不均匀，前项的因应措施未必能够发挥有效作用。此外，如果蚀刻速度的面内均等性不佳也是一样。虽然后者的因应措施不需要中间导电层36A，但是若增加铝层35A的去除工序，或是开口部62的剖面控制不足，极可能造成像素电极22分段。
除此之外，沟道蚀刻型的绝缘栅极型晶体管，如果没有事先厚厚的粘附沟道区域的不含杂质第1非晶质硅层31(沟道蚀刻型通常是在0.2μm以上)，将严重影响玻璃基板的面内均一性，造成晶体管特性，也就是OFF电流分歧，进而严重影响PCVD的运转率与微粒子发生状况，从生产成本的观点来看，这是非常重要的事项。
四片掩模制程所适用的沟道形成工序，因为是选择性去除源极/漏极配线12、21之间的源极/漏极配线材以及半导体层，因此这也会严重影响绝缘栅极型晶体管的ON特性，以决定沟道长度(现在的量产品是4～6μm)的工序。此一沟道长度的变动，也会使绝缘栅极型晶体管的ON电流値大幅改变，通常虽要求严格的制造管理，但沟道长度，亦即半色调图像曝光区域的图形尺寸，会影响曝光量(光源强度与掩模的图形精度，尤其是Line And Space尺寸)、感光性树脂的涂抹厚度、感光性树脂的显像处理以及该蚀刻工序上的感光性树脂薄膜减少等多种参数，再加上上述各数量的面内均等性互相结合后，未必可达到高成品率且稳定生产，所以需要比过去更加严格的制造管理，但从现况来看，尚未达到高水平。尤其是6μm以下的沟道长度，因光阻图形的薄膜厚度减少，造成图形尺寸严重受到影响的倾向越来越明显，因为感光性树脂图案80A、80B的薄膜厚度减少1.5μm时，感光性树脂图案80A、80B的薄膜厚度依照各向同性的减少之后，感光性树脂图案80A、80B之间的尺寸当然也会增长3μm，所以沟道长度的形成也会比设定値高出3μm。
【发明内容】
有鉴于相关的现状，所以本发明不仅可以避免过去五片掩模制程或四片掩模制程同样在接触形成时的缺失，还能实现不需要处理余量狭窄的半色调图像曝光技术的四片掩模制程。
首先，本发明将先行技术之特开平7-175088号公报所公开之像素电极的形成工序合理化后用于本发明，并进一步达到删减制造工序的目的。其次，形成沟道蚀刻型的绝缘栅极型晶体管的半导体层时，也去除栅极绝缘层，即可使扫描线的接触点形成工序合理化，进而达成删减制造工序的目的。如特开平2-216129号公报所公开的内容，在由铝构成的源极/漏极配线的表面，融合形成绝缘层的阳极氧化技术，藉以实现制程的合理化与低温化。接着，为了更进一步删减工序，也将半色调图像曝光技术应用于源极/漏极配线的阳极氧化层形成，使电极端子的保护层形成工序合理化。
根据本发明第一技术方案，一种液晶显示装置，由单位像素在一个主面上排列成二维矩阵的第一透明性绝缘基板，和与上述第一透明性绝缘基板相对的第二透明性绝缘基板或彩色滤光片之间填充液晶而构成，其中该单位像素至少具有绝缘栅极型晶体管，以及兼具上述绝缘栅极型晶体管栅极的扫描线与兼具源极配线的信号线，以及连接漏极配线的像素电极，其特征在于，该液晶显示装置至少包括：在第1透明性绝缘基板的一个主面上，形成由透明导电层与第1金属层层迭形成的扫描线、透明导电性的像素电极以及透明导电性的信号线电极端子，通过等离子保护层与栅极绝缘层，在栅极上形成不含杂质的第1半导体层以及一对含杂质的第2半导体层，其中该一对第2半导体层构成绝缘栅极型晶体管的源极以及漏极，选择性地部分去除第2半导体层和第1半导体层，形成宽度大于栅极电极的岛状的第2半导体层和第1半导体层，在位于上述像素电极上与部分扫描线上以及信号线的电极端子上的等离子保护层以及栅极绝缘层形成开口部，露出上述像素电极以及作为一部分扫描线的透明导电层，在上述第2半导体层上与栅极绝缘层上，形成由包括耐热金属层在内的一层以上可阳极氧化的第2金属层构成的源极配线以及信号线，以及在上述第2半导体层上、栅极绝缘层上以及上述像素电极的一部分上，同样形成漏极配线，以及在图像显示部外的区域中形成由部分信号线构成的电极端子，除了上述信号线的电极端子之外，在源极以及漏极配线表面上形成阳极氧化层，以及在上述源极以及漏极配线间的第一半导体层上，形成氧化硅层。
依据此结构，因为透明导电性的像素电极与扫描线是同时形成，所以会在玻璃基板上形成。此外，由于绝缘栅极型晶体管属于沟道蚀刻型，在源极/漏极间的沟道上形成氧化硅层后，会保护绝缘栅极型晶体管的沟道，同时在信号线与漏极配线表面形成绝缘性的阳极氧化层，例如形成氧化铝层(Al2O3)，即可获得施加钝化功能的TN型液晶显示装置。可采用透明导电性或是金属性的电极端子，其中又以金属性的电极端子对制程的限制较少。
根据本发明第二技术方案的液晶显示装置同样是：在第1透明性绝缘基板的一个主面上，形成透明导电层与第1金属层层迭形成的扫描线，以及作为扫描线一部分的透明导电性的扫描线的电极端子，以及第1金属层在周边部层迭成的透明导电性的像素电极，和第1金属层在周边部层迭成的透明导电性的信号线的电极端子，在栅极上、扫描线与信号线的交叉区域附近的扫描线上，分别形成等离子保护层和栅极绝缘层以及不含杂质的第1半导体层，在上述第1半导体层上，形成与一部分栅极重叠而构成绝缘栅极型晶体管的源极以及漏极的一对含有杂质的第2半导体层，以及在上述交叉区域的第1半导体层上，形成含有杂质的第2半导体层，选择性地部分去除第2半导体层和第1半导体，形成宽度大于栅极与扫描线的岛状的第2半导体层和第1半导体层，在上述第2半导体层上、第1透明性绝缘基板上以及上述信号线的电极端子的第1金属层上，形成由包括耐热金属层在内的一层以上的第2金属层构成的源极配线以及信号线，以及在上述第2半导体层上、第1透明性绝缘基板上以及上述像素电极周边部的第1金属层的一部分上同样形成漏极配线，以及在上述第1透明性绝缘基板上形成在上述透明导电性的像素电极、扫描线的电极端子以及信号线的电极端子上具有开口部的钝化绝缘层。
依据此结构，因为透明导电性的像素电极与扫描线是同时形成，所以会在玻璃基板上形成。此外，由于绝缘栅极型晶体管属于沟道蚀刻型，主动基板上与以往一样，在形成钝化绝缘层之后，除了能保护绝缘栅极型晶体管的沟道与源极/漏极配线也能保护扫描线，可获得电极端子限定为透明导电层的TN型液晶显示装置。
根据本发明第三技术方案，一种液晶显示装置，由单位像素在一个主面上排列成二维矩阵的第1透明性绝缘基板，和与上述第1透明性绝缘基板相对的第2透明性绝缘基板或彩色滤光片之间填充液晶而构成，其中该单位像素至少具有绝缘栅极型晶体管，及兼具上述绝缘栅极型晶体管栅极的扫描线与兼具源极配线的信号线，及连接上述绝缘栅极型晶体管漏极的像素电极，以及与上述像素电极按规定的距离间隔后形成的对置电极，其特征在于，该液晶显示装置至少包括：在第1透明性绝缘基板的一个主面上，形成由一层以上的第1金属层所构成的扫描线及对置电极，在栅极上、扫描线与信号线的交叉区域附近、对置电极与信号线的交叉区域附近及对置电极与像素电极的交叉区域附近，分别形成栅极绝缘层，以及不含杂质的第1半导体层，在上述栅极上的第1半导体层上，形成与一部分栅极重叠后而构成绝缘栅极型晶体管的源极以及漏极的1对含有杂质的第2半导体层，以及在上述交叉区域附近的第1半导体层上形成含有杂质的第2半导体层，选择性地部分去除第二半导体层和第一半导体层，形成宽度大于栅极、扫描线及对置电极的岛状的第2半导体层和第1半导体层，在上述第2半导体层上及第1透明性绝缘基板上，形成由包括耐热金属层在内的一层以上的第2金属层构成的源极配线、信号线以及漏极配线，以及在图像显示部外区域的扫描线上，同样形成扫描线的电极端子及由一部分信号线构成的信号线的电极端子，以及在上述第1透明性绝缘基板上形成在上述扫描线的电极端子及信号线的电极端子上具有开口部的钝化绝缘层。
依据此结构，扫描线与对置电极是在玻璃基板上形成。此外，由于绝缘栅极型晶体管属于沟道蚀刻型，主动基板上与以往一样，形成钝化绝缘层之后，包括绝缘栅极型晶体管的沟道与源极/漏极配线，即可获得保护扫描线与对置电极的IPS型液晶显示装置。
根据本发明第四技术方案的液晶显示装置同样是：在第1透明性绝缘基板的一个主面上，形成由一层以上可阳极氧化的第1金属层构成的扫描线及对置电极，在栅极上、扫描线与信号线的交叉区域附近、对置电极与信号线的交叉区域附近及对置电极与像素电极的交叉区域附近，分别形成栅极绝缘层及不含杂质的第1半导体层，在上述栅极上的第1半导体层上，形成与栅极部分重叠而构成绝缘栅极型晶体管的源极以及漏极的一对含有杂质的第2半导体层，以及在上述交叉区域附近的第1半导体层上形成含有杂质的第2半导体层，选择性地去除第二半导体层和第一半导体层，形成宽度大于栅极、扫描线及对置电极的岛状的第2半导体层和第1半导体层，在上述第2半导体层上及第1透明性绝缘基板上，形成由包括耐热金属层在内的一层以上的可阳极氧化的第2金属层构成的源极配线、信号线以及漏极配线，以及在图像显示部外区域的部分扫描线上，同样形成扫描线的电极端子以及由部分信号线构成的信号线的电极端子，除了上述电极端子上之外，在源极以及漏极配线的表面形成阳极氧化层，在上述源极以及漏极配线间以及上述交叉区域附近的第1半导体层上形成氧化硅层，以及除了上述栅极上及上述交叉区域附近之外，在扫描线上与对置电极上形成阳极氧化层。
依据此结构，扫描线与对置电极会在玻璃基板上形成。此外，由于绝缘栅极型晶体管属于沟道蚀刻型，在源极/漏极间的沟道上形成氧化硅层之后，就能保护绝缘栅极型晶体管的沟道。同时，信号线与漏极配线表面会形成绝缘性的阳极氧化层，例如氧化铝层(Al2O3)，扫描线与对置电极上皆形成绝缘性的阳极氧化层，即可获得施加钝化功能的IPS型液晶显示装置。
根据本发明的第五技术方案是第一技术方案的液晶显示装置的制造方法，其特征在于包括选择性形成透明导电层、第1金属层层迭成扫描线以及仿真像素电极的工序，以及在栅极上以岛状形成半导体层的工序，以及在仿真像素电极上的栅极绝缘层以及等离子保护层形成开口部，去除开口部内的第1金属层之后露出透明导电性像素电极的工序，以及(通过半色调图像曝光技术)选择性形成源极/漏极配线，并且进行源极/漏极配线与源极/漏极配线间的非晶质硅层阳极氧化的工序。
依据此结构，即可使用一片掩模处理扫描线的形成工序及像素电极的形成工序，达到删减照相蚀刻工序数的目的。于是，在源极/漏极配线形成之后，将源极/漏极配线阳极氧化，在源极/漏极间的沟道上形成氧化硅层后即可保护沟道，因此就不需要形成钝化绝缘层而能删减制造工序。结果，使用四片掩模即可制造TN型液晶显示装置。
根据本发明的第六技术方案是第二技术方案的液晶显示装置的制造方法，其特征包括选择性形成透明导电层、第1金属层层迭成扫描线以及仿真像素电极的工序，以及在栅极上以岛状形成半导体层与栅极绝缘层后露出扫描线与仿真像素电极的工序，以及形成源极/漏极配线的工序，以及粘附钝化绝缘层后在仿真像素电极上形成开口部，去除仿真像素电极上的第1金属层后，获得透明导电性像素电极的工序。
依据此结构，即可使用一片掩模处理扫描线的形成工序及像素电极的形成工序，达到删减照相蚀刻工序数的目的。于是，在沟道蚀刻型的绝缘栅极型晶体管的半导体层形成时，也能去除栅极绝缘层，再加上删减接触点形成工序被合理化之后，不须并用半色调图像曝光技术，就可使用四片掩模制造TN型液晶显示装置。
根据本发明的第七技术方案是第三技术方案的液晶显示装置的制造方法，其特征包括形成扫描线与对置电极的工序，以及包含栅极上在内，在扫描线与信号线、对置电极与信号线以及对置电极与像素电极交叉区域旁，以岛状形成半导体层与栅极绝缘层后露出扫描线与对置电极的工序，以及形成源极配线(信号线)与漏极配线(像素电极)的工序，以及在电极端子上形成具有开口部的钝化绝缘层的工序。
依据此结构，沟道蚀刻型的绝缘栅极型晶体管形成半导体层时，也去除栅极绝缘层，由于不需要接触点形成工序，实现了制造工序的删减，不需要并用半色调图像曝光技术，即可使用四片掩模制造IPS型液晶显示装置。
根据本发明的第八技术方案是第四技术方案的液晶显示装置的制造方法，其特征包括形成扫描线与对置电极的工序，以及包括栅极上在内，在扫描线与信号线、对置电极与信号线以及对置电极与像素电极交叉区域旁，以岛状形成半导体层与栅极绝缘层后露出扫描线与对置电极的工序，以及形成源极/漏极配线的同时，包含源极/漏极配线与沟道在内，进行扫描线与对置电极的阳极氧化工序。
依据此结构，沟道蚀刻型的绝缘栅极型晶体管形成半导体层时，也去除栅极绝缘层，由于不需要接触点形成工序而能删减制造工序，在源极/漏极配线形成时采用半色调图像曝光技术，在形成源极/漏极配线后，将源极/漏极配线阳极氧化，源极/漏极间的沟道上形成氧化硅层后即可保护沟道，所以不再需要形成钝化绝缘层，而能删减制造工序，使用三片掩模即可制造IPS型的液晶显示装置。
如上所述，本发明主要是在沟道蚀刻型的绝缘栅极型晶体管形成半导体层时也去除栅极绝缘层，以不需要接触点形成工序的合理化技术为核心，依据此结构提出各种的主动基板方案。例如，TN型液晶显示装置是在形成透明导电层与第1金属层层迭成扫描线与仿真像素电极及仿真电极端子后，在钝化绝缘层形成开口部时，去除仿真像素电极上的第1金属层，即可获得透明导电性的像素电极，将像素电极的形成工序合理化。于是，基本上不需要并用半色调图像曝光技术，实现不同于以往的四片掩模制程。结果，可获得制程管理更为严密且能避免瑕疵发生的特殊效果。换言之，有助于提升成品率与品质稳定的生产。
根据上述的说明可以清楚了解本发明的要件，其中的重点在于沟道蚀刻型的绝缘栅极型晶体管形成半导体层时也去除栅极绝缘层，所以不再需要接触点形成工序。除此之外的结构，包括扫描线、信号线、像素电极、栅极绝缘层等材质或薄膜厚度等完全不同的液晶显示装置或其制造方法的差异性，不难理解都是属于本发明的范畴。此外，更可以确定的是绝缘栅极型晶体管的半导体层，并非仅限定于非晶质硅。
【附图说明】
图1为有关本发明的实施例1的主动基板平面图
图2为有关本发明的实施例1的主动基板制造工序剖面图
图3为有关本发明的实施例2的主动基板平面图
图4为有关本发明的实施例2的主动基板制造工序剖面图
图5为有关本发明的实施例3的主动基板平面图
图6为有关本发明的实施例3的主动基板制造工序剖面图
图7为有关本发明的实施例4的主动基板平面图
图8为有关本发明的实施例4的主动基板制造工序剖面图
图9为说明液晶面板装配状态的斜视图
图10为液晶面板的等效电路图
图11为以往的液晶面板剖面图
图12为以往范例的主动基板平面图
图13为以往范例的主动基板制造工序剖面图
图14为合理化之后的主动基板平面图
图15为合理化之后的主动基板制造工序剖面图
【具体实施方式】
以下根据图1～图8，说明本发明的实施例。图1是与本发明实施例1相关的显示装置用半导体装置(主动基板)的平面图，图2是图1(e)的A-A’线上、B-B’线上以及C-C’线上的制造工序剖面图。同样的，实施例2的图3与图4、实施例3的图5与图6、实施例4的图7与图8分别表示主动基板平面图及制造工序剖面图。对于与以往范例相同的部位，会附加相同符号并省略详细说明。
【实施例1】
实施例1，首先是在玻璃基板2的一个主面上，采用SPT等真空制膜装置，粘附薄膜厚度约0.1～0.2μm的透明导电层91，如ITO或IZO，以及粘附薄膜厚度约0.1～0.3μm的第1金属层92，如Cr、Ta、MoW合金等。由于扫描线的低电阻化，为避免因为ITO与碱性显像液或光阻剥离液引起电池反应，所以耐热金属层也可以采用层迭后的铝Al或是含有Nd的铝合金。
其次如图1(a)与图2(a)所示，通过细微加工技术，采用感光性树脂图形，依序蚀刻第1金属层92与透明导电层91后露出玻璃基板2，选择性形成透明导电层91A与第1金属层92A层迭成兼具栅极11A的扫描线11及扫描线的仿真电极端子94，以及透明导电层91B与第1金属层92B层迭成的仿真像素电极93，以及透明导电层91C与第1金属层92C层迭成的信号线的仿真电极端子95。通过栅极绝缘层，提升扫描线与信号线的绝缘耐压，为了提高成品率，以上的电极最好采用干式蚀刻，以抑制剖面形状的锥度。
接着，在整体玻璃基板2，以约0.1μm的薄膜厚度，将TaOx或SiO2等透明绝缘层粘附成等离子保护层71。此一等离子保护层71将通过后续的PCVD装置，在栅极绝缘层的SiNx制膜时，使扫描线11的两端所露出的透明导电层91A还原，进而影响SiNx的膜质。所以必须通过栅极绝缘层，防止扫描线与信号线之间的绝缘耐压降低，相关细节请参考现有范例日本专利申请特开昭59-9962号公报。
粘附等离子保护层71后，与以往范例一样使用PCVD装置，例如以约0.2-0.1-0.05μm的薄膜厚度依序粘附栅极绝缘层构成的第1SiNx层30，几乎不含杂质并由绝缘栅极型晶体管的沟道构成的第1半导体层，例如第1非晶质硅层31，以及含有杂质的绝缘栅极型晶体管的源极/漏极构成的第2半导体层、例如第2非晶质硅层33以及三种薄膜层。在此，栅极绝缘层、等离子保护层及第1SiNx层，因为层迭的关系，所以第1SiNx层30的形成厚度较以往薄，具有优良的辅助功效。
如图1(b)与图2(b)所示，透过细微加工技术，采用感光性树脂图形，选择性残留较栅极11电极A还要宽的第2非晶质硅层33与第1非晶质硅层31，以此作为岛状33A、31A后，露出栅极绝缘层30。
继续如图1(c)与图2(c)所示，透过细微加工技术，采用感光性树脂图形，在仿真像素电极93上及仿真电极端子94、95上，形成开口部74、63A以及64A，包括各开口部内的栅极绝缘层30与等离子保护层71在内，也去除第1金属层92A～92C，与透明导电性的像素电极22一样，露出透明导电性的电极端子5A、6A。此外，在图像显示部外的区域，在因应防止静电措施的线路上形成开口部63B后，即可架构防静电的短路线路40。
在源极/漏极配线的形成工序中，采用SPT等真空制膜装置，作为薄膜厚度约0.1μm的可阳极氧化的耐热金属层，例如做为Ti、Ta等薄膜层34及薄膜厚度约0.3μm的同样可阳极氧化的低电阻配线层，依序粘附AL薄膜层35。接着如图1(d)与图2(d)所示，透过细微加工技术，采用感光性树脂图形87A、87B，依序蚀刻由以上薄膜层构成的源极/漏极配线材，包括开口部74内的部分像素电极22在内，与34A、35A层迭成绝缘栅极型晶体管的漏极21一样，形成也兼具源极的信号线12。不需要蚀刻含有杂质的第2非晶质硅层33A及不含杂质的第1非晶质硅层31A，与源极/漏极配线12、21形成的同时，包括透明导电层构成的部分扫描线5A在内，虽然也同时形成扫描线的电极端子5与部分信号线构成的电极端子6，但此时采用半色调图像曝光技术，支持电极端子5、6的区域87A的薄膜厚度(黑色区域)例如3μm，以及配合源极/漏极配线12、21与蓄积电极72的区域87B(中间色调区域)的薄膜厚度为1.5μm，通过半色调图像曝光技术形成形成87A的薄膜厚度大于87B的薄膜厚度的感光性树脂图形87A和87B是实施例1最重要的特征。
源极/漏极配线12、21形成后，利用氧等离子等灰化方式，将上述感光性树脂图形87A、87B减少1.5μm以上，感光性树脂图形87B消失后，露出源极/漏极配线12、21与蓄积电极72，同时只有感光性树脂图形87C可以直接保留在电极端子5、6上。如图1(e)与图2(e)所示，以感光性树脂图形87C为掩模，一面照射光源，一面进行源极/漏极配线12、21阳极氧化，在形成氧化层68、69的同时，将与源极/漏极配线12、21间露出的第2非晶质硅层33A相邻的部分第1非晶质硅层31A阳极氧化后，形成绝缘层(含有杂质的氧化硅层66及不含杂质的氧化硅层)(图中未标示)。
在源极/漏极配线12、21的上方露出AL或是在侧面露出AL、Ti的层迭，通过阳极氧化，Ti变成半导体的氧化钛(TiO2)68，AL则变成绝缘层的氧化铝(AL2O3)69。虽然氧化钛层68不是绝缘层，但因为薄膜厚度非常薄且露出面积小，所以不至于造成钝化上的问题。但耐热金属薄膜层34A最好还是选用Ta。然而Ti不同于Ta，在吸附底层的表面氧化层后，缺少容易形成电阻性接触点的功能，此一特性须特别注意。
含沟道间杂质的第2非晶质硅层33A，较厚的方向如果无法完全的绝缘层化，便会导致绝缘栅极型晶体管的外漏电流增大。先行公开的范例早已说明一面照射光一面实施阳极氧化，是阳极氧化工序的重点。具体而言，照射1万Lux左右的强光，绝缘栅极型晶体管的外漏电流超出μA时，根据源极/漏极配线12、21间的沟道部与漏极21的面积计算后，以10mA/cm2左右的阳极氧化，即可达到获得良好膜质的电流密度。
此外，含有杂质的第2非晶质硅层33A进行阳极氧化后，比辅助绝缘层的氧化硅层66变质的化成电压100V高出约10V，到与提高设定化成电压后形成的含有杂质的氧化硅层66相接的不含杂质的第1非晶质硅层31A的一部分(100左右)为止，变为不含杂质的氧化硅层(图中未标示)，沟道的电性纯度变高，源极/漏极配线12、21间就可完全电气性分离。换言之，绝缘栅极型晶体管的OFF电流充分减少后，即可获得较高的ON/OFF比。
阳极氧化所形成的氧化铝69、氧化钛68的各氧化层薄膜厚度，在配线的钝化上只要约0.1～0.2μm即足够，使用乙二醇等化学合成液，即可达到超过100V的施加电压。源极/漏极配线12、21进行阳极氧化时，图中虽未标示，但必须注意所有信号线12要依电性并列或直列形成，然后在后续制造工序的某一阶段，必须解除直/并列，否则不仅会妨碍主动基板2的电性检查，甚至会影响液晶显示装置的实际运转。解除方式之一是利用雷射光照射后引起蒸发分散，或是用划线器做机械式切除，这些方式都很简单，故于此省略详细说明。
结束阳极氧化之后，去除感光性树脂图形87C，如图1(f)与图2(f)所示，其侧面会露出由形成阳极氧化层的低电阻金属层35构成的电极端子5、6。不过，为了防止静电产生，例如将部分扫描线5A连接至短路线路40，如图所示，若信号线12或电极端子6不连同短路线路40一起形成，电极端子5的侧面将无法形成阳极氧化层。此外，在源极/漏极配线12、21的结构方面，只要放宽电阻値的限制，即可简化成可以阳极氧化的Ta单层。
在上述实施形态下所制成的主动基板2贴上彩色滤光片之后，即成为液晶面板，也完成本发明的实施例1。关于蓄积容量15的结构，如图1(f)所示，图中虽然说明的是与源极/漏极配线12、21同时形成含有一部分像素电极22的蓄积电极72，以及在前段的扫描线11设置突起区域，通过等离子保护层71A、栅极绝缘层30A平面式重叠的构成范例(朝向右下方的斜线部52)，但不表示蓄积容量15的构成因此而受限。和以往范例相同，在与像素电极22及扫描线11同时形成的蓄积容量线16之间，也可以通过含有栅极绝缘层30A的绝缘层构成。此外，其它的结构也可以，故于此省略详细的说明。
预防静电措施，如图1(f)所示，可以采用以往的措施，亦即在主动基板2的***上配置防静电用的短路线路40，并在短路线路40与源极/漏极配线材构成的金属性的电极端子5、6之间，以细微图形连接后构成。由于已经对栅极绝缘层30设定开口部形成工序，所以实施其它预防静电措施并不困难，故于此省略详细说明。
在实施例1，源极/漏极配线12、21与第2非晶质硅层33A进行阳极氧化时，与漏极21电性连接的像素电极22也同时被阳极氧化。因此，构成像素电极22的透明导电层膜质因阳极氧化而扩增电阻値。此时，虽然必须适当变更透明导电层的制膜条件，甚至采用缺氧的膜质，但阳极氧化并不会降低透明导电层的透明度。此外，漏极21与像素电极22因阳极氧化的关系，电流也是通过绝缘栅极型晶体管的沟道供应，因像素电极22的面积太大，需要较大的化成电流或较长的化成时间，在照射外来的强光后，会造成沟道部的电阻受损，且只在漏极21上形成与信号线12上相同膜质与薄膜厚度的阳极氧化层，不过只是延长化成时间，并无法真正解决问题。但是，即使漏极21上所形成的阳极氧化层69(21)有些许不完整，仍不会妨碍实用性并可达到充分的稳定性，这是因为施加在液晶单元的驱动信号基本上是交流电。在检查图像时，会调整(调整减轻闪光)对置电极14的电压，以利减少彩色滤光片9上的对置电极14与像素电极22(漏极21)之间的直流电压成份。因此，最好事先形成绝缘层，以免在信号线12上只导通直流成份。
像这样在源极/漏极配线12、21形成时，采用半色调图像曝光技术，即可获得源极/漏极配线材构成的金属性电极端子。不过，采用半色调图像曝光的掩模，目前仍无法以合理的制造方法供应，价格非常昂贵。于是，如图1(g)与图2(g)所示，不需要在透明导电性的扫描线电极端子5A上形成金属性的电极端子5，包括透明导电性的信号线12的部分电极端子6A在内，通过源极/漏极配线12、21的形成图形设计变更，变更为源极/漏极配线材所构成的电极端子5、6后，即可获得与由透明导电层构成的电极端子5A、6A。如此一来，在源极/漏极配线12、21形成时，虽然不再需要半色调图像曝光技术，但必须充分注意由透明导电层所构成的电极端子5A、6A扩增的电阻值。即使电极端子的结构改变，图像显示部内的装置结构仍然不变。
在实施例1，源极/漏极配线与沟道的钝化采用阳极氧化技术，虽然能达到删减工序的目的，但在最新的生产线上，玻璃基板的每边尺寸都超过1公尺，过去分批处理型的阳极氧化装置必须面临装置越来越庞大的课题。以下，以实施例2说明如何采用以往钝化绝缘层的四片掩模制程取代阳极氧化技术。
【实施例2】
实施例2，如图3(a)与图4(a)所示，透过细微加工技术，采用感光性树脂图形，扫描线11、仿真像素电极93以及仿真电极端子94、95的形成工序均与实施例1相同。接着，粘附约0.1μm薄膜厚度的等离子保护层71，例如以约0.2-0.1-0.05μm的薄膜厚度，依序粘附在构成栅极绝缘层的第1SiNx层30，以及几乎不含杂质，由绝缘栅极型晶体管的沟道构成第1非晶质硅层31，以及由含有杂质的绝缘栅极型晶体管的源极/漏极构成的第2非晶质硅层33与三种薄膜层。
继续如图3(b)与图4(b)所示，透过细微加工技术，采用感光性树脂图形，在栅极11A上、扫描线与信号线的交叉区域旁以及扫描线上的蓄积容量形成区域，包括第2非晶质硅层33与第1非晶质硅层31以与栅极绝缘层30在内，以岛状形成等离子保护层71，露出大部分的扫描线11、仿真像素电极93以及仿真电极端子94、95。
在源极/漏极配线的形成工序中，使用SPT等真空制膜装置，粘附薄膜厚度约0.1μm的耐热金属层，如Ti、Ta等薄膜层34，以及薄膜厚度约0.3μm之低电阻配线层的AL薄膜层35。接着，如图3(c)与图4(c)所示，透过细微加工技术，采用感光性树脂图形，依序蚀刻上述薄膜层，包括部分仿真像素电极93在内，选择性形成34A与35A层迭成绝缘栅极型晶体管的漏极21，以及包括部分仿真电极端子95在内，选择性形成兼具源极配线的信号线12，上述步骤虽与以往范例相同，在依序蚀刻第2非晶质硅层33A以及第1非晶质硅层31A后，第1非晶质硅层31A保留约0.05～0.1μm进行蚀刻。此外，在源极/漏极配线12、21的结构方面，只要放宽电阻値的限制，Ta、Cr、MoW等也可以简化成单层。
源极/漏极配线12、21形成后，与过去五片掩模制程一样，在整体玻璃基板2粘附约0.3μm薄膜厚度的SiNx层，以做为透明性绝缘层，并以此作为钝化绝缘层37，如图3(d)与图4(d)所示，透过细微加工技术，采用感光性树脂图形，在仿真像素电极93上、仿真电极端子94、95上分别选择性形成开口部38、63、64，去除各开口部内的钝化绝缘层37、仿真像素电极93上以及仿真电极端子94、95上的第1金属层92A～92C，即可获得透明导电性的像素电极22与透明导电性的电极端子5A、6A。
经过上述步骤所制作的主动基板2贴上彩色滤光片后，即成为液晶面板，也完成本发明的实施例2。关于蓄积容量15的结构，如图3(d)所示，图中虽然说明的是与源极/漏极配线12、21同时形成含有仿真像素电极93一部分的蓄积电极72，以及在前段的扫描线11设置突起区域，通过等离子保护层71A2、栅极绝缘层30A、第1非晶质硅层31B2(图中未标示)以及第2非晶质硅层33B2平面式重叠的构成范例(朝右下方的斜线部52)，但不表示蓄积容量15的结构因此受限，如同以往范例，在像素电极22与扫描线11同时形成的蓄积容量线16之间，也可以通过含有栅极绝缘层30A的绝缘层构成。
在防静电措施方面，如图3(d)所示，可以采用以往的措施，也就是在主动基板2的***配置防静电用的短路线路40，在短路线路40与源极/漏极配线材构成的金属性电极端子5、6之间，以细微图形连接。
以上说明的液晶显示装置虽然是采用TN型液晶单元，依一定距离间隔形成像素电极后，从水平方向控制一对对置电极与像素电极的电界，也就是采用IPS(In-Plain-Swticing)方式的液晶显示装置，对于本发明所提出之工序删减也非常有用，故以以下的实施例加以说明。
【实施例3】
在实施例3，首先在玻璃基板2的一个主面上，采用SPT等真空制膜装置，粘附薄膜厚度约0.1～0.3μm的第1金属层，例如粘附Cr，TA，MO等上述物质的合金或硅化物，如图5(a)与图6(a)所示，透过细微加工技术，采用感光性树脂图形，选择性形成兼具栅极11A的扫描线11及兼具对置电极的蓄积容量线16。
接着，在整体玻璃基板2，采用PCVD装置，例如以约0.3-0.1-0.05μm的薄膜厚度，依序粘附在构成栅极绝缘层的第1SiNx层30，以及几乎不含杂质，由绝缘栅极型晶体管的沟道构成第1非晶质硅层31，以及由含有杂质的绝缘栅极型晶体管的源极/漏极构成的第2非晶质硅层33与三种薄膜层。
接着，如图5(b)与图6(b)所示，透过细微加工技术，采用感光性树脂图形，在半导体层形成区域，包括栅极11A上、扫描线11与信号线12的交叉区域旁、蓄积容量线16与信号线12的交叉区域旁，以及在蓄积容量形成区域，其中包括部分的蓄积容量线16上、蓄积容量线16与像素电极21的交叉区域旁，分别以岛状形成第2非晶质硅层33、第1非晶质硅层31以与栅极绝缘层层30构成的层迭后，露出扫描线11与大部分的蓄积容量线16。
在源极/漏极配线的形成工序中，使用SPT等真空制膜装置，依序粘附薄膜厚度约0.1μm的耐热金属层，如Ti、Ta等薄膜层34，以及薄膜厚度约0.3μm之低电阻配线层的AL薄膜层35。接着，如图5(c)与图6(c)所示，透过细微加工技术，采用感光性树脂图形，依序蚀刻上述薄膜层构成的源极/漏极配线材，选择性形成34A与35A层迭成绝缘栅极型晶体管的漏极21，以及兼具源极配线的信号线12，也依序蚀刻第2非晶质硅层33A以及第1非晶质硅层31A后，第1非晶质硅层31A保留约0.05～0.1μm进行蚀刻。于是，在源极/漏极配线12、21形成的同时，在图像显示部外的区域，包括部分扫描线11在内，也同时形成扫描线的电极端子5及由部分信号线12构成的电极端子6。但此工序不一定需要形成扫描线的电极端子5。此外，在源极/漏极配线12、21的结构方面，只要放宽电阻値的限制，Ta、Cr、MoW等也可以简化成单层。
源极/漏极配线12、21形成后，与实施例2一样，在整体玻璃基板2粘附约0.3μm薄膜厚度的SiNx层，以做为透明性绝缘层，并以此作为钝化绝缘层37，如图5(d)与图6(d)所示，透过细微加工技术，采用感光性树脂图形，在扫描线与信号线的电极端子5、6上及未编图号的蓄积容量线16的电极端子上，分别形成开口部63、64、65，选择性去除上述开口部内的钝化绝缘层37，露出电极端子5、6以及蓄积容量线16的大部分电极端子，即完成主动基板2。在形成源极/漏极配线12、21时，不需要形成源极/漏极配线材构成的扫描线电极端子5以及蓄积容量线16的电极端子，分别以开口部63、6A内露出的部分扫描线及部分蓄积容量线16作为扫描线11，以及蓄积容量线16的电极端子即可。
经过上述步骤所制作的主动基板2在贴上彩色滤光片9之后，即成为液晶面板，也完成实施例3。就如同以上的说明，IPS型的液晶显示装置，在主动基板2上不需要透明导电性的像素电极22。所以，也不需要源极/漏极配线上的中间导电层36。关于蓄积容量15的结构，如图5(d)所示，图中虽然是说明对置电极(蓄积容量线)16与像素电极(漏极)21，可藉由栅极绝缘层30A、第1非晶质硅层31D(图中未标示)以及第2非晶质硅层33D所构成(朝右下方的斜线部50)，但并不表示蓄积容量15的构成因此受限，像素电极21与前段扫描线11之间，也可以通过含有栅极绝缘层30A的绝缘层构成。在图5(d)，虽未特别以图标示出来，但是以高电阻组件如OFF状态的绝缘栅极型晶体管或细长的导电性线路，连接扫描线的电极端子5与信号线的电极端子6之间，以防止静电产生。由于已经设有露出扫描线11的工序，所以非常容易采取防静电措施。
在实施例3，主动基板2的钝化上，与以往范例一样都是采用PCVD装置所制造的氮化硅层(SiNx)，以现有的量产工厂来看，其最大的优点在于制程上的变动性少、容易导入，以下根据实施例4说明与实施例1同样在源极/漏极配线的阳极氧化上，施加钝化技术，以进一步达到删减工序及降低成本的目的。
【实施例4】
在实施例4，如图7(b)与图8(b)所示，透过细微加工技术，采用感光性树脂图形，在半导体层形成区域包括栅极11A上、扫描线11与信号线12的交叉区域旁、蓄积容量线16与信号线12的交叉区域旁，以及在蓄积容量形成区域，其中包括部分的蓄积容量线16上、蓄积容量线16与像素电极21的交叉区域旁，分别以岛状形成第2非晶质硅层33、第1非晶质硅层31以与栅极绝缘层30构成的层迭后，露出扫描线11与大部分的蓄积容量线16，以上所进行的工序皆与实施例3相同。不过，如后续所述，说明扫描线11与对置电极16，选用Ta单层、AL(Zr，TA，Nd)合金等单层结构或是AL/TA，TA/AL/TA，AL/AL(TA，Zr，Nd)合金等层迭结构，作为具有耐热性并可阳极氧化的金属，以便在扫描线11上及对置电极16上，利用阳极氧化形成绝缘层。为提高AL(Zr，Ta，Nd)合金的耐热性，添加数个百分比以下的添加金属至AL。
在源极/漏极配线的形成工序中，使用SPT等真空制膜装置，依序粘附薄膜厚度约0.1μm可阳极氧化的耐热金属层，如Ti、Ta等薄膜层34，以及薄膜厚度约0.3μm同样可阳极氧化之低电阻配线层的AL薄膜层35。接着，与实施例1一样，如图7(c)与图8(c)所示，透过细微加工技术，采用感光性树脂图形87A、87B，依序蚀刻上述薄膜层构成的源极/漏极配线材，选择性形成34A与35A层迭成兼具绝缘栅极型晶体管漏极的像素电极21，以及同样兼具源极的信号线12。含有杂质的第2非晶质硅层33A及不含杂质的第1非晶质硅层31A不需要蚀刻。
源极/漏极配线12、21形成后，利用氧等离子等的灰化方式，将上述感光性树脂图形87A、87B减少1.5μm以上，感光性树脂图形87B消失后，露出源极/漏极配线12、21与蓄积电极72。同时，只有感光性树脂图形87C可以直接保留在电极端子5、6上。如图7(d)与图8(d)所示，以感光性树脂图形87C为掩模，一面照射光源，一面将源极/漏极配线12、21阳极氧化，在形成氧化层68、69的同时，进行与在源极/漏极配线12、21间露出的第2非晶质硅层33A相邻的部分第1非晶质硅层31A阳极氧化后，形成既是绝缘层也是含有杂质的氧化硅层66以及不含杂质的氧化硅层(图中未标示)。
此时，外露的扫描线11与对置电极16同时进行阳极氧化，其表面会形成氧化层75。如图8(d)所示，虽未编列图号，但由于扫描线11与对置电极16是延长至主动基板2的***形成图形，在源极/漏极配线12、21进行阳极氧化的同时，扫描线11与对置电极16也很容易实施阳极氧化。经过阳极氧化后，扫描线11与信号线12交叉附近的区域上及对置电极16与信号线12交叉附近的区域上、蓄积容量形成区域上以及像素电极21与对置电极16交叉附近的区域上，第2非晶质硅层33B～33E也会被阳极氧化，变成含有杂质的氧化硅层66及不含杂质的氧化硅层(图中未标示)。
结束阳极氧化，去除感光性树脂图形87C后，如图7(e)与图8(e)所示，其侧面会露出具有阳极氧化层，由低电阻金属层35A构成的电极端子5、6。于是，在源极/漏极配线12、21的结构上，只要放宽电阻値的限制，即可简化成可以阳极氧化的Ta单层。
经过上述步骤所制作的主动基板2贴上彩色滤光片9之后，即成为液晶面板，也完成实施例4，蓄积容量15的结构与实施例3相同。在图7(e)，图中虽未标示，但在源极/漏极配线12、21形成之前，即已设有露出扫描线11的工序，电极端子5、6之间配置半导体层或是OFF状态下的绝缘栅极型晶体管等电阻性组件，即可以源极/漏极配线材连接，并且能有效预防静电产生。
以上所述，主要公开说明本发明是在绝缘栅极型晶体管采用沟道蚀刻型，无需并用半色调图像曝光技术，不同于以往的四片掩模制程，若是在图形精度低的层迭上能够采用半色调图像曝光技术，不但能进一步删减工序，更可以实现三片掩模制程。

Claims (8)

1.一种液晶显示装置，由单位像素在一个主面上排列成二维矩阵的第一透明性绝缘基板，和与上述第一透明性绝缘基板相对的第二透明性绝缘基板或彩色滤光片之间填充液晶而构成，其中该单位像素至少具有绝缘栅极型晶体管，以及兼具上述绝缘栅极型晶体管栅极的扫描线与兼具源极配线的信号线，以及连接漏极配线的像素电极，其特征在于，该液晶显示装置至少包括：
在第1透明性绝缘基板的一个主面上，形成由透明导电层与第1金属层层迭形成的扫描线、透明导电性的像素电极以及透明导电性的信号线电极端子，
通过等离子保护层与栅极绝缘层，在栅极上形成不含杂质的第1半导体层以及一对含杂质的第2半导体层，其中该一对第2半导体层构成绝缘栅极型晶体管的源极以及漏极，
选择性地部分去除第2半导体层和第1半导体层，形成宽度大于栅极电极的岛状的第2半导体层和第1半导体层，
在位于上述像素电极上与部分扫描线上以及信号线的电极端子上的等离子保护层以及栅极绝缘层形成开口部，露出上述像素电极以及作为一部分扫描线的透明导电层，
在上述第2半导体层上与栅极绝缘层上，形成由包括耐热金属层在内的一层以上可阳极氧化的第2金属层构成的源极配线以及信号线，以及在上述第2半导体层上、栅极绝缘层上以及上述像素电极的一部分上，同样形成漏极配线，以及在图像显示部外的区域中形成由部分信号线构成的电极端子，
除了上述信号线的电极端子之外，在源极以及漏极配线表面上形成阳极氧化层，以及
在上述源极以及漏极配线间的第一半导体层上，形成氧化硅层。
2.一种液晶显示装置，由单位像素在一个主面上排列成二维矩阵的第1透明性绝缘基板，和与上述第1透明性绝缘基板相对的第2透明性绝缘基板或彩色滤光片之间填充液晶而构成，其中该单位像素至少具有绝缘栅极型晶体管，以及兼具上述绝缘栅极型晶体管栅极的扫描线与兼具源极配线的信号线，以及连接漏极配线的像素电极，其特征在于，该液晶显示装置至少包括：
在第1透明性绝缘基板的一个主面上，形成透明导电层与第1金属层层迭形成的扫描线，以及作为扫描线一部分的透明导电性的扫描线的电极端子，以及第1金属层在周边部层迭成的透明导电性的像素电极，和第1金属层在周边部层迭成的透明导电性的信号线的电极端子，
在栅极上、扫描线与信号线的交叉区域附近的扫描线上，分别形成等离子保护层和栅极绝缘层以及不含杂质的第1半导体层，
在上述第1半导体层上，形成与一部分栅极重叠而构成绝缘栅极型晶体管的源极以及漏极的一对含有杂质的第2半导体层，以及在上述交叉区域的第1半导体层上，形成含有杂质的第2半导体层，
选择性地部分去除第2半导体层和第1半导体，形成宽度大于栅极与扫描线的岛状的第2半导体层和第1半导体层，
在上述第2半导体层上、第1透明性绝缘基板上以及上述信号线的电极端子的第1金属层上，形成由包括耐热金属层在内的一层以上的第2金属层构成的源极配线以及信号线，以及在上述第2半导体层上、第1透明性绝缘基板上以及上述像素电极周边部的第1金属层的一部分上同样形成漏极配线，以及
在上述第1透明性绝缘基板上形成在上述透明导电性的像素电极、扫描线的电极端子以及信号线的电极端子上具有开口部的钝化绝缘层。
3.一种液晶显示装置，由单位像素在一个主面上排列成二维矩阵的第1透明性绝缘基板，和与上述第1透明性绝缘基板相对的第2透明性绝缘基板或彩色滤光片之间填充液晶而构成，其中该单位像素至少具有绝缘栅极型晶体管，及兼具上述绝缘栅极型晶体管栅极的扫描线与兼具源极配线的信号线，及连接上述绝缘栅极型晶体管漏极的像素电极，以及与上述像素电极按规定的距离间隔后形成的对置电极，其特征在于，该液晶显示装置至少包括：
在第1透明性绝缘基板的一个主面上，形成由一层以上的第1金属层所构成的扫描线及对置电极，
在栅极上、扫描线与信号线的交叉区域附近、对置电极与信号线的交叉区域附近及对置电极与像素电极的交叉区域附近，分别形成栅极绝缘层，以及不含杂质的第1半导体层，
在上述栅极上的第1半导体层上，形成与一部分栅极重叠后而构成绝缘栅极型晶体管的源极以及漏极的1对含有杂质的第2半导体层，以及在上述交叉区域附近的第1半导体层上形成含有杂质的第2半导体层，
选择性地部分去除第二半导体层和第一半导体层，形成宽度大于栅极、扫描线及对置电极的岛状的第2半导体层和第1半导体层，
在上述第2半导体层上及第1透明性绝缘基板上，形成由包括耐热金属层在内的一层以上的第2金属层构成的源极配线、信号线以及漏极配线，以及在图像显示部外区域的扫描线上，同样形成扫描线的电极端子及由一部分信号线构成的信号线的电极端子，以及
在上述第1透明性绝缘基板上形成在上述扫描线的电极端子及信号线的电极端子上具有开口部的钝化绝缘层。
4.一种液晶显示装置，由单位像素在一个主面上排列成二维矩阵的第1透明性绝缘基板，和与上述第1透明性绝缘基板相对的第2透明性绝缘基板或彩色滤光片之间填充液晶而构成，其中该单位像素至少具有绝缘栅极型晶体管，兼具上述绝缘栅极型晶体管栅极的扫描线与兼具源极配线的信号线，和连接上述绝缘栅极型晶体管漏极的像素电极，以及与上述像素电极具有规定的距离间隔而形成的对置电极，其特征在于该液晶显示装置至少包括：
在第1透明性绝缘基板的一个主面上，形成由一层以上可阳极氧化的第1金属层构成的扫描线及对置电极，
在栅极上、扫描线与信号线的交叉区域附近、对置电极与信号线的交叉区域附近及对置电极与像素电极的交叉区域附近，分别形成栅极绝缘层及不含杂质的第1半导体层，
在上述栅极上的第1半导体层上，形成与栅极部分重叠而构成绝缘栅极型晶体管的源极以及漏极的一对含有杂质的第2半导体层，以及在上述交叉区域附近的第1半导体层上形成含有杂质的第2半导体层，
选择性地去除第二半导体层和第一半导体层，形成宽度大于栅极、扫描线及对置电极的岛状的第2半导体层和第1半导体层，
在上述第2半导体层上及第1透明性绝缘基板上，形成由包括耐热金属层在内的一层以上的可阳极氧化的第2金属层构成的源极配线、信号线以及漏极配线，以及在图像显示部外区域的部分扫描线上，同样形成扫描线的电极端子以及由部分信号线构成的信号线的电极端子，
除了上述电极端子上之外，在源极以及漏极配线的表面形成阳极氧化层，
在上述源极以及漏极配线间以及上述交叉区域附近的第1半导体层上形成氧化硅层，以及
除了上述栅极上及上述交叉区域附近之外，在扫描线上与对置电极上形成阳极氧化层。
5.一种用于液晶显示装置的液晶显示装置制造方法，该液晶显示装置由单位像素在一个主面上排列成二维矩阵的第1透明性绝缘基板，和与上述第1透明性绝缘基板相对的第2透明性绝缘基板或彩色滤光片之间填充液晶而构成，其中该单位像素至少具有绝缘栅极型晶体管，兼具上述绝缘栅极型晶体管栅极的扫描线与兼具源极配线的信号线，和连接漏极配线的像素电极，其特征在于该液晶显示方法至少包括：
在第1透明性绝缘基板的一个主面上，形成由透明导电层与第1金属层层迭形成的扫描线、作为扫描线一部分的扫描线仿真电极端子，以及仿真像素电极，
顺序地粘附等离子保护层、栅极绝缘层、不含杂质的第1非晶质硅层，及含有杂质的第2非晶质硅层，
在栅极上，形成岛状的宽度大于栅极的第2非晶质硅层和第1非晶质硅层构成的层迭，以露出上述栅极绝缘层，
在扫描线上、仿真像素电极上的栅极绝缘层以及等离子保护层中，形成开口部，并去除上述开口部内的第1金属层以露出透明导电性的像素电极，
粘附包括耐热金属层在内的一层以上的第2金属层之后，在与栅极部分重叠的栅极绝缘层上，以及第2非晶质硅层上形成源极配线以及信号线，以及同样在栅极绝缘层上、第2非晶质硅层上以及上述开口部内的像素电极的一部分上形成漏极配线，以及包括上述扫描线的一部分在内，形成扫描线的电极端子，和部分信号线构成的信号线电极端子，以及
在保护上述电极端子的同时，对源极以及漏极配线及源极以及漏极配线间的非晶质硅层进行阳极氧化。
6.一种用于液晶显示装置的液晶显示装置制造方法，该液晶显示装置由单位像素一个主面上排列成二维矩阵的第1透明性绝缘基板，和与上述第1透明性绝缘基板相对的第2透明性绝缘基板或彩色滤光片之间填充液晶而构成，其中该单位像素至少具有绝缘栅极型晶体管，兼具上述绝缘栅极型晶体管栅极的扫描线与兼具源极配线的信号线，和连接漏极配线的像素电极，其特征在于该液晶显示方法至少包括：
在第1透明性绝缘基板的一个主面上，形成由透明导电层与第1金属层层迭形成的扫描线、作为部分扫描线的扫描线仿真电极端子、信号线的仿真电极端子，以及仿真像素电极，
顺序地粘附等离子保护层、栅极绝缘层、不含杂质的第1非晶质硅层，及含有杂质的第2非晶质硅层，
在栅极上、扫描线与信号线交叉区域附近，分别形成岛状的宽度大于栅极和扫描线的第2非晶质硅层、第1非晶质硅层、栅极绝缘层及等离子保护层构成的叠层，以露出扫描线、扫描线的仿真电极端子、信号线的仿真电极端子及仿真像素电极，
粘附包括耐热金属层在内的一层以上的第2金属层之后，在与栅极部分重叠的第1透明性绝缘基板上、第2非晶质硅层上以及上述信号线的仿真电极端子的一部分上形成源极配线以及信号线，以及同样在上述第1透明性绝缘基板上、第2非晶质硅层上以及仿真像素电极的一部分上形成漏极配线，
去除上述源极以及漏极配线间及上述交叉区域附近的第2非晶质硅层，
在上述第1透明性绝缘基板上，形成钝化绝缘层，以及
在上述扫描线、信号线的仿真电极端子上、仿真像素电极上的钝化绝缘层中形成开口部，去除开口部内的第1金属层，在各开口部内露出透明导电性的扫描线、信号线的电极端子及像素电极。
7.一种用于液晶显示装置的液晶显示装置制造方法，该液晶显示装置由单位像素在一个主面上排列成二维矩阵的第1透明性绝缘基板，和与上述第1透明性绝缘基板相对的第2透明性绝缘基板或彩色滤光片之间填充液晶而构成，其中该单位像素至少具有绝缘栅极型晶体管，兼具上述绝缘栅极型晶体管栅极的扫描线与兼具源极配线的信号线，及连接上述绝缘栅极型晶体管漏极的像素电极，以及与上述像素电极按规定的距离间隔后形成的对置电极，其特征在于该液晶显示方法至少包括：
在第1透明性绝缘基板的一个主面上，形成由一层以上的第1金属层所构成的扫描线及对置电极，
顺序地粘附一层以上的栅极绝缘层、不含杂质的第1非晶质硅层以及含有杂质的第2非晶质硅层，
在栅极上、扫描线与信号线的交叉区域附近、对置电极与信号线的交叉区域附近、对置电极与像素电极的交叉区域附近，分别形成岛状的宽度大于栅极、扫描线、对置电极的第2非晶质硅层、第1非晶质硅层、栅极绝缘层构成的叠层，以露出扫描线与对置电极，
粘附包括耐热金属层在内的一层以上的第2金属层之后，在栅极上、上述交叉区域附近的第2非晶质硅层上以及第1透明性绝缘基板上形成源极配线、信号线以及漏极配线，以及在图像显示部外区域的上述部分扫描线上形成扫描线的电极端子及由部分信号线构成的信号线电极端子，
除了上述源极以及漏极配线间及源极以及漏极配线重叠的区域之外，去除上述交叉区域附近的第2非晶质硅层，以及
在上述扫描线与信号线的电极端子上，在上述第1透明性绝缘基板上形成具有开口部的钝化层。
8.一种用于液晶显示装置的液晶显示装置制造方法，该液晶显示装置由单位像素在一个主面上排列成二维矩阵的第1透明性绝缘基板，和与上述第1透明性绝缘基板相对的第2透明性绝缘基板或彩色滤光片之间填充液晶而构成，其中该单位像素至少具有绝缘栅极型晶体管，兼具上述绝缘栅极型晶体管栅极的扫描线与兼具源极配线的信号线，及连接上述绝缘栅极型晶体管漏极的像素电极，以及与上述像素电极按规定的距离间隔后形成的对置电极，其特征在于该液晶显示方法至少包括：
在第1透明性绝缘基板的一个主面上，形成由一层以上可阳极氧化的第1金属层构成的扫描线与对置电极，
顺序地粘附一层以上的栅极绝缘层、不含杂质的第1非晶质硅层以及含有杂质的第2非晶质硅层，
在栅极上、扫描线与信号线的交叉区域附近、对置电极与信号线的交叉区域附近、对置电极与像素电极的交叉区域附近，分别形成岛状的宽度大于栅极、扫描线、对置电极的第2非晶质硅层、第1非晶质硅层、栅极绝缘层构成的叠层，以露出扫描线与对置电极，
粘附包括耐热金属在内的一层以上可阳极氧化的第2金属层之后，在栅极上、上述交叉区域附近的第2非晶质硅层上以及第1透明性绝缘基板上形成源极配线、信号线以及漏极配线，在图像显示部外区域的上述部分扫描线上形成扫描线的电极端子，以及对应由部分信号线构成的信号线电极端子形成感光性树脂图形，其中在上述电极端子上的该感光性树脂图形的膜厚，大于在源极以及漏极配线上的该感光性树脂图形的膜厚，
以上述感光性树脂图形作为掩模，选择性去除第2金属层，形成扫描线、信号线的电极端子、源极以及漏极配线，
减少上述感光性树脂图形的膜厚，露出源极以及漏极配线，
保护上述电极端子上的同时，对源极以及漏极配线与源极以及漏极配线间的非晶质硅层进行阳极氧化，以及
对上述外露的扫描线与对置电极进行阳极氧化。
CNB2005100595802A 2004-03-29 2005-03-29 液晶显示装置及其制造方法 Expired - Fee Related CN100353247C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP093945/2004 2004-03-29
JP2004093945A JP2005283690A (ja) 2004-03-29 2004-03-29 液晶表示装置とその製造方法

Publications (2)

Publication Number Publication Date
CN1677208A CN1677208A (zh) 2005-10-05
CN100353247C true CN100353247C (zh) 2007-12-05

Family

ID=34989358

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100595802A Expired - Fee Related CN100353247C (zh) 2004-03-29 2005-03-29 液晶显示装置及其制造方法

Country Status (4)

Country Link
US (1) US7417693B2 (zh)
JP (1) JP2005283690A (zh)
CN (1) CN100353247C (zh)
TW (1) TWI258862B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060054889A1 (en) * 2004-09-16 2006-03-16 Jang-Soo Kim Thin film transistor array panel
TWI319911B (en) * 2005-08-11 2010-01-21 Liquid crystal display device and manufacturing method thereof
CN100380629C (zh) * 2006-02-24 2008-04-09 友达光电股份有限公司 像素结构的制作方法
CN100412632C (zh) * 2006-06-30 2008-08-20 友达光电股份有限公司 半反射半穿透液晶显示器的阵列基板的制造方法
KR101480004B1 (ko) 2008-02-21 2015-01-08 삼성디스플레이 주식회사 표시판 및 그 제조 방법
JP2009282473A (ja) * 2008-05-26 2009-12-03 Hitachi Displays Ltd 表示装置
JP5306784B2 (ja) * 2008-11-18 2013-10-02 株式会社ジャパンディスプレイ 表示装置
TWI406075B (zh) 2010-07-29 2013-08-21 Au Optronics Corp 液晶顯示面板、畫素陣列基板及其畫素結構
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN102881697B (zh) * 2012-09-06 2015-01-21 广州新视界光电科技有限公司 一种可提高tft背板良率的布线结构
JP2018005004A (ja) * 2016-07-04 2018-01-11 株式会社ジャパンディスプレイ 表示装置
JP6799123B2 (ja) * 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02216129A (ja) * 1989-02-17 1990-08-29 Matsushita Electric Ind Co Ltd 液晶画像表示装置およびその製造方法
JPH07175088A (ja) * 1993-10-27 1995-07-14 Matsushita Electric Ind Co Ltd 液晶パネル用基板とその製造方法
CN1234523A (zh) * 1998-04-28 1999-11-10 松下电器产业株式会社 液晶面板及其制造方法
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
CN1389756A (zh) * 2001-06-04 2003-01-08 达碁科技股份有限公司 薄膜晶体管液晶显示器的制作方法
US6661476B1 (en) * 1999-08-30 2003-12-09 Sony Corporation Liquid crystal display device and its manufacturing method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020003224A (ko) * 2000-02-04 2002-01-10 모리시타 요이찌 액정표시장치용의 절연게이트형 트랜지스터와 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02216129A (ja) * 1989-02-17 1990-08-29 Matsushita Electric Ind Co Ltd 液晶画像表示装置およびその製造方法
JPH07175088A (ja) * 1993-10-27 1995-07-14 Matsushita Electric Ind Co Ltd 液晶パネル用基板とその製造方法
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
CN1234523A (zh) * 1998-04-28 1999-11-10 松下电器产业株式会社 液晶面板及其制造方法
US6661476B1 (en) * 1999-08-30 2003-12-09 Sony Corporation Liquid crystal display device and its manufacturing method
CN1389756A (zh) * 2001-06-04 2003-01-08 达碁科技股份有限公司 薄膜晶体管液晶显示器的制作方法

Also Published As

Publication number Publication date
TW200601571A (en) 2006-01-01
CN1677208A (zh) 2005-10-05
US20050212985A1 (en) 2005-09-29
US7417693B2 (en) 2008-08-26
TWI258862B (en) 2006-07-21
JP2005283690A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
CN100353247C (zh) 液晶显示装置及其制造方法
CN100394289C (zh) 液晶显示装置及其制造方法
KR100238795B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
CN100428029C (zh) 液晶显示装置
KR960014823B1 (ko) 액정표시장치
CN100386669C (zh) 液晶显示装置及其制造方法
JPH10213809A (ja) 液晶表示装置及びその製造方法
JPH0736058A (ja) アクティブマトリックス型液晶表示装置
CN101479778B (zh) 显示面板和显示装置
US20010045995A1 (en) Liquid crystal display and manufacturing method therfor
EP0573258B1 (en) Liquid crystal display device with electrical passivation layer
CN1648750A (zh) 液晶显示装置及其制造方法
US5432625A (en) Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film
US20080297711A1 (en) Liquid crystal display device and its manufacturing method
JP2004317685A (ja) 液晶表示装置とその製造方法
KR100482167B1 (ko) 액정표시장치및그제조방법
CN100557490C (zh) 液晶显示装置及其制造方法
CN100545726C (zh) 液晶显示装置及其制造方法
JP2001356367A (ja) 液晶画像表示装置及び画像表示装置用半導体装置の製造方法
CN100543569C (zh) 液晶显示装置及其制造方法
JP2000250065A (ja) 液晶画像表示装置および画像表示装置用半導体装置の製造方法
CN100590500C (zh) 液晶显示装置及其制造方法
JP3391304B2 (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
CN100416389C (zh) 液晶显示装置及其制造方法
CN100405194C (zh) 液晶显示装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HIGUCHI-EN ELECTRONIC JAPAN CO., LTD.; YOUDA PHOTO

Free format text: FORMER NAME OR ADDRESS: HIGUCHI-EN ELECTRONIC JAPAN CO., LTD.; GUANGHUI ELECTRONIC CO., LTD.

CP03 Change of name, title or address

Address after: Osaka, Japan

Co-patentee after: AU OPTRONICS Corp.

Patentee after: Quanta Display Japan Inc.

Address before: Osaka, Japan

Co-patentee before: QUANTA DISPLAY INCORPORATION

Patentee before: Quanta Display Japan Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071205