CN100350602C - 带内插器的微电子电路封装 - Google Patents

带内插器的微电子电路封装 Download PDF

Info

Publication number
CN100350602C
CN100350602C CNB028090918A CN02809091A CN100350602C CN 100350602 C CN100350602 C CN 100350602C CN B028090918 A CNB028090918 A CN B028090918A CN 02809091 A CN02809091 A CN 02809091A CN 100350602 C CN100350602 C CN 100350602C
Authority
CN
China
Prior art keywords
core
metal layer
tube core
coupled
microelectronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028090918A
Other languages
English (en)
Other versions
CN1547771A (zh
Inventor
G·范德托普
J·唐
S·托勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1547771A publication Critical patent/CN1547771A/zh
Application granted granted Critical
Publication of CN100350602C publication Critical patent/CN100350602C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种用于微电子电路芯片的低成本的封装技术，将管芯固定在封装芯中的开口内。接着，在管芯/芯装配件上形成至少一层金属堆积层，并且将栅格阵列内插器单元层叠到所述堆积层上。接下来，可利用多种安装技术(如球状栅格阵列(BGA)、岸面栅格阵列(LGA)、引脚栅格阵列(PGA)、表面安装技术(SMT)和/或其它安装技术)中的任何一种，将栅格阵列内插器单元安装在外部电路内。在一个实施例中，在层叠内插器前，在管芯/芯装配件上形成单一的堆积层。

Description

带内插器的微电子电路封装
发明领域
本发明总体上涉及微电子电路，尤其涉及封装这种电路的结构与技术。
背景技术
微电子电路芯片(如管芯)制造出来后，在将它销售给公众之前，通常先对芯片进行封装。封装既为芯片提供了保护，也为在外部***内安装此芯片提供了一种方便而通常标准化的方法。电路封装必须包括一些用来提供各种电路芯片端子与外部环境之间电通信的装置。在过去，使用许多不同的封装技术来提供这种通信。为特定芯片所使用的封装类型，会对成品器件的性能有显著影响。典型地，在大量制造环境当中，选择封装技术时将主要考虑到成本。性能也是非常重要的标准。随着电路变得更小和速度更快，人们正需要一种创新的且节约成本的封装技术。
发明内容
根据本发明的一种微电子器件，包括：具有活动表面的管芯，由所述管芯和封装芯之间的封装材料固定在所述封装芯中的开口之内；在所述管芯的所述活动表面和所述封装芯上的电介质层；在所述电介质层上的金属化层，所述金属化层经所述电介质层中的通孔耦合到所述管芯的所述活动表面；和具有第一表面的栅格阵列内插器单元，第一表面层叠到所述金属化层，所述栅格阵列内插器单元在所述第一表面上具有金属化图案，并且在其第二表面上具有一个电接触点阵列，用于连接到外部电路板，其中所述栅格阵列内插器单元包括一开口，该开口暴露所述金属化层的第一部分，所述微电子器件还包括：连接到所述金属化层的所述第一部分的至少一个去耦合电容器，用于为所述管芯内的电路提供去耦合。
根据本发明的一种制造微电子器件的方法，包括：将管芯固定在封装芯中的开口内，以建立管芯/芯装配件；将电介质层施加到所述管芯/芯装配件的表面；将金属化层淀积于所述电介质层上，所述金属化层具有所述管芯上的第一金属化部分和所述封装芯上的第二金属化部分；提供具有第一表面和第二表面的栅格阵列内插器单元，所述第一表面具有金属化图案，用于连接到所述管芯/芯装配件的所述金属化层，并且所述第二表面具有电接触点阵列，用于连接到外部电路板；和将所述栅格阵列内插器单元层叠到所述管芯/芯装配件上，使得在其所述第一表面上的所述金属化图案导电地耦合到所述管芯/芯装配件上的所述金属化层。
根据本发明的一种电子***，包括：一微电子器件，具有：包含一管芯的管芯/芯装配件，所述管芯由所述管芯和封装芯之间的封装材料固定于所述封装芯的开口内，，所述管芯/芯装配件具有第一表面，所述第一表面包括所述管芯的活动表面；在所述管芯/芯装配件上的电介质层；在所述电介质层上的金属化层，所述金属化层经所述电介质层中的通孔耦合到所述管芯，所述金属化层具有所述管芯上的第一金属化部分和所述封装芯上的第二金属化部分；栅格阵列内插器单元，具有层叠到所述金属化层上的第一表面，所述栅格阵列内插器单元在所述第一表面上具有金属化图案，并且在其第二表面上具有第一电接触点阵列，以及暴露所述金属化层的一部分的开口；和至少一个电容器，导电地耦合到所述金属化层的所述暴露部分，以便为所述微电子管芯之内的电路提供去耦合；以及一电路板，具有第二电接触点阵列，所述栅格阵列内插器单元耦合到所述电路板，使得所述第一电接触点阵列导电地耦合到所述第二电接触点阵列内的相应接触点。
根据本发明的一种微电子器件，包括：具有一微电子管芯的管芯/芯装配件，微电子管芯由所述管芯和封装芯之间的封装材料固定在所述封装芯中的开口内，所述管芯/芯装配件包括第一表面，所述第一表面包括所述管芯的活动表面；在所述管芯/芯装配件的所述第一表面上的电介质层；在所述电介质层上的金属化层，所述金属化层经所述电介质层中的通孔耦合到所述管芯的所述活动表面，所述金属化层具有所述管芯上的第一金属化部分和所述封装芯上的第二金属化部分；栅格阵列内插器单元，具有层叠到所述金属化层上的第一表面，所述栅格阵列内插器单元在所述第一表面上具有金属化图案以及暴露所述金属化层的一部分的开口；和至少一个电容器，导电地耦合到所述金属化层的所述暴露部分，以便为所述微电子管芯内的电路提供去耦合。
根据本发明的一种微电子器件，包括：具有活动表面的管芯，由所述管芯和封装芯之间的封装材料固定在所述封装芯中的开口之内；在所述管芯的所述活动表面和所述封装芯上的电介质层；所述电介质层上的金属化层，所述金属化层经所述电介质层中的通孔耦合到所述管芯的所述活动表面，其中所述金属化层包括位于所述管芯上的第一金属化部分和位于所述封装芯上的第二金属化部分；具有第一表面的栅格阵列内插器单元，第一表面层叠到所述金属化层，所述栅格阵列内插器单元在所述第一表面上具有金属化图案并在其第二表面上具有一个电接触点阵列，用于连接到外部电路板，其中所述栅格阵列内插器单元在所述第一与第二表面之间具有不大于0.5毫米的厚度，所述栅格阵列内插器单元包括一开口，该开口暴露所述金属化层的第一部分，所述微电子器件还包括：至少一个去耦合电容器，连接到所述金属化层的所述第一部分，用于为所述管芯内的电路提供去耦合。
根据本发明的一种微电子器件，包括：管芯/芯装配件，包括一管芯，所述管芯固定在一封装芯之内，所述管芯/芯装配件具有一连续表面；在所述管芯/芯装配件的所述连续表面上的电介质层；在所述电介质层上的金属化层，所述金属化层经所述电介质层中的通孔耦合到所述管芯；和具有第一表面的栅格阵列内插器单元，第一表面层叠到所述金属化层，所述栅格阵列内插器单元在所述第一表面上具有金属化图案，并在其第二表面上具有一电接触点阵列，用于连接到一外部电路板。
附图说明
图1是依照本发明一个实施例的微电子器件的简化横截面侧视图；
图2是依照本发明另一实施例的微电子器件的简化横截面侧视图；
图3是在堆积金属化层被淀积前，图1的管芯/芯装配件的横截面立体视图；
图4是在电介质层淀积后，图3的管芯/芯装配件的横截面立体视图；
图5是依照本发明一个实施例的具有多个导电接触点的微电子管芯的示意性顶视图。
图6是依照本发明一个实施例的堆积金属化层的金属化图案的示意性顶视图；
图7是图6金属化图案中央部分的、示意说明电源与接地焊盘布局的放大示意图；
图8是举例说明依照本发明另一实施例的部分金属化图案的示意性顶视图；和
图9是举例说明依照本发明又一实施例的一部分金属化图案的示意性顶视图。
详细说明
在下面的详细描述中，参考通过举例说明示出具体实施例的附图，在这些具体实施例中可以实施本发明。这些实施例以充分细节加以描述，从而使本领域技术人员能实施本发明。应当理解的是，本发明的各种实施例尽管有所不同，但是未必是互不相容的。举例来说，这里结合一个实施例所描述的特定特征、结构或特性，可以在不脱离本发明精神与范围的情况下，在其它实施例里实施。此外，应当理解的是，每个公开的实施例里的单独元件的位置或布局可以在不脱离本发明精神与范围的情况下加以修改。因此，下面的详细说明并无限定意义，而本发明的范围也仅由所附权利要求加以限定，连同赋予该权利要求权利的所有等效范围一起给出适当的解释。在附图中，几个视图中相同数字指的是相同或相似的功能。
本发明涉及封装微电子电路芯片的低成本结构与技术。将管芯固定在封装芯的开口中以形成管芯/芯装配件。接着，在该管芯/芯装配件上，形成至少一层金属堆积层，并将栅格阵列内插器(interposer)单元层叠到该装配件上。该栅格阵列内插器单元包括接触点阵列，所述接触点允许利用相应安装技术(例如球状栅格阵列(BGA)、岸面栅格阵列(LGA)、引脚栅格阵列(PGA)、表面安装技术(SMT)和/或其它安装技术)将其安装到外部电路板上。在本发明一个实施例中，将一个或多个电容器安装到在相对管芯/芯装配件的一侧上的栅格阵列内插器单元的表面上，从而为管芯的电路提供具有相对低的串联电感的去耦合电容。在另一实施例中，将一个或多个电容器直接安装到管芯/芯装配件上的金属化层，从而提供具有更低的串联电感的去耦合电容。本发明的技术与结构能够支持高性能的电路操作，并且因此能够用来封装诸如台式机和服务器段等的高性能产品。此外，创造性的技术与结构能够以同其它高性能封装方案相比相对低的成本，来提供这一高性能的操作。
图1是依照本发明一个实施例的微电子器件10的简化横截面侧视图。如该图所示，器件10包括：微电子管芯12、封装芯14、堆积金属化层16、栅格阵列内插器单元18和至少一个去耦合电容器20。利用封装材料22将管芯12固定在封装芯14中的开口24内。正如将更加详细描述的那样，将金属化层16堆积在管芯/芯装配件上，从而为管芯12上的接触结构提供出口路线(eacape routing)和间距扩展。在至少一个实施例中，仅使用单一的堆积金属化层16(虽然也存在多层的实施例)。栅格阵列内插器单元18提供上述管芯/芯装配件与外部电路板(如计算机主板)之间的电通信。利用多种不同层叠技术中的任意一种，将栅格阵列内插器单元18层叠到管芯/芯装配件上。栅格阵列内插器单元18，在其第一表面26上具有金属化图案，在层叠过程期间，该金属化图案导电地耦合于管芯/芯装配件的堆积金属化层16。该栅格阵列内插器18还在其第二表面28上包括导电接触点阵列，以用于后续的至外部电路板的连接。栅格阵列内插器18还可以在第一表面26与第二表面28之间包括各种中间金属层，从而执行诸如附加路线功能，或者在器件10内提供接地平面和/或电源平面。在一个实施例中，栅格阵列内插器18是相对廉价(如每单位1美元以下)的粗间距结构。而且，栅格阵列内插器18最好是相对低剖面的结构(如＜0.5毫米(mm))，从而允许对应去耦合电容器的最小电感和缩小的通孔间距。
栅格阵列内插器18的第一表面26上的金属化图案，包括导电部分，该导电部分对应于在管芯/芯装配件的金属化层16上的部分(例如，落点焊盘)。在层叠期间，此金属化图案导电地耦合于金属化层16，从而使相应的导电元件连接在一起。在一种层叠技术当中，首先将焊料掩模构图在内插器18的第一表面26上，来规定该单元上的焊区。接着，利用已知技术(如丝网印刷术)将焊料或导电环氧树脂施加到暴露的焊区表面。接下来，按照已知的方式(如回流焊接、超声波焊接等)将内插器18直接层叠到金属化层16上。在另一种技术中，利用各向异性导电膜来连接这两个结构。可以使用的一些众所周知的层叠工艺包括：标准液压层叠、真空辅助液压层叠、高压釜以及大量层叠。本领域普通技术人员将会认识到，也可以使用其它的层叠技术。
在一个实施例中，使用了相对简化的两层内插器单元18。此内插器结构内的唯一路线是从该单元的第一表面26上的落点焊盘到相应电镀通孔，和从电镀通孔到第二表面28上的相应导电接触点。将会理解的是，通过增加内插器18内的层的数量，能够实现更大的路线灵活性。在可选实施方案中，附加内插器层包括电源与接地平面。
如图1所示，去耦合电容器20连接于管芯12下面的区域中的栅格阵列内插器18的第二表面28。由于封装的低剖面，因而照此方式可以提供相对低的串联电感的容性去耦合。为实现更小的串联电感，可以实施图2的去耦合布局。在此实施例中，在内插器18中提供开口34，允许将去耦合电容器20直接安装于管芯/芯装配件上的金属化层16。因此，能够将电容器20极其靠近于管芯12地安装(例如在一个实施方案中小于100微米)，串联电感也相应的低。正如将更加详细描述的那样，在至少一个实施例中，在金属化层16内提供特殊的落点焊盘配置，以易于去耦合电容器20到管芯12下面的金属化层16的连接。应当认识到，本发明不需要将去耦合电容器连接于内插器18或者连接于金属化层16。举例来说，在本发明的一个实施例中，在电路板下侧上提供去耦合电容器，其中微电子器件安装于该电路板上。还可以使用其它的去耦合布局。
可使用各种不同的技术中任一种来将微电子器件10安装到外部电路板。这些技术可以包括例如：岸面栅格阵列(LGA)、球状栅格阵列(BGA)或者引脚栅格阵列(PGA)技术。在所述实施例中，在内插器18的第二表面28上提供一引脚阵列30，用来提供至外部电路板的连接。在优选方案中，在将内插器18层叠到管芯/芯装配件之前，将引脚30附接于内插器18。照此方式，在引脚附接过程期间的产量损失不会造成已知优等管芯的损失。
图3是堆积金属化层被淀积前，图1中管芯/芯装配件的横截面立体视图。为了易于理解该堆积过程，相对于图1的结构，图3的管芯/芯装配件被颠倒过来。如图所示，利用封装材料22将微电子管芯12固定在封装芯14中的开口24内。微电子管芯12包括在一个或多个内层上实现的电子电路。尽管未在图3中示出，但是许多导电接触点都分布在管芯12的上表面上，以提供至管芯12的电路的电接口。封装芯14可由各种材料中的任何一种而形成，比如包括：基于双马来酰亚胺三嗪(BT)树脂材料、阻燃玻璃/环氧树脂材料(例如，FR4)、聚酰亚胺材料、陶瓷材料、金属材料(例如，铜)和其它材料。金属芯材料具有如下优点：它还将起到热传播器的作用，以易于将热从管芯12消除。在所述实施例中，封装芯14由电介质板材料(例如BT板)而形成，该电介质板材料具有覆盖其至少一个表面的导电覆层21(例如，铜箔)。例如，在一个实施例中，利用三菱汽体化学公司生产的、具有零件号为CCL-HL830的0.725mm厚的板材料来形成封装芯。正如将更详细描述的那样，导电覆层21可以用作微电子器件10内的接地平面，从而为其中的传输结构提供阻抗控制。
封装芯14内的开口24能通过芯14(如图3所示)延伸，或者可以在开口24内提供基底部分，从而在封装期间支撑管芯12。封装材料22可包括能够支持芯14内的管芯12的各种材料中的任何一种，例如可包括：各种塑料、树脂、环氧树脂、合成橡胶等等。该封装材料22最好是非导电的。在所述实施例中，管芯12的上表面、封装材料22的上表面和芯14的上表面彼此之间都是齐平的。在另一个实施例中，管芯12的上表面高于芯14的上表面，而封装材料22在芯14上形成与管芯12上表面相齐平的层。还可以使用在封装芯14内安装管芯12的其它布局。
在已将管芯12固定在芯14内之后，如图4所示，把电介质层材料32淀积于管芯/芯装配件的上表面。可以为介质层32使用各种不同材料的任何一种，例如包括：玻璃颗粒填充的环氧树脂(例如可从Ajinomoto购买的Ajinomoto堆积膜(ABF))、二苯并环丁烯(BCB)(可从Dow购买)、聚酰亚胺、硅橡胶材料(例如可从Dow Corning购买的DC6812)、各种低k电介质材料(例如来自Dow Chemica1的丝织品)、IN(可从Ibidem购买)以及其它材料。形成许多通孔(未示出)通过电介质层32，以便暴露管芯12上的接触点部分。正如将更详细描述的那样，接下来，在电介质层32的上表面形成金属化层。金属化层包括多个金属元件，每一个金属元件都通过一个或多个通孔，电耦合于管芯12上的相应接触点。接着，可以按照类似方式，在第一金属化层上面堆积附加层(即电介质和金属)。最上面的金属化层将包括：金属化图案，该图案对应于内插器18的第一表面26上的图案。如上所述，在至少一个实施例中，在管芯/芯装配件上仅堆积单一的金属化层。此单一的金属化层能堆积在背对背地安装的面板上，因此而将堆积成本减半。将会认识到，使用单一的金属化层，能够显著地降低制造成本。
图5是依照本发明一个实施例的微电子管芯12的顶视图。如图所示，管芯12包括分布在其上表面上的多个导电接触点。也就是说，该管芯12在其上表面***区域内包括有多个信号焊盘36，并且在其中心区域内包括有多个电源条38与接地条40。信号焊盘36充当该管芯12的电路的信号输入/输出(I/O)端子(例如用来传输数据或时钟信号)。在一个方案中，信号焊盘36包括：短而宽的铜质***，所述***(例如利用可选的***金属(ABM)控制塌落芯片连接(C4)工艺)覆盖管芯12的信号接合焊盘开口。还可以使用其它的布局(例如，可以允许不把穿过管芯钝化层的信号接合焊盘开口覆盖起来)。在所述实施例中，在管芯12的每一侧上，都提供单排的信号焊盘36。还可以使用其它配置，这些配置包括：多排配置、在其中限制信号焊盘小于四个侧面的配置，以及随机(非对齐的)配置。
将电源条38与接地条40排列在管芯12的有源表面上的交替图案(alternating pattern)当中。在一个方案中，每个电源条38与接地条40都包括有连接特定行中的管芯12的电源或接地接合焊盘的铜条。例如，可以将上述条形成为C4金属化的部分。每个电源条38都耦合于管芯12内的电路节点，在电路工作期间，需要对这些节点施加预定的电源电势(如VDD)。同样，每个接地条40也都耦合于管芯12内的电路节点，在电路工作期间，这些节点需要不同的电源电势(如VSS)。在管芯12上的信号焊盘36、电源条38及接地条40的数目，将典型地取决于管芯12内的电路复杂度与布局。应当认识到，依照本发明可为管芯12使用许多可选的接触点图案，而且并不限定于图5中所示的特定图案。
图6是依照本发明一个实施例的金属化图案44的顶视图，该金属化图案淀积于管芯/芯装配件的电介质层32上(参看图4)。这一金属化图案44形成了堆积在管芯/芯装配件上的单一的金属化层，从而允许直接连接(层叠)至内插器18。在图6中，利用隐线示出下层管芯12的轮廓及封装芯14中的开口24。如上所述，金属化图案44包括其***区域内(即封装芯以上)的多个I/O落点焊盘46，以用在将I/O信号耦合到内插器18及耦合来自内插器18的I/O信号。金属化图案44还包括其中心区域内(即管芯12上面)的电源落点焊盘52、54与接地落点焊盘56、58，以用作至内插器18的电源及接地连接。I/O落点焊盘46和电源与接地落点焊盘52、54、56、58都带有如下的间距，该间距与内插器18的第一表面26上的相应结构保持一致。在所述实施例中，金属化图案44包括两个电源落点焊盘和两个接地落点焊盘。一般而言，希望使用与器件的间距限制相符合的情形下一样多的电源及接地落点焊盘，以缩小电感及阻抗。在所述实施例中，I/O落点焊盘46和电源与接地落点焊盘52、54、56、58在形状上都是方形的。然而，应当认识到，可以使用广泛的各种形状中的任何一种，比如包括长方形及圆形。
每个I/O落点焊盘46都通过包含有传输段48的路径，导电地耦合于管芯12的有源表面上的相应信号焊盘36(参看图5)。由此，传输段48为管芯12的信号连接提供“出口路线”。将每个传输段48在远端连接至金属化图案44的端子焊盘50，端子焊盘50通过一个或多个通道连接(例如微通道)，导电地耦合于管芯12上的相关联信号的焊盘36。可在特定微电子器件内作出的I/O信号连接的数目，将典型地取决于能在堆积金属化层上可靠实现的传输段48的密度。在本发明至少一个实施例中，在堆积金属化层内实现多行I/O落点焊盘46。
图7是电源落点焊盘52、54与接地落点焊盘56、58邻区中的图6的金属化图案44的放大视图。在图7中，使用隐线示出下层管芯12上的电源条38与接地条40。如上所述，利用延伸通过电介质层32的多个通道连接60，电源落点焊盘52、54都各自导电地耦合于下层管芯12上的多个电源条38。同样，利用通道连接60，接地落点焊盘56、58都各自导电地耦合于下层管芯12上的多个接地条40。由电源落点焊盘52、54或接地落点焊盘56、58所包围着的电源与接地条38、40的数目，通常取决于所希望的间距上的增大，以及可以承受的串联电感量。在特定实施中用以将电源与接地条耦合到电源或接地落点焊盘的通道连接60的数目，通常取决于可以承受的串联电阻级别和/或电源路径中的最大可容许电流。
现返回参照图6，金属化图案44还可以包括：接地焊盘42，它通过电介质层32中的一个或多个通道连接(或者类似结构)，导电地耦合于下层封装芯14的导电覆层21。在封装配件期间，这一接地焊盘42导电地耦合于内插器18上的相应接地结构，当将微电子器件10安装在外部电路内时，所述相应接地结构将被连接到接地。也可以通过金属化图案44内的焊径部分(未示出)，将接地焊盘42直接耦合于管芯12的接地上，所述焊径部分通过通道连接，连接于管芯12上的一个或多个接地条40。照此方式，导电覆层21将在微电子器件10的后续操作期间接地，并将起到金属化图案44之下的接地平面的作用。此接地平面允许在堆积金属化层上提供具有受控阻抗的传输线(如微型带状线)(即，用来形成传输段48)。在至少一个实施例中，在内插器18的中间层上提供第二接地平面，使得在堆积金属化层上形成带状传输线。在其它优点之中，受控阻抗线通常比带有不受控的阻抗的线具有显著更高的工作速度。若有空间，可以将任意数目的接地焊盘42实现为堆积金属化层的一部分。
在可选方案中，将封装芯14的导电覆层21用作为电源平面。在此方案中，通过内插器18将焊盘42耦合于电源，而不是耦合于地。电源平面将仍作为对应堆积金属化层的传输线的信号返回结构来工作。
将金属化图案44淀积后，可以在该图案44上将焊接掩模施加到如下掩模区域上，该掩模区域将不连接于内插器18。接着，可依照将用于把管芯/芯装配件附接于内插器18的层叠方法，来处理所暴露的区域。在可选方案中，可以横跨有源表面来构图焊接掩模，且所述焊接掩模同时充当用于附接所述内插器的接合剂。如上所述，可以使用许多不同方法中的任何一种来将管芯/芯层叠到内插器18上。最好使用这样的层叠技术，该层叠技术将可以适应由于各种材料之间热膨胀系数的不同而可能发生的任何尺寸上的改变。
图8示出了允许将去耦合电容器直接安装到管芯/芯装配件的金属化层16上的一部分金属化图案64。为简化说明并且易于理解，该金属化图案64的外部(即I/O部分)在图8未示出。然而，上述外部典型地类似于图6的金属化图案44的外部。在图8中，利用隐线示出下层管芯12的边界。还利用隐线示出下层管芯12上的电源条38与接地条40(管芯12包括：八个电源条38与八个接地条40)。利用虚线将内插器单元18中的开口34(参看图2)投影在图8的金属化图案64上。
如图8中所述，金属化图案64包括：多个电源落点焊盘70、72、74、76、78、80、82、84、86、88，与多个接地落点焊盘90、92、94、96、98、100、102、104、106、108。如前所述，电源落点焊盘70、72、74、76、78、80、82、84、86、88都利用通道连接110，各自导电地耦合于下层管芯12上的多个电源条38，而接地落点焊盘90、92、94、96、98、100、102、104、106、108都利用通道连接110，导电地耦合于下层管芯12上的多个接地条40。在开口34边界之外的电源与接地落点焊盘(即电源落点焊盘70、78、80、88与接地落点焊盘94、96、104、106)，如之前所述，都用作至内插器18的电源及接地连接。开口34边界之内的电源与接地落点焊盘(即电源落点焊盘72、74、76、82、84、86与接地落点焊盘90、92、98、100、102、108)都用于将去耦合电容器连接到堆积金属化层上。最好将去耦合电容器安装在对于高速输送电源具有最高需求的所述管芯的所述部分(如火球(fireball))上面。在一个方案中，在开口34内的每个相邻的电源与接地落点焊盘对之间，连接一个或多个去耦合电容器。在另一方案中，将电容器阵列连接到多个焊盘。将会认识到，其它电容器安装配置也是可以的。
在图8的实施例中，内插器18中的开口34，比管芯12的上表面要小。随着内插器单元18中的开口34的变大，如在需要更多耦合电容器时会发生的那样，给管芯12上电源与接地落点焊盘留出用于连接到内插器18的更小空间。图9举例说明了如下金属化图案112的一部分，它能在内插器18中的开口34太大以至于不能容许在管芯12上面实施电源与接地落点焊盘以用来连接到内插器18时加以使用。如图所示，金属化图案112在管芯12上面区域中以及开口34的边界内，包括有多个电源落点焊盘114、116、118、120、122、124、126、128与多个接地落点焊盘130、132、134、136、138、140、142、144。如前所述，这些电源与接地落点焊盘被用于去耦合电容器的连接。
此外，金属化图案112包括第一焊径146和第二焊径148，它们用于将管芯12上的电源条38与接地条40导电地耦合到超出管芯12及开口34外边界的电源与接地落点焊盘150、152、154、156。一般而言，为了满足封装的电需要，比如最大电流密度、电阻和回路电感，可以实施多个这类焊径。利用通道连接160，将第一焊径146连接到下层管芯12的每个电源条38上，并且还要连接到电源落点焊盘150和152上。同样，利用通道连接160，将第二焊径148连接到下层管芯12的每个接地条40上，并且还要连接到接地落点焊盘154和156上。在层叠处理期间，电源落点焊盘150、152与接地落点焊盘154、156，将被导电地耦合于内插器18上的相应结构。另外，接地焊盘154、156能够连接于封装芯14上的导电覆层。
应当认识到：可以依照本发明，为管芯/芯装配件的堆积金属化层16使用许多可选的金属化图案，并且在图6、7、8和9当中所述的特定图案并不是限定性的。另外，如之前所述，也可以实施使用在管芯/芯装配件上的多个堆积金属层的微电子器件。例如，第二堆积层可用来为去耦合电容器增大中心区域中的可利用面积。或者，第二堆积层可用来为传输段48提供附加的接地结构(如带状线配置的上接地平面)。而且，在布线I/O和电源/接地焊径过程中，第二堆积层可用来提供附加的灵活性。此外还存在其他多层结构。
尽管已结合某些实施例对本发明作了描述，但是应当理解的是，在不脱离本发明精神和范围的情况下，可以采用本领域技术人员容易理解的修改与变化形式。且认为上述修改与变化是在本发明及所附权利要求的权限及范围内的。

Claims (40)

1.一种微电子器件，包括：
具有活动表面的管芯，由所述管芯和封装芯之间的封装材料固定在所述封装芯中的开口之内；
在所述管芯的所述活动表面和所述封装芯上的电介质层；
在所述电介质层上的金属化层，所述金属化层经所述电介质层中的通孔耦合到所述管芯的所述活动表面；和
具有第一表面的栅格阵列内插器单元，第一表面层叠到所述金属化层，所述栅格阵列内插器单元在所述第一表面上具有金属化图案，并且在其第二表面上具有一个电接触点阵列，用于连接到外部电路板，其中所述栅格阵列内插器单元包括一开口，该开口暴露所述金属化层的第一部分，所述微电子器件还包括：连接到所述金属化层的所述第一部分的至少一个去耦合电容器，用于为所述管芯内的电路提供去耦合。
2.如权利要求1所述的微电子器件，其中：
所述封装芯由电介质板材料形成，所述电介质板材料在其至少一个表面上具有金属覆层。
3.如权利要求2所述的微电子器件，其中：
在所述器件工作期间，所述金属覆层导电地耦合到接地，以便为所述金属化层内的至少一个传输结构提供接地平面。
4.如权利要求2所述的微电子器件，其中：
在器件工作期间，所述金属覆层导电地耦合到电源，以便形成电源平面。
5.如权利要求2所述的微电子器件，其中：
所述金属化层包括：至少一个接地焊盘，该接地焊盘通过一个或多个通孔连接，导电地耦合到所述封装芯上的所述金属覆层。
6.如权利要求1所述的微电子器件，其中：
所述活动表面包括多个电源条和多个接地条，所述多个电源条中的每一个电源条均导电地耦合到所述管芯的多个电源接合焊盘，所述多个接地条中的每一个接地条导电地耦合到所述管芯的多个接地接合焊盘。
7.如权利要求6所述的微电子器件，其中：
所述多个电源条和所述多个接地条在所述管芯的所述活动表面的中心区域内交替平行排列。
8.如权利要求6所述的微电子器件，其中：
所述管芯包括在所述活动表面的***区域内分布的多个信号接触点焊盘。
9.如权利要求1所述的微电子器件，其中：
所述金属化层包括：置于所述管芯上的至少一个电源落点焊盘，所述至少一个电源落点焊盘通过相应的通孔连接导电地耦合到所述管芯上的多个电源接合焊盘。
10.如权利要求9所述的微电子器件，其中：
所述金属化层包括：置于所述管芯上的至少一个接地落点焊盘，所述至少一个接地落点焊盘通过相应的通孔连接导电地耦合到所述管芯上的多个接地接合焊盘。
11.如权利要求1所述的微电子器件，其中：
所述金属化层包括：置于所述封装芯上的至少一个电源落点焊盘，通过所述管芯上方延伸的焊径部分以及多个通孔连接，所述至少一个电源落点焊盘导电地耦合到所述管芯上的多个电源接合焊盘。
12.如权利要求1所述的微电子器件，其中：
所述金属化层包括：置于所述封装芯上的至少一个信号落点焊盘，所述至少一个信号落点焊盘通过含有传输线段的路径导电地耦合到所述管芯上的信号接合焊盘。
13.如权利要求1所述的微电子器件，其中：
所述微电子器件在所述管芯与所述栅格阵列内插器单元之间包括单一金属化层。
14.如权利要求1所述的微电子器件，其中：
所述栅格阵列内插器包括：至少一个电源平面。
15.一种制造微电子器件的方法，包括：
将管芯固定在封装芯中的开口内，以建立管芯/芯装配件；
将电介质层施加到所述管芯/芯装配件的表面；
将金属化层淀积于所述电介质层上，所述金属化层具有所述管芯上的第一金属化部分和所述封装芯上的第二金属化部分；
提供具有第一表面和第二表面的栅格阵列内插器单元，所述第一表面具有金属化图案，用于连接到所述管芯/芯装配件的所述金属化层，并且所述第二表面具有电接触点阵列，用于连接到外部电路板；和
将所述栅格阵列内插器单元层叠到所述管芯/芯装配件上，使得在其所述第一表面上的所述金属化图案导电地耦合到所述管芯/芯装配件上的所述金属化层。
16.如权利要求15所述的方法，包括：
将至少一个电容器附接到所述栅格阵列内插器单元的所述第二表面，以便为所述管芯内的电路提供去耦合。
17.如权利要求15所述的方法，其中：
在已将所述栅格阵列内插器单元层叠到所述管芯/芯装配件之后，所述栅格阵列内插器单元包括一开口，该开口暴露所述金属化层的第一部分，其中所述方法包括：将电容器附接到所述金属化层的所述第一部分，以便为所述管芯内的电路提供去耦合。
18.如权利要求15所述的方法，其中：
所述电接触点阵列包括多个引脚，在将所述栅格阵列内插器单元层叠到所述管芯/芯装配件之前，将所述多个引脚附接于所述栅格阵列内插器单元。
19.如权利要求15所述的方法，其中：
淀积金属化层包括：在所述管芯上淀积至少一个电源落点焊盘和至少一个接地落点焊盘，所述至少一个电源落点焊盘导电地耦合到所述管芯的多个电源接合焊盘，所述至少一个接地落点焊盘导电地耦合到所述管芯上的多个接地接合焊盘。
20.一种电子***，包括：
一微电子器件，具有：
包含一管芯的管芯/芯装配件，所述管芯由所述管芯和封装芯之间的封装材料固定于所述封装芯的开口内，，所述管芯/芯装配件具有第一表面，所述第一表面包括所述管芯的活动表面；
在所述管芯/芯装配件上的电介质层；
在所述电介质层上的金属化层，所述金属化层经所述电介质层中的通孔耦合到所述管芯，所述金属化层具有所述管芯上的第一金属化部分和所述封装芯上的第二金属化部分；
栅格阵列内插器单元，具有层叠到所述金属化层上的第一表面，所述栅格阵列内插器单元在所述第一表面上具有金属化图案，并且在其第二表面上具有第一电接触点阵列，以及暴露所述金属化层的一部分的开口；和
至少一个电容器，导电地耦合到所述金属化层的所述暴露部分，以便为所述微电子管芯之内的电路提供去耦合；以及
一电路板，具有第二电接触点阵列，所述栅格阵列内插器单元耦合到所述电路板，使得所述第一电接触点阵列导电地耦合到所述第二电接触点阵列内的相应接触点。
21.如权利要求20所述的电子***，其中：
所述第一电接触点阵列包括多个引脚。
22.如权利要求20所述的电子***，其中：
所述第一电接触点阵列包括多个焊球。
23.一种微电子器件，包括：
具有一微电子管芯的管芯/芯装配件，微电子管芯由所述管芯和封装芯之间的封装材料固定在所述封装芯中的开口内，所述管芯/芯装配件包括第一表面，所述第一表面包括所述管芯的活动表面；
在所述管芯/芯装配件的所述第一表面上的电介质层；
在所述电介质层上的金属化层，所述金属化层经所述电介质层中的通孔耦合到所述管芯的所述活动表面，所述金属化层具有所述管芯上的第一金属化部分和所述封装芯上的第二金属化部分；
栅格阵列内插器单元，具有层叠到所述金属化层上的第一表面，所述栅格阵列内插器单元在所述第一表面上具有金属化图案以及暴露所述金属化层的一部分的开口；和
至少一个电容器，导电地耦合到所述金属化层的所述暴露部分，以便为所述微电子管芯内的电路提供去耦合。
24.如权利要求23所述的微电子器件，其中：
所述金属化层包括：置于所述微电子管芯上的至少一个电源落点焊盘，所述至少一个电源落点焊盘导电地耦合到所述管芯上的多个电源接合焊盘，还导电地耦合到所述栅格阵列内插器单元上的相应电源接触点。
25.如权利要求23所述的微电子器件，其中：
所述金属化层包括：置于所述封装芯上的至少一个电源落点焊盘，所述至少一个电源落点焊盘导电地耦合到所述管芯上的多个电源接合焊盘，还导电地耦合到所述栅格阵列内插器单元上的相应电源接触点。
26.一种微电子器件，包括：
具有活动表面的管芯，由所述管芯和封装芯之间的封装材料固定在所述封装芯中的开口之内；
在所述管芯的所述活动表面和所述封装芯上的电介质层；
在所述电介质层上的金属化层，所述金属化层经所述电介质层中的通孔耦合到所述管芯的所述活动表面，其中所述金属化层包括位于所述管芯上的第一金属化部分和位于所述封装芯上的第二金属化部分；和
具有第一表面的栅格阵列内插器单元，第一表面层叠到所述金属化层，所述栅格阵列内插器单元在所述第一表面上具有金属化图案并在其第二表面上具有一个电接触点阵列，用于连接到外部电路板，其中所述栅格阵列内插器单元在所述第一与第二表面之间具有不大于0.5毫米的厚度，所述栅格阵列内插器单元包括一开口，该开口暴露所述金属化层的第一部分，所述微电子器件还包括：至少一个去耦合电容器，连接到所述金属化层的所述第一部分，用于为所述管芯内的电路提供去耦合。
27.如权利要求26所述的微电子器件，其中：
所述金属化层包括：至少一个接地焊盘，该接地焊盘通过一个或多个通孔连接导电地耦合到所述封装芯上的金属覆层。
28.一种微电子器件，包括：
管芯/芯装配件，包括一管芯，所述管芯固定在一封装芯之内，所述管芯/芯装配件具有一连续表面；
在所述管芯/芯装配件的所述连续表面上的电介质层；
在所述电介质层上的金属化层，所述金属化层经所述电介质层中的通孔耦合到所述管芯；和
具有第一表面的栅格阵列内插器单元，第一表面层叠到所述金属化层，所述栅格阵列内插器单元在所述第一表面上具有金属化图案，并在其第二表面上具有一电接触点阵列，用于连接到一外部电路板。
29.如权利要求28所述的微电子器件，其中：
所述管芯由所述管芯和所述封装芯之间的封装材料固定在所述封装芯之内。
30.如权利要求29所述的微电子器件，其中：
所述封装芯包括一开口，所述开口延伸通过所述封装芯。
31.如权利要求28所述的微电子器件，其中：
所述连续表面包括一电介质层。
32.如权利要求30所述的微电子器件，其中：
通过所述电介质层中的通孔连接，所述金属化层导电地耦合到所述管芯的所述活动表面。
33.如权利要求28所述的微电子器件，其中：
所述封装芯在其至少一个表面上包括金属覆层。
34.如权利要求33所述的微电子器件，其中：
在器件运行期间，所述金属覆层导电地耦合到接地，以便提供接地平面。
35.如权利要求33所述的微电子器件，其中：
在器件运行期间，所述金属覆层导电地耦合到电源，以便提供一电源平面。
36.如权利要求28所述的微电子器件，其中：
所述金属化层包括置于所述管芯之上的电源落点焊盘，所述电源落点焊盘通过通孔连接导电地耦合到所述管芯上的电源接合焊盘。
37.如权利要求28所述的微电子器件，其中：
所述金属化层包括置于所述管芯之上的接地落点焊盘，所述接地落点焊盘通过通孔连接导电地耦合到所述管芯上的接地接合焊盘。
38.如权利要求28所述的微电子器件，其中：
所述金属化层包括置于所述封装芯之上的信号落点焊盘，所述信号落点焊盘通过传输线段导电地耦合到所述管芯上的信号接合焊盘。
39.如权利要求28所述的微电子器件，还包括：
去耦合电容器，连接到所述栅格阵列内插器单元的所述第二表面，以便为所述管芯之内的电路提供去耦合。
40.如权利要求28所述的微电子器件，还包括：
电路板，具有第二电接触点阵列，其中所述栅格阵列内插器单元导电地耦合到所述电路板。
CNB028090918A 2001-04-30 2002-04-19 带内插器的微电子电路封装 Expired - Fee Related CN100350602C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/845,896 US6888240B2 (en) 2001-04-30 2001-04-30 High performance, low cost microelectronic circuit package with interposer
US09/845,896 2001-04-30

Publications (2)

Publication Number Publication Date
CN1547771A CN1547771A (zh) 2004-11-17
CN100350602C true CN100350602C (zh) 2007-11-21

Family

ID=25296352

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028090918A Expired - Fee Related CN100350602C (zh) 2001-04-30 2002-04-19 带内插器的微电子电路封装

Country Status (6)

Country Link
US (1) US6888240B2 (zh)
JP (1) JP2005515611A (zh)
KR (1) KR100611267B1 (zh)
CN (1) CN100350602C (zh)
MY (1) MY128474A (zh)
WO (1) WO2002089207A2 (zh)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US6777818B2 (en) * 2001-10-24 2004-08-17 Intel Corporation Mechanical support system for a thin package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US20040068867A1 (en) * 2002-10-15 2004-04-15 Burton Edward Allyn Land-side mounting of components to an integrated circuit package
US7105931B2 (en) * 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
US7575955B2 (en) * 2004-01-06 2009-08-18 Ismat Corporation Method for making electronic packages
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
TWI266445B (en) * 2004-05-19 2006-11-11 Antig Tech Co Ltd Battery with embedded electronic circuit
TWI245384B (en) * 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
US7420286B2 (en) * 2005-07-22 2008-09-02 Seagate Technology Llc Reduced inductance in ball grid array packages
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US20090072382A1 (en) * 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
TWM339185U (en) * 2008-01-15 2008-08-21 Wintek Corp Bend prevention structure for connection terminal of FPC
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8952540B2 (en) * 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
TWI449152B (zh) 2011-12-21 2014-08-11 Ind Tech Res Inst 半導體元件堆疊結構
WO2013172814A1 (en) 2012-05-14 2013-11-21 Intel Corporation Microelectronic package utilizing multiple bumpless build-up structures and through-silicon vias
DE112012006469B4 (de) 2012-06-08 2022-05-05 Intel Corporation Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
US9129935B1 (en) 2012-10-05 2015-09-08 Altera Corporation Multi-chip packages with reduced power distribution network noise
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
CN105739378A (zh) * 2016-01-22 2016-07-06 北京航空航天大学 一种模块化工业机器人控制器底板
US20170288780A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Optoelectronic transceiver assemblies
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
TWI738325B (zh) * 2020-05-08 2021-09-01 大陸商上海兆芯集成電路有限公司 晶片封裝方法、晶片封裝體陣列及晶片封裝體

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1216402A (zh) * 1997-10-30 1999-05-12 惠普公司 低噪声的球栅阵列封装
US6060777A (en) * 1998-07-21 2000-05-09 Intel Corporation Underside heat slug for ball grid array packages
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
JP2000349203A (ja) * 1999-06-07 2000-12-15 Nec Corp 回路装置、その製造方法

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2153144A (en) 1984-01-13 1985-08-14 Standard Telephones Cables Ltd Circuit packaging
US5055532A (en) 1985-01-22 1991-10-08 The Dow Chemical Company Polymer-modified vinylized epoxy resins
IT1215268B (it) 1985-04-26 1990-01-31 Ates Componenti Elettron Apparecchio e metodo per il confezionamento perfezionato di dispositivi semiconduttori.
JPS624351A (ja) 1985-06-29 1987-01-10 Toshiba Corp 半導体キヤリアの製造方法
FR2599893B1 (fr) 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JPH0290651A (ja) 1988-09-28 1990-03-30 Nec Corp 半導体集積回路
US4933741A (en) 1988-11-14 1990-06-12 Motorola, Inc. Multifunction ground plane
JP2744685B2 (ja) 1990-08-08 1998-04-28 三菱電機株式会社 半導体装置
US5294750A (en) 1990-09-18 1994-03-15 Ngk Insulators, Ltd. Ceramic packages and ceramic wiring board
US5346858A (en) 1992-07-16 1994-09-13 Texas Instruments Incorporated Semiconductor non-corrosive metal overcoat
US5422513A (en) * 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
JP3267409B2 (ja) * 1992-11-24 2002-03-18 株式会社日立製作所 半導体集積回路装置
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5355283A (en) 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
JP2994171B2 (ja) 1993-05-11 1999-12-27 株式会社東芝 半導体装置の製造方法および封止用部材の製造方法
US5508229A (en) 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5701032A (en) 1994-10-17 1997-12-23 W. L. Gore & Associates, Inc. Integrated circuit package
US6204074B1 (en) 1995-01-09 2001-03-20 International Business Machines Corporation Chip design process for wire bond and flip-chip package
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JP3011772B2 (ja) 1995-10-16 2000-02-21 シーメンス エヌ フェー マイクロ波回路装置用のポリマースタッド−グリッドアレイ
US5707894A (en) 1995-10-27 1998-01-13 United Microelectronics Corporation Bonding pad structure and method thereof
US5866952A (en) 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US6284566B1 (en) 1996-05-17 2001-09-04 National Semiconductor Corporation Chip scale package and method for manufacture thereof
GB9610689D0 (en) 1996-05-22 1996-07-31 Int Computers Ltd Flip chip attachment
JP2803656B2 (ja) 1996-10-17 1998-09-24 日本電気株式会社 半導体装置
US5778523A (en) * 1996-11-08 1998-07-14 W. L. Gore & Associates, Inc. Method for controlling warp of electronic assemblies by use of package stiffener
US6025275A (en) 1996-12-19 2000-02-15 Texas Instruments Incorporated Method of forming improved thick plated copper interconnect and associated auxiliary metal interconnect
JP2975979B2 (ja) 1996-12-30 1999-11-10 アナムインダストリアル株式会社 ボールグリッドアレイ半導体パッケージ用可撓性回路基板
US6084777A (en) 1997-04-23 2000-07-04 Texas Instruments Incorporated Ball grid array package
US6117299A (en) 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
US5892287A (en) 1997-08-18 1999-04-06 Texas Instruments Semiconductor device including stacked chips having metal patterned on circuit surface and on edge side of chip
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
US6441487B2 (en) 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
JPH11204688A (ja) 1997-11-11 1999-07-30 Sony Corp 半導体パッケージおよびその製造方法
US6162652A (en) 1997-12-31 2000-12-19 Intel Corporation Process for sort testing C4 bumped wafers
US5888884A (en) 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
US5939782A (en) 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
JP3753218B2 (ja) 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11307886A (ja) 1998-04-21 1999-11-05 Matsushita Electric Ind Co Ltd フリップチップ接合ランドうねり防止パターン
US6262579B1 (en) 1998-11-13 2001-07-17 Kulicke & Soffa Holdings, Inc. Method and structure for detecting open vias in high density interconnect substrates
US6049465A (en) * 1998-09-25 2000-04-11 Advanced Micro Devices, Inc. Signal carrying means including a carrier substrate and wire bonds for carrying signals between the cache and logic circuitry of a microprocessor
TW444236B (en) 1998-12-17 2001-07-01 Charles Wen Chyang Lin Bumpless flip chip assembly with strips and via-fill
US6396136B2 (en) 1998-12-31 2002-05-28 Texas Instruments Incorporated Ball grid package with multiple power/ground planes
US6222246B1 (en) 1999-01-08 2001-04-24 Intel Corporation Flip-chip having an on-chip decoupling capacitor
JP3239874B2 (ja) 1999-02-19 2001-12-17 日本電気株式会社 半導体装置
JP3647307B2 (ja) 1999-04-19 2005-05-11 キヤノン株式会社 プリント配線基板および電子機器
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6277669B1 (en) 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US6309912B1 (en) 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
US6346743B1 (en) 2000-06-30 2002-02-12 Intel Corp. Embedded capacitor assembly in a package
US20020070443A1 (en) 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1216402A (zh) * 1997-10-30 1999-05-12 惠普公司 低噪声的球栅阵列封装
US6060777A (en) * 1998-07-21 2000-05-09 Intel Corporation Underside heat slug for ball grid array packages
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
JP2000349203A (ja) * 1999-06-07 2000-12-15 Nec Corp 回路装置、その製造方法

Also Published As

Publication number Publication date
WO2002089207A3 (en) 2004-01-22
CN1547771A (zh) 2004-11-17
KR20040030604A (ko) 2004-04-09
MY128474A (en) 2007-02-28
WO2002089207A2 (en) 2002-11-07
JP2005515611A (ja) 2005-05-26
US6888240B2 (en) 2005-05-03
KR100611267B1 (ko) 2006-08-10
US20020158335A1 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
CN100350602C (zh) 带内插器的微电子电路封装
US5530288A (en) Passive interposer including at least one passive electronic component
KR100550480B1 (ko) 다중 계층 어레이 커패시터 및 그 제작 방법
US6239485B1 (en) Reduced cross-talk noise high density signal interposer with power and ground wrap
US5121299A (en) Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
CN1728918B (zh) 电路化衬底
US6219253B1 (en) Molded electronic package, method of preparation using build up technology and method of shielding
US5556807A (en) Advance multilayer molded plastic package using mesic technology
US20040150969A1 (en) High speed circuit board and method for fabrication
CN1758830B (zh) 通孔短线减小的高速电路化衬底,其制作方法及利用其的信息处理***
JP2003110084A (ja) 半導体装置
KR20070065789A (ko) 회로판 및 그 제조방법
US7006359B2 (en) Modular electronic assembly and method of making
JPH07263619A (ja) 半導体装置
US6596620B2 (en) BGA substrate via structure
US7456459B2 (en) Design of low inductance embedded capacitor layer connections
JP2005150730A (ja) 配線性が高いマイクロビア基板
US6888218B2 (en) Embedded capacitor multi-chip modules
US7084501B2 (en) Interconnecting component
US8324727B2 (en) Low profile discrete electronic components and applications of same
JP3112885B2 (ja) 半導体部品実装モジュール
JPS63271960A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071121

Termination date: 20180419

CF01 Termination of patent right due to non-payment of annual fee