CH704509A1 - Stress sensor for detecting mechanical stress in semiconductor chip, has four resistors that are integrated in active surface of semiconductor chip, to form Wheatstone bridge - Google Patents

Stress sensor for detecting mechanical stress in semiconductor chip, has four resistors that are integrated in active surface of semiconductor chip, to form Wheatstone bridge Download PDF

Info

Publication number
CH704509A1
CH704509A1 CH00282/11A CH2822011A CH704509A1 CH 704509 A1 CH704509 A1 CH 704509A1 CH 00282/11 A CH00282/11 A CH 00282/11A CH 2822011 A CH2822011 A CH 2822011A CH 704509 A1 CH704509 A1 CH 704509A1
Authority
CH
Switzerland
Prior art keywords
resistors
semiconductor chip
stress sensor
sensor
type
Prior art date
Application number
CH00282/11A
Other languages
German (de)
Inventor
Samuel Huber
Arnaud Laville
Original Assignee
Melexis Tessenderlo Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Melexis Tessenderlo Nv filed Critical Melexis Tessenderlo Nv
Priority to CH00282/11A priority Critical patent/CH704509A1/en
Priority to EP20120153651 priority patent/EP2490036B1/en
Priority to JP2012026648A priority patent/JP5915890B2/en
Priority to US13/397,803 priority patent/US9016135B2/en
Publication of CH704509A1 publication Critical patent/CH704509A1/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
    • G01D3/028—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure
    • G01D3/036—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure on measuring arrangements themselves
    • G01D3/0365—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure on measuring arrangements themselves the undesired influence being measured using a separate sensor, which produces an influence related signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/12—Measuring force or stress, in general by measuring variations in the magnetic properties of materials resulting from the application of stress
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
    • G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
    • G01L1/225—Measuring circuits therefor
    • G01L1/2262—Measuring circuits therefor involving simple electrical bridges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
    • G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
    • G01L1/2268—Arrangements for correcting or for compensating unwanted effects
    • G01L1/2281—Arrangements for correcting or for compensating unwanted effects for temperature variations

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Hall/Mr Elements (AREA)

Abstract

The stress sensor (1) has four resistors (R1-R4) that are integrated in an active surface (3) of a semiconductor chip (2), to form a Wheatstone bridge. The resistors (R3,R4) connected in series, are connected in parallel with resistors (R1,R2) that are connected in series. The common modes (4,5) are set among the resistors. The resistors (R1,R4) are P-type resistors and the resistors (R2,R3) are N-type resistors. The resistors (R1,R4) are elongated with respect to the edge of the semiconductor chip. An independent claim is included for Hall sensor.

Description

[0001] Die Erfindung betrifft einen Stresssensor zur Erfassung mechanischer Spannungen in einem Halbleiterchip und einen stresskompensierten Hallsensor. The invention relates to a stress sensor for detecting mechanical stresses in a semiconductor chip and a stress-compensated Hall sensor.

[0002] Hallsensoren sind Magnetfeldsensoren, die auf dem Hall-Effekt basieren und ein elektrisches Ausgangssignal liefern, das proportional zu einer vorbestimmten Komponente des Magnetfeldes ist. Ein Hallsensor umfasst ein Hallelement oder ein Cluster von Hallelementen und eine elektronische Schaltung für den Betrieb der Hallelemente und die Auswertung der Ausgangssignale der Hallelemente. Der Hallsensor wird als integrierte Schaltungen hergestellt, die in einen Halbleiterchip eingebettet ist. Der Halbleiterchip ist in ein Gehäuse verpackt. Hallelemente weisen einen Offset auf, der von prozess- und geometriebedingten Abweichungen herrührt. Der Offset kann durch die Parallelschaltung von mehreren Hallelementen (Cluster) und/oder den Betrieb mit der bekannten Spinning Current Methode wirksam verringert werden. Dies ist bekannt aus einer Vielzahl von Patentdokumenten, z.B. WO 0 118 556, EP 548 391, DE 4 302 342. Hall sensors are magnetic field sensors based on the Hall effect and provide an electrical output that is proportional to a predetermined component of the magnetic field. A Hall sensor comprises a Hall element or a cluster of Hall elements and an electronic circuit for the operation of the Hall elements and the evaluation of the output signals of the Hall elements. The Hall sensor is manufactured as integrated circuits, which is embedded in a semiconductor chip. The semiconductor chip is packed in a housing. Hall elements have an offset that results from process and geometry-related deviations. The offset can be effectively reduced by the parallel connection of several Hall elements (cluster) and / or the operation with the known Spinning Current method. This is known from a variety of patent documents, e.g. WO 0 118 556, EP 548 391, DE 4 302 342.

[0003] Der im Gehäuse verpackte Halbleiterchip ist mechanischen Spannungen ausgesetzt, die von Umwelteinflüssen wie Temperatur und Feuchtigkeit, etc. abhängen. Die wechselnden mechanischen Spannungen bewirken einerseits Veränderungen des Offsets der Hallelemente und wegen des Piezo-Hall-Effekts auch Veränderungen der Empfindlichkeit der Hallelemente. Veränderungen des Offsets werden durch die oben beschriebenen Massnahmen wirksam unterdrückt. Um die Änderungen der Empfindlichkeit zu kompensieren, ist es bekannt, beispielsweise aus DE 10 154 495, DE 10 154 498, DE 10 2004 003 853, DE 10 2008 051 949, einen Stresssensor einzusetzen, der die mechanischen Spannungen erfasst, und dessen Ausgangssignal zu verwenden, um die durch den Piezo-Hall-Effekt bewirkte Änderung der Empfindlichkeit der Hallelemente zu kompensieren. The packaged in the housing semiconductor chip is exposed to mechanical stresses that depend on environmental factors such as temperature and humidity, etc. The changing mechanical stresses cause on the one hand changes in the offset of the Hall elements and, because of the piezo-Hall effect, also changes in the sensitivity of the Hall elements. Changes in the offset are effectively suppressed by the measures described above. In order to compensate for the changes in sensitivity, it is known, for example from DE 10 154 495, DE 10 154 498, DE 10 2004 003 853, DE 10 2008 051 949, to use a stress sensor which detects the mechanical stresses and whose output signal to to compensate for the change in the sensitivity of the Hall elements caused by the piezo-Hall effect.

[0004] Der Erfindung liegen die Aufgaben zugrunde, auf möglichst einfache Weise die durch den Piezo-Hall-Effekt bewirkte Änderung der Empfindlichkeit eines Hallelementes zu kompensieren und einen weitgehend stresskompensierten Hallsensor zu entwickeln. The invention is based on the object in the simplest possible way to compensate for the caused by the piezo Hall effect change in the sensitivity of a Hall element and to develop a largely stress-compensated Hall sensor.

[0005] Die genannten Aufgaben werden erfindungsgemäss gelöst durch die Merkmale der Ansprüche 1 bis 3. The above objects are achieved according to the invention by the features of claims 1 to 3.

[0006] Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen und anhand der Zeichnung näher erläutert. <tb>Fig. 1<sep>zeigt das elektrische Schaltbild eines erfindungsgemässen, durch Widerstände gebildeten Stresssensors, <tb>Fig. 2<sep>illustriert die prinzipielle interne Struktur der Widerstände, <tb>Fig. 3A-C<sep>zeigen Ausführungsbeispiele der Widerstände, <tb>Fig. 4<sep>zeigt eine Sensorzelle, die ein Hallelement, einen p-Typ Widerstand und einen n-Typ Widerstand umfasst, <tb>Fig. 5<sep>zeigt zwei Sensorzellen, die einen erfindungsgemässen Stresssensor und einen Hall-Sensor bilden, <tb>Fig. 6<sep>zeigt eine Schaltung zum Betrieb eines Hallelementes, <tb>Fig. 7<sep>zeigt in Aufsicht eine Sensorzelle, die ein Hallelement, zwei n-Typ Widerstände und zwei p-Typ Widerstände umfasst, und <tb>Fig. 8 bis 10<sep>zeigen einen weiteren erfindungsgemässen Stresssensor.The invention will be explained in more detail by means of embodiments and with reference to the drawing. <Tb> FIG. 1 <sep> shows the electrical circuit diagram of a resistor sensor according to the invention, <Tb> FIG. 2 <sep> illustrates the principal internal structure of the resistors, <Tb> FIG. 3A-C <sep> show embodiments of the resistors, <Tb> FIG. 4 <sep> shows a sensor cell comprising a Hall element, a p-type resistor and an n-type resistor, <Tb> FIG. 5 <sep> shows two sensor cells which form a stress sensor according to the invention and a Hall sensor, <Tb> FIG. 6 <sep> shows a circuit for operating a Hall element, <Tb> FIG. Fig. 7 <sep> shows in plan view a sensor cell comprising a Hall element, two n-type resistors and two p-type resistors, and <Tb> FIG. 8 to 10 <sep> show another stress sensor according to the invention.

[0007] Die Fig. 1 zeigt das elektrische Schaltbild eines erfindungsgemässen Stresssensors 1. Der Stresssensor 1 besteht aus einer durch vier Widerstände R1, R2, R3 und R4gebildeten Wheatstone-Brücke, die in einen Halbleiterchip 2 integriert sind. Im Folgenden bezeichnen x, y und z die Achsen eines kartesischen Koordinatensystems, wobei die z-Achse senkrecht zur aktiven Oberfläche 3 des Halbleiterchips und die x-Achse und die y-Achse parallel zu denjenigen Kanten des Halbleiterchips verläuft, die die aktive Oberfläche 3 umschliessen. Die Widerstände R1 und R2sind in Reihe geschaltet, die Widerstände R3und R4 sind in Reihe und parallel zu den Widerständen R1 und R2 geschaltet. Die Widerstände R1 und R3 haben einen gemeinsamen Knoten 4 und die Widerstände R2 und R4haben einen gemeinsamen Knoten 5, die an eine Spannungsquelle oder eine Stromquelle anschliessbar sind. Die Widerstände R1 und R2 haben einen gemeinsamen Knoten 6 und die Widerstände R3 und R4 haben einen gemeinsamen Knoten 7, über die das Ausgangssignal der Wheatstone-Brücke als differenzielles Spannungssignal abgegriffen und einer Verstärkerschaltung 8 zugeführt wird. 1 shows the electrical circuit diagram of a stress sensor 1 according to the invention. The stress sensor 1 consists of a Wheatstone bridge formed by four resistors R1, R2, R3 and R4, which are integrated into a semiconductor chip 2. In the following, x, y and z denote the axes of a Cartesian coordinate system, wherein the z-axis perpendicular to the active surface 3 of the semiconductor chip and the x-axis and the y-axis parallel to those edges of the semiconductor chip, which surround the active surface 3 , The resistors R1 and R2 are connected in series, the resistors R3 and R4 are connected in series and in parallel with the resistors R1 and R2. The resistors R1 and R3 have a common node 4 and the resistors R2 and R4 have a common node 5, which are connectable to a voltage source or a power source. The resistors R1 and R2 have a common node 6 and the resistors R3 and R4 have a common node 7, via which the output of the Wheatstone bridge is tapped as a differential voltage signal and an amplifier circuit 8 is supplied.

[0008] Die Widerstände R1, R2, R3 und R4 weisen folgende Merkmale auf: <tb>1.<sep>Die Widerstände R1 und R4 sind p-Typ Widerstände, d.h. im Halbleiterchip 2 integrierte Widerstände mit einer p-Typ Dotierung. <tb><sep> <tb>2.<sep>Die Widerstände R2 und R3 sind n-Typ Widerstände, d.h. im Halbleiterchip 2 integrierte Widerstände mit einer n-Typ Dotierung. <tb>3.<sep>Die für die Widerstände R1, R2, R3und R4 verwendeten Dotierungen sind vorzugsweise die für die Herstellung der Kontakte verwendeten hoch dotierten N+ bzw. P+ Dotierungen. <tb>4.<sep>Jeder der Widerstände R1, R2, R3und R4 ist aus länglichen Widerstandsabschnitten zusammengesetzt, die direkt oder über elektrische Leiter miteinander verbunden sind und den Widerstand bilden, wobei jeder der Widerstandsabschnitte in der durch die aktive Oberfläche 3 des Halbleiterchips definierten xy-Ebene eine vorbestimmte Orientierung aufweist, wobei eine Summe der Widerstandswerte aller Widerstandsabschnitte, die eine erste Orientierung aufweisen und zum gleichen der Widerstände R1, R2, R3 bzw. R4 gehören, und eine Summe der Widerstandswerte aller Widerstandsabschnitte, die eine zweite, zur ersten um 90° gedrehte Orientierung aufweisen und ebenfalls zu diesem gleichen der Widerstände R1, R2, R3 bzw. R4gehören, den gleichen nominalen Wert haben. <tb>5.<sep>Die Nominalwerte der vier Widerstände R1, R2, R3 und R4 sind, abgesehen von prozessbedingten Toleranzen, gleich gross, d.h. R1= R2 = R3 = R4. Dies wird erreicht durch ein den Schichtwiderständen der p-Typ Dotierung bzw. n-Typ Dotierung entsprechendes Verhältnis von Länge zu Breite der Widerstandsstreifen. <tb>6.<sep>Die in den Widerstands abschnitten fliessenden Ströme fliessen im wesentlich parallel zur aktiven Oberfläche 3 des Halbleiterchips 2. Die Widerstände R1, R2, R3und R4 können deshalb als laterale Widerstände bezeichnet werden.The resistors R1, R2, R3 and R4 have the following features: <tb> 1. <sep> Resistors R1 and R4 are p-type resistors, i. in the semiconductor chip 2 integrated resistors with a p-type doping. <Tb> <sep> <tb> 2. <sep> The resistors R2 and R3 are n-type resistors, i. in the semiconductor chip 2 integrated resistors with an n-type doping. <tb> 3. <sep> The dopants used for the resistors R1, R2, R3 and R4 are preferably the highly doped N + or P + dopants used for the production of the contacts. Each of the resistors R1, R2, R3 and R4 is composed of elongated resistor sections which are connected to each other directly or via electrical conductors and form the resistor, wherein each of the resistor sections in the through the active surface 3 of the semiconductor chip defined xy plane having a predetermined orientation, wherein a sum of the resistance values of all resistor sections having a first orientation and the same of the resistors R1, R2, R3 and R4, and a sum of the resistance values of all resistance sections, a second, the have first rotated by 90 ° orientation and also belong to this same of the resistors R1, R2, R3 and R4, the same nominal value. <tb> 5. <sep> The nominal values of the four resistors R1, R2, R3 and R4 are the same, except for process-related tolerances, i. R1 = R2 = R3 = R4. This is achieved by a ratio of length to width of the resistance strips corresponding to the layer resistances of the p-type doping or n-type doping. <tb> 6. <sep> The current flowing in the resistive currents flow substantially parallel to the active surface 3 of the semiconductor chip 2. The resistors R1, R2, R3 and R4 can therefore be referred to as lateral resistors.

[0009] Der in Merkmal 4 angegebene Grundsatz lässt sich am einfachsten realisieren durch ein Paar von länglichen Widerstandsstreifen, wobei die beiden Widerstandsstreifen des Paares in der xy-Ebene des Halbleiterchips 2 um 90° gedreht zueinander angeordnet und in Reihe geschaltet sind. D.h. die beiden Widerstandsstreifen eines Paares bilden zusammen einen L-förmigen Widerstand. The principle given in feature 4 is most easily realized by a pair of elongated resistor strips, wherein the two resistor strips of the pair in the xy plane of the semiconductor chip 2 are arranged rotated by 90 ° to each other and connected in series. That the two resistor strips of a pair together form an L-shaped resistor.

[0010] Für Standard (100) Silizium mit einer <110> Orientierung des Fiats ist die Abhängigkeit der Widerstandswerte vom Stress annähernd durch folgende Gleichungen gegeben: <tb>ΔRn/Rn = -24%/GPa*(Txx +Tyy) + 53%/GPa*Tzz<sep>(1) <tb>ΔRp/Rp = 2.7%/GPa*(Txx +Tyy) - 1.1%/GPa*Tzz<sep>(2),wobei Txx, Tyy und Tzz die drei in Richtung der x-Achse bzw. y-Achse bzw. z-Achse gerichteten Normalspannungskomponenten des mechanischen Spannungstensors bezeichnen. Die angegebenen Prozentzahlen (24%, 53%, 2.7% und 1.1%) sind als Näherungswerte bei niedriger Dotierung zu verstehen und bei (100) Silizium unabhängig von der Drehlage des Siliziumswafers. For standard (100) silicon with a <110> orientation of the fiat, the dependence of the resistance values on stress is approximately given by the following equations: <tb> ΔRn / Rn = -24% / GPa * (Txx + Tyy) + 53% / GPa * Tzz <sep> (1) <tb> ΔRp / Rp = 2.7% / GPa * (Txx + Tyy) - 1.1% / GPa * Tzz <sep> (2), where Txx, Tyy and Tzz are the three in the x-axis and y-axis directions, respectively or z-axis directed normal stress components of the mechanical stress tensor. The indicated percentages (24%, 53%, 2.7% and 1.1%) are approximate values for low doping and for (100) silicon independent of the rotational position of the silicon wafer.

[0011] Weil Tzz in der Praxis meistens viel kleiner als Txx und Tyy ist, gilt angenähert <tb>ΔRn/Rn = -24%/GPa*(Txx +Tyy)<sep>(3) <tb>ΔRp/Rp = 2.7%/GPa*(Txx +Tyy)<sep>(4).Because Tzz in practice is usually much smaller than Txx and Tyy, is approximately <tb> ΔRn / Rn = -24% / GPa * (Txx + Tyy) <sep> (3) <tb> ΔRp / Rp = 2.7% / GPa * (Txx + Tyy) <sep> (4).

[0012] Die durch mechanische Belastungen bewirkte Änderung der Widerstandswerte der n-Typ Widerstände ist einerseits um etwa eine Grössenordnung (hier etwa um den Faktor 9) grösser als die Änderung der Widerstandswerte der p-Typ Widerstände. Dies ist eine Voraussetzung, dass die durch die Widerstände R1bis R4, gebildete Wheatstone Brücke überhaupt ein Ausgangssignal liefert. Das Ausgangssignal der Wheatstone Brücke ist proportional zur Summe Txx + Tyy. Andererseits haben die n-Typ Widerstände R1 und R4etwa ähnliche Temperaturkoeffizienten wie die p-Typ Widerstände R2 und R3, mit der Folge, dass das Ausgangssignal der Wheatstone Brücke durch Temperaturänderungen nur wenig beeinflusst wird. Die Temperaturkoeffizienten der hoch dotierten N<+> bzw. P<+> Widerstände sind bei dem verwendeten CMOS-Prozess um etwa den Faktor 2.5 geringer als die Temperaturkoeffizienten der weniger stark dotierten n-Wannen bzw. p-Wannen. Dies ist der Grund, weshalb für die Widerstände bevorzugt die hoch dotierten N<+> bzw. P<+> Dotierungen verwendet werden. The change in the resistance values of the n-type resistors brought about by mechanical loads is, on the one hand, larger by approximately one order of magnitude (here by a factor of 9) than the change in the resistance values of the p-type resistors. This is a premise that the Wheatstone bridge formed by resistors R1 through R4 will provide an output signal at all. The output of the Wheatstone bridge is proportional to the sum Txx + Tyy. On the other hand, the n-type resistors R1 and R4 have approximately similar temperature coefficients as the p-type resistors R2 and R3, with the result that the output of the Wheatstone bridge is little affected by temperature changes. In the case of the CMOS process used, the temperature coefficients of the highly doped N + and P + resistors are approximately 2.5 times lower than the temperature coefficients of the less heavily doped N-wells or p-wells. This is the reason why the highly doped N + and P + dopings are preferably used for the resistors.

[0013] Das differenzielle Ausgangssignal der Wheatstone Brücke wird der Verstärkerschaltung 8 zugeführt, wo es beispielsweise mittels eines ersten Operationsverstärkers 9 in ein Differenzsignal umgewandelt und mittels eines zweiten Operationsverstärkers 10 durch Subtraktion eines konstanten Werts V1offsetkompensiert wird und dann als Ausgangssignal Vsdes Stresssensors 1 zur Verfügung steht. The differential output signal of the Wheatstone bridge is supplied to the amplifier circuit 8, where it is converted, for example by means of a first operational amplifier 9 into a differential signal and compensated by a second operational amplifier 10 by subtracting a constant value V1offset and then as an output signal Vsdes stress sensor 1 is available ,

[0014] Die Fig. 2 illustriert die prinzipielle interne Struktur der Widerstände R1, R2, R3 und R4 nämlich dass sie je mindestens zwei längliche Widerstandsstreifen 11 und 12 aufweisen, die den gleichen nominalen Widerstandswert aufweisen, zueinander um 90° verdreht und in Reihe geschaltet sind. Im Beispiel sind die vier Widerstandsstreifen 11 parallel zur x-Achse und die vier Widerstandsstreifen 12 parallel zur y-Achse ausgerichtet. Die Widerstandsstreifen 11 und 12 können jedoch innerhalb der durch die x- und die y-Achse aufgespannten Ebene um einen beliebigen Winkel gedreht werden, wichtig ist einzig, dass ihre aufeinander bezogene, relative Drehlage erhalten bleibt, d.h. dass sie in der xy-Ebene liegen und einen Winkel von 90° einschliessen. Bei dem in der Fig. 2 gezeigten Ausführungsbeispiel sind die Widerstandsstreifen 11 und 12 jedes der Widerstände R1, R2, R3und R4 zwei einzelne, voneinander getrennte Widerstandsstreifen, die durch einen elektrischen Leiter miteinander verbunden sind und so zusammen den entsprechenden Widerstand R1, R2, R3 bzw. R4 ergeben. 2 illustrates the basic internal structure of the resistors R1, R2, R3 and R4, namely that they each have at least two elongate resistance strips 11 and 12, which have the same nominal resistance, rotated by 90 ° relative to each other and connected in series are. In the example, the four resistor strips 11 are aligned parallel to the x-axis and the four resistor strips 12 are aligned parallel to the y-axis. However, the resistive strips 11 and 12 can be rotated through any angle within the plane subtended by the x and y axes, only that their relative relative rotational position is maintained, that is. that they lie in the xy plane and enclose an angle of 90 °. In the embodiment shown in Fig. 2, the resistive strips 11 and 12 of each of the resistors R1, R2, R3 and R4 are two separate resistive strips separated from each other and interconnected by an electrical conductor and together form the corresponding resistor R1, R2, R3 or R4 result.

[0015] Die Fig. 3A zeigt in Aufsicht auf die aktive Oberfläche 3 des Halbleiterchips 2 ein Ausführungsbeispiel eines der Widerstände R1, R2, R3 und R4. Der Widerstand ist aus mehreren länglichen Widerstandsabschnitten 13.1 bis 13.4 zusammengesetzt, wobei jeweils zwei Widerstandsabschnitte 13, von denen der eine Widerstandsabschnitt 13 in Bezug auf den anderen Widerstandsabschnitt 13 in der xy-Ebene um 90° gedreht ist, den gleichen nominalen Widerstandswert haben und ein Paar bilden. Hier gibt es zwei Paare: Das erste Paar bilden die Widerstandsabschnitte 13.1 und 13.3, das zweite Paar bilden die Widerstandsabschnitte 13.2 und 13.4. Der Widerstandsabschnitt 13.2 ist gegenüber dem Widerstandsabschnitt 13.1 um den Winkel 45° gedreht. Der Widerstandsabschnitt 13.4 ist gegenüber dem Widerstandsabschnitt 13.1 um den Winkel 45° gedreht. Die Widerstandsabschnitte 13.1 bis 13.4 können wie dargestellt durch elektrische Leiter miteinander in Reihe geschaltet sein. In diesem Fall können sich die Widerstandsabschnitte an beliebigen und unterschiedlichen Orten auf dem Halbleiterchip 2 befinden. Die Widerstandsabschnitte 13.1 bis 13.4 können aber auch wie in der Fig. 3B dargestellt direkt miteinander verbunden sein und einen einzigen zusammenhängenden Widerstandsstreifen bilden. 3A shows a plan view of the active surface 3 of the semiconductor chip 2 an embodiment of one of the resistors R1, R2, R3 and R4. The resistor is composed of a plurality of elongate resistor sections 13.1 to 13.4, wherein each two resistor sections 13, of which one resistor section 13 is rotated by 90 ° with respect to the other resistor section 13 in the xy plane, have the same nominal resistance and a pair form. Here there are two pairs: the first pair form the resistor sections 13.1 and 13.3, the second pair form the resistor sections 13.2 and 13.4. The resistance section 13.2 is rotated relative to the resistance section 13.1 by the angle 45 °. The resistance section 13.4 is rotated relative to the resistance section 13.1 by the angle 45 °. The resistor sections 13.1 to 13.4 can be connected in series, as shown, by electrical conductors. In this case, the resistor sections may be located at arbitrary and different locations on the semiconductor chip 2. However, the resistance sections 13.1 to 13.4 can also be connected directly to one another as shown in FIG. 3B and form a single contiguous resistance strip.

[0016] Die Fig. 3C zeigt ein weiteres Ausführungsbeispiel eines der Widerstände R1, R2, R3 und R4. Der Widerstand ist aus fünf länglichen Widerstandsabschnitten 13.1 bis 13.5 zusammengesetzt. Die Widerstandsabschnitte 13.2, 13.3 und 13.4 haben den gleichen nominalen Widerstandswert, R. Die Widerstandsabschnitte 13.1 und 13.5 haben den halben Widerstandswert R/2, sie sind deshalb als ein gemeinsamer Widerstandabschnitt mit dem nominalen Widerstandswert R anzusehen, der geometrisch in zwei Teile aufgespalten ist. Die Summe der Widerstandswerte der Widerstandsabschnitte 13.1, 13.3 und 13.5, die eine gleiche, erste Orientierung haben, beträgt 2*R und ist gleich der Summe der Widerstandswerte der Widerstandsabschnitte 13.2 und 13.4, die eine gleiche, zweite Orientierung haben, wobei die erste und zweite Orientierung in der durch die aktive Oberfläche 3 des Halbleiterchips 2 definierten xy-Ebene zueinander um 90° gedreht sind. Fig. 3C shows another embodiment of one of the resistors R1, R2, R3 and R4. The resistor is composed of five elongate resistor sections 13.1 to 13.5. The resistor sections 13.2, 13.3 and 13.4 have the same nominal resistance, R. The resistor sections 13.1 and 13.5 have half the resistance R / 2, therefore they are to be regarded as a common resistor section with the nominal resistance R, which is geometrically split into two parts. The sum of the resistance values of the resistor sections 13.1, 13.3 and 13.5 having the same first orientation is 2 * R and is equal to the sum of the resistance values of the resistor sections 13.2 and 13.4 having a same second orientation, the first and second Orientation in the xy plane defined by the active surface 3 of the semiconductor chip 2 are rotated by 90 ° to each other.

[0017] Das Verhältnis von Länge zu Breite der Widerstandsabschnitte, die dem gleichen Paar zuzuordnen sind, ist im Grundsatz so bemessen, dass eine mechanische Belastung durch die Normalspannungskomponente Txx eine gleich grosse Änderung des durch die Widerstandsabschnitte gebildeten Widerstands bewirkt wie eine mechanische Belastung durch die Normalspannungskomponente Tyy. The ratio of length to width of the resistor sections, which are assigned to the same pair, is dimensioned in principle so that a mechanical load by the normal voltage component Txx causes an equal change in the resistance formed by the resistor sections as a mechanical load through the Normal stress component Tyy.

[0018] Der erfindungsgemässe Stresssensor eignet sich beispielsweise, um bei einem auf dem Hall-Effekt basierenden Magnetfeldsensor die durch den Piezo-Hall Effekt verursachte Änderung der Empfindlichkeit zu kompensieren. Die Fig. 4 zeigt in Aufsicht eine Sensorzelle 14, die ein Hallelement 15, einen n-Typ Widerstand 16 und einen p-Typ Widerstand 17 umfasst. Das Hallelement 15 ist bei diesem Beispiel eine quadratische n-Wanne (oder eine p-Wanne) und die vier Kontakte 18 für die Zuführung des Hallstroms und den Abgriff der Hallspannung sind in den Ecken des Quadrats angeordnet. Der n-Typ Widerstand 16 ist durch vier gerade n-Typ Widerstandsbahnen 19 gebildet, die parallel zu den vier Seiten der quadratischen n-Wanne ausgerichtet und durch elektrische Leiterbahnen miteinander verbunden sind. Je zwei der vier n-Typ Widerstandsbahnen 19 verlaufen somit parallel zur x-Achse und zur y-Achse. Der p-Typ Widerstand 17 ist durch vier gerade p-Typ Widerstandsbahnen 20 gebildet, die parallel zu den Seiten des Quadrats ausgerichtet und durch elektrische Leiterbahnen miteinander verbunden sind. Je zwei der vier p-Typ Widerstandsbahnen 20 verlaufen somit parallel zur x-Achse und zur y-Achse. Das Layout der einzelnen Elemente der Sensorzelle 14 ist mit einer möglichst hohen Symmetrie ausgeführt, so dass mechanische Belastungen sich möglichst gleichmässig über die Sensorzelle 14 verteilen. The stress sensor according to the invention is suitable, for example, for compensating the change in sensitivity caused by the piezo-Hall effect in the case of a magnetic field sensor based on the Hall effect. FIG. 4 shows a top view of a sensor cell 14 which comprises a Hall element 15, an n-type resistor 16 and a p-type resistor 17. The Hall element 15 in this example is a square n-well (or a p-well) and the four contacts 18 for the supply of the Hall current and the tap of the Hall voltage are arranged in the corners of the square. The n-type resistor 16 is formed by four straight n-type resistor tracks 19 which are aligned parallel to the four sides of the square n-well and interconnected by electrical traces. Each two of the four n-type resistance paths 19 thus run parallel to the x-axis and the y-axis. The p-type resistor 17 is formed by four straight p-type resistor tracks 20 which are aligned parallel to the sides of the square and interconnected by electrical traces. Each two of the four p-type resistance paths 20 thus run parallel to the x-axis and the y-axis. The layout of the individual elements of the sensor cell 14 is designed with the highest possible symmetry, so that mechanical loads are distributed as evenly as possible over the sensor cell 14.

[0019] Die Fig. 5 zeigt in Aufsicht zwei Sensorzellen 14 des in der Fig. 4 gezeigten Typs. Die beiden n-Typ Widerstände 16 und die beiden p-Typ Widerstände 17 der beiden Sensorzellen 14 sind gemäss dem in der Fig. 1 gezeigten elektrischen Schaltbild als Wheatstone-Brücke verdrahtet und bilden einen erfindungsgemässen Stresssensor. Zur Darstellung der Verdrahtung werden aus Gründen der zeichnerischen Klarheit verschiedenartige Linien, nämlich ausgezogene, gestrichene und punktierte Linien verwendet. Die beiden Hallelemente 15 bilden zusammen mit der für ihren Betrieb nötigen elektronischen Schaltung einen Hall-Sensor. Das differenzielle Ausgangssignal der Wheatstone Brücke wird einer Verstärkerschaltung 8 zugeführt, beispielsweise der in der Fig. 1erläuterten Verstärkerschaltung 8, wo es verstärkt und der Offset der Wheatstone Brücke soweit als möglich eliminiert wird, so dass das Ausgangssignal Vs des Stresssensors als offsetkompensiertes Ausgangssignal zur Verfügung steht. FIG. 5 shows a plan view of two sensor cells 14 of the type shown in FIG. 4. The two n-type resistors 16 and the two p-type resistors 17 of the two sensor cells 14 are wired according to the electrical circuit diagram shown in FIG. 1 as a Wheatstone bridge and form a stress sensor according to the invention. To illustrate the wiring, various lines, namely solid, solid and dotted lines are used for reasons of clarity of drawing. The two Hall elements 15 together with the necessary for their operation electronic circuit a Hall sensor. The differential output signal of the Wheatstone bridge is fed to an amplifier circuit 8, for example the amplifier circuit 8 explained in FIG. 1, where it is amplified and the Wheatstone bridge offset is eliminated as far as possible, so that the output signal Vs of the stress sensor is available as an offset-compensated output signal ,

[0020] Die Fig. 6 zeigt ein bevorzugtes Ausführungsbeispiel, wie das Ausgangssignal Vs des in der Fig. 5 gezeigten Stresssensors verwendet wird, um die durch den Piezo-Hall Effekt bewirkte Änderung der magnetfeldbezogenen Empfindlichkeit der beiden Hallelemente 15, zu kompensieren. Die durch den Piezo-Halleffekt bewirkte Änderung der Empfindlichkeit der beiden Hallelemente 15 ist in erster Näherung proportional zur Summe Txx + Tyy der in die x-Richtung und die y-Richtung wirkenden mechanischen Belastungen. Fig. 6 shows a preferred embodiment of how the output signal Vs of the stress sensor shown in Fig. 5 is used to compensate for the caused by the piezo-Hall effect change of the magnetic field sensitivity of the two Hall elements 15, compensate. The change in the sensitivity of the two Hall elements 15 caused by the piezo-Hall effect is, in a first approximation, proportional to the sum Txx + Tyy of the mechanical loads acting in the x-direction and the y-direction.

[0021] Die beiden Hallelemente 15 werden mit Vorteil in bekannter Weise durch Parallelschaltung und Betrieb mit der Spinning Current Methode offsetkompensiert (siehe z.B. EP 548 391). Die beiden Hallelemente 15 werden dabei getrennt voneinander mit der Spinning Current Methode betrieben, wobei jedes von einer eigenen Konstantstromquelle gespeist wird, und dann ihre Ausgangssignale addiert. Die Fig. 6zeigt deshalb nur das elektrische Schaltschema der elektronischen Schaltung für ein Hallelement 15. Die elektronische Schaltung umfasst in diesem Beispiel vier Stromquellen 21 bis 24, deren Ströme addiert und/oder subtrahiert und dem Hallelement 15 als Strom I über einen Spinning Current Multiplexer 25 zugeführt werden. Die am Ausgang des Multiplexers anliegende Hallspannung ist eine Wechselspannung, die in bekannter Weise verarbeitet und ausgewertet werden kann. Advantageously, the two Hall elements 15 are offset compensated in a known manner by parallel connection and operation with the spinning current method (see for example EP 548 391). The two Hall elements 15 are operated separately from each other with the spinning current method, each fed by its own constant current source, and then added their output signals. Therefore, FIG. 6 shows only the electrical circuit diagram of the electronic circuit for a Hall element 15. The electronic circuit in this example comprises four current sources 21 to 24 whose currents are added and / or subtracted and the Hall element 15 as current I via a spinning current multiplexer 25 be supplied. The voltage applied to the output of the multiplexer Hall voltage is an AC voltage that can be processed and evaluated in a known manner.

[0022] Die erste Stromquelle 21 ist eine PTAT Konstantstromquelle (PTAT = proportional to absolute temperature) und liefert einen Strom II, der proportional zur absoluten Temperatur ist. Die zweite Stromquelle 22 ist eine CTAT Konstantstromquelle (CTAT = complementary to absolute temperature) und liefert einen Strom I2, der mit zunehmender Temperatur abnimmt. Die dritte Stromquelle 23 wird von einem temperaturunabhängigen Widerstand RQ gesteuert und liefert einen von der Temperatur unabhängigen Strom I3. Die vierte Stromquelle 24 wird vom Ausgangssignal Vsdes Stresssensors 1 gesteuert und liefert einen Strom I4, der proportional zur Summe (Txx + Tyy) ist. II= Ip * [ 1 + a * (T - T0) ] I2 = Ic * [ 1 - b * (T – T0) ] I3 = IR I4= c * Vs wobei T0 eine ausgewählte fixe Temperatur ist. The first current source 21 is a PTAT constant current source (PTAT = proportional to absolute temperature) and provides a current II, which is proportional to the absolute temperature. The second current source 22 is a CTAT constant current (CTAT) constant current source and provides a current I2 which decreases with increasing temperature. The third current source 23 is controlled by a temperature independent resistor RQ and provides a temperature independent current I3. The fourth current source 24 is controlled by the output signal Vs of the stress sensor 1 and supplies a current I4 which is proportional to the sum (Txx + Tyy). II = Ip * [1 + a * (T - T0)] I2 = Ic * [1-b * (T-T0)] I3 = IR I4 = c * Vs where T0 is a selected fixed temperature.

[0023] Die vier Stromquellen 21 bis 24 sind so aufeinander abgestimmt, dass die Ströme II bis I4 innerhalb eines bestimmten Temperaturbereiches gegeben sind durch: I = α * I1 + β * I2 -I3 + γ * L4 = l0 * [ 1 + δ * (T - T0) + λ * Vs] The four current sources 21 to 24 are coordinated so that the currents II to I4 are given within a certain temperature range by: I = α * I1 + β * I2 -I3 + γ * L4 = l0 * [1 + δ * (T - T0) + λ * Vs]

[0024] Die Koeffizienten α, β, γ, δ und λ sind Konstanten, I0bezeichnet den bei der Temperatur T0 und bei Abwesenheit von mechanischen Belastungen von den Stromquellen 21 bis 24 gelieferten Strom. The coefficients .alpha., .Beta., .Gamma., .Delta. And .lambda. Are constants, I0 designates the current supplied by the current sources 21 to 24 at the temperature T0 and in the absence of mechanical loads.

[0025] Der Temperaturbereich, in dem das Hallelement 15 eingesetzt werden soll, ist typischerweise in mehrere, z.B. drei, Temperaturbereiche unterteilt, in denen die Koeffizienten α, β, γ und T0 so gewählt sind, dass in jedem einzelnen Temperaturbereich durch den Strom I einerseits die lineare Abhängigkeit der strombezogenen Empfindlichkeit des Hallelementes als auch die lineare Abhängigkeit des Ausgangssignals Vs des Stresssensors von der Temperatur und andererseits die Abhängigkeit der strombezogenen Empfindlichkeit des Hallelementes von mechanischen Belastungen kompensiert wird, und dass über alle Temperaturbereiche auch die quadratische Abhängigkeit der strombezogenen Empfindlichkeit des Hallelementes und die quadratische Abhängigkeit des Ausgangssignals Vs des Stresssensors von der Temperatur kompensiert werden, so dass die vom Hallelement 15 gelieferte Hallspannung UH weitgehend unabhängig von der Temperatur T und von mechanischen Belastungen Txx und Tyy ist. Für (100) Silizium mit <110> Flat ergibt sich der Strom I = I0 * [ 1 + δ * (T – 25 °C) + ε * (T – 25 °C)<2> +λ * Vs] wobei die Konstanten 5, s und X in einem experimentellen Beispiel folgende Werte hatten: δ = 300 ppm/°C ε =5 ppm/°C<2> <>λ = 2.2/V The temperature range in which the Hall element 15 is to be used is typically divided into several, e.g. divided three, temperature ranges in which the coefficients α, β, γ and T0 are chosen so that in each individual temperature range by the current I on the one hand, the linear dependence of the current-related sensitivity of the Hall element as well as the linear dependence of the output signal Vs of the stress sensor of the Temperature and on the other hand, the dependence of the current-related sensitivity of the Hall element of mechanical loads is compensated, and that over all temperature ranges and the quadratic dependence of the current-related sensitivity of the Hall element and the quadratic dependence of the output signal Vs of the stress sensor are compensated by the temperature, so that the Hall element 15 supplied Hall voltage UH is largely independent of the temperature T and mechanical loads Txx and Tyy. For (100) silicon with <110> Flat the current results I = I0 * [1 + δ * (T - 25 ° C) + ε * (T - 25 ° C) <2> + λ * Vs] where the constants 5, s and X had the following values in an experimental example: δ = 300 ppm / ° C ε = 5 ppm / ° C <2> <> λ = 2.2 / V

[0026] Es ist aus Gründen der Offsetkompensation bekanntermassen vorteilhaft, zwei oder mehr Hallelemente parallel und zudem mit der Spinning Current Methode zu betreiben und ihre Hallspannungen vorzeichenrichtig zu addieren. Die beiden Hallelemente 15 des in der Fig. 5gezeigten Hall-Sensors sind zusammen von zwei n-Typ Widerständen 16 und zwei p-Typ Widerständen 17 umgeben, die zusammen die Wheatstone Brücke des Stresssensors 1 bilden. Wenn der Hall-Sensor vier Hallelemente 15 umfasst, dann ist es vorteilhaft, den Hall-Sensor und den Stresssensor 1 weiterhin aus Sensorzellen 14 des in der Fig. 4gezeigten Typs zu bilden. Da die Wheatstone Brücke des Stresssensors 1 nur vier Widerstände benötigt, kann sie beispielsweise gebildet werden, indem je zwei n-Typ Widerstände 16 und zwei p-Typ Widerstände 17 der insgesamt acht Widerstände ausgewählt werden und die anderen vier Widerstände nicht benutzt werden. Alternativ können alle acht Widerstände der vier Sensorzellen 14 benutzt werden, indem je zwei Widerstände des gleichen Typs in Reihe oder parallel geschaltet und daraus die Wheatstone Brücke des Stresssensors 1 gebildet werden. Eine andere Möglichkeit ist, zwei Typen von Sensorzellen vorzusehen, wobei der erste Typ ein Hallelement und einen das Hallelement umgebenden n-Typ Widerstand und der zweite Typ ein Hallelement und einen das Hallelement umgebenden p-Typ Widerstand umfasst. It is known for reasons of offset compensation advantageous to operate two or more Hall elements in parallel and also with the Spinning Current method and to add their Hall voltages with the correct sign. The two Hall elements 15 of the Hall sensor shown in FIG. 5 are together surrounded by two n-type resistors 16 and two p-type resistors 17, which together form the Wheatstone bridge of the stress sensor 1. If the Hall sensor comprises four Hall elements 15, then it is advantageous to further form the Hall sensor and the stress sensor 1 from sensor cells 14 of the type shown in FIG. 4. For example, since the Wheatstone bridge of the stress sensor 1 requires only four resistors, it can be formed by selecting two n-type resistors 16 and two p-type resistors 17 of the total of eight resistors and not using the other four resistors. Alternatively, all eight resistors of the four sensor cells 14 can be used by connecting two resistors of the same type in series or in parallel and from this the Wheatstone bridge of the stress sensor 1 are formed. Another possibility is to provide two types of sensor cells, the first type comprising a Hall element and an n-type resistor surrounding the Hall element and the second type comprising a Hall element and a p-type resistor surrounding the Hall element.

[0027] Die Fig. 7 zeigt in Aufsicht eine Sensorzelle 14, die ein Hallelement 15, zwei n-Typ Widerstände 16.1 und 16.2 und zwei p-Typ Widerstände 17.1 und 17.2 umfasst. Die n-Typ Widerstände 16.1 und 16.2 sind durch je zwei gerade, um 90° zueinander verdreht angeordnete n-Typ Widerstandsbahnen 19 gebildet, die parallel zu den Seiten der quadratischen Wanne des Hallelementes 15 ausgerichtet und durch elektrische Leiterbahnen miteinander verbunden sind. Die p-Typ Widerstände 17.1 und 17.2 sind durch je zwei gerade, um 90° zueinander verdreht angeordnete p-Typ Widerstandsbahnen 20 gebildet, die parallel zu den Seiten der quadratischen Wanne des Hallelementes 15 ausgerichtet und durch elektrische Leiterbahnen miteinander verbunden sind. Diese Sensorzelle 14 enthält somit zwei n-Typ und zwei p-Typ Widerstände, die alle für die Bildung eines erfindungsgemässen Stresssensors 1 erforderlichen Eigenschaften aufweisen, und ein Hallelement und stellt somit das einfachste Beispiel dar, um einen beispielsweise gemäss dem in der Fig. 6 gezeigten Schaltschema weitgehend temperatur- und stresskompensierten Magnetfeldsensor zu bilden. Fig. 7 shows in plan view a sensor cell 14, which includes a Hall element 15, two n-type resistors 16.1 and 16.2 and two p-type resistors 17.1 and 17.2. The n-type resistors 16.1 and 16.2 are each formed by two straight n-type resistor tracks 19, which are rotated relative to one another by 90 °, which are aligned parallel to the sides of the square well of the Hall element 15 and connected to one another by electrical conductor tracks. The p-type resistors 17.1 and 17.2 are each formed by two straight, 90 ° to each other twisted arranged p-type resistor tracks 20 which are aligned parallel to the sides of the square well of the Hall element 15 and interconnected by electrical conductors. This sensor cell 14 thus contains two n-type and two p-type resistors, all of which have the properties required for the formation of a stress sensor 1 according to the invention, and a Hall element and thus represents the simplest example, for example according to the embodiment shown in FIG Scheme shown to form largely temperature and stress compensated magnetic field sensor.

[0028] Die Fig. 8 bis 10 zeigen weitere Hallsensoren, die ein Hallelement 15 (oder einen Cluster aus Hallelementen) und einen erfindungsgemässen Stresssensor 26 umfassen. Der Stresssensor 26 besteht wiederum aus einer durch vier Widerstände R1, R2, R3 und R4 gebildeten Wheatstone-Brücke, die in einen Halbleiterchip 2 integriert sind. Die Widerstände R1und R2 sind in Reihe geschaltet, die Widerstände R3 und R4 sind in Reihe und parallel zu den Widerständen R1 und R2 geschaltet. Die Widerstände R1 und R3 haben einen gemeinsamen Knoten 4 und die Widerstände R2und R4 haben einen gemeinsamen Knoten 5, die an eine Spannungsquelle oder eine Stromquelle anschliessbar sind. Die Widerstände R1 und R2 haben einen gemeinsamen Knoten 6 und die Widerstände R3 und R4 haben einen gemeinsamen Knoten 7, über die das Ausgangssignal der Wheatstone-Brücke als differenzielles Spannungssignal abgegriffen und einer Verstärkerschaltung zugeführt wird. Die Widerstände R1 und R4sind p-Typ Widerstände, die Widerstände R2 und R3sind n-Typ Widerstände. FIGS. 8 to 10 show further Hall sensors which comprise a Hall element 15 (or a cluster of Hall elements) and a stress sensor 26 according to the invention. The stress sensor 26 in turn consists of a Wheatstone bridge formed by four resistors R1, R2, R3 and R4, which are integrated into a semiconductor chip 2. The resistors R1 and R2 are connected in series, the resistors R3 and R4 are connected in series and in parallel with the resistors R1 and R2. The resistors R1 and R3 have a common node 4, and the resistors R2 and R4 have a common node 5 connectable to a voltage source or current source. The resistors R1 and R2 have a common node 6 and the resistors R3 and R4 have a common node 7, via which the output signal of the Wheatstone bridge is tapped as a differential voltage signal and an amplifier circuit is supplied. Resistors R1 and R4 are p-type resistors, resistors R2 and R3 are n-type resistors.

[0029] Wenn man ausgehend von der in der Fig. 2gezeigten prinzipiellen Struktur der Widerstände R1, R2, R3 und R4eine Vielzahl von Paaren von kurzen Widerstands streifen 11 und 12 aneinanderreiht, erhält man einen treppenförmigen Widerstand und wenn man die Widerstandsstreifen 11 und 12 im Limes unendlich kurz macht, erhält man einen bezüglich der x-Achse um 45° oder -45° gedrehten, länglichen Widerstand. Die in den Fig. 8bis 10 gezeigten Widerstände R1, R2, R3 und R4 des Stresssensors 26 sind solche Widerstände. If, starting from the basic structure of the resistors R1, R2, R3 and R4 shown in FIG. 2, a plurality of pairs of short resistance strips 11 and 12 are lined up, one obtains a step-shaped resistor and if the resistance strips 11 and 12 in FIG Limes infinitely short, one obtains with respect to the x-axis by 45 ° or -45 ° rotated, elongated resistance. The resistors R1, R2, R3 and R4 of the stress sensor 26 shown in Figs. 8 to 10 are such resistors.

[0030] Der Stresssensor 26 und das Hallelement 15 (bzw. ein Cluster aus Hallelementen) lassen sich bei Verwendung von (100) Silizium mit <110> Fiat zu einem stresskompensierten Hallsensor kombinieren, wenn die folgenden Bedingungen erfüllt sind: - Die Widerstände R1; R2, R3und R4 sind längliche Widerstände, die bezüglich der <110> Kristallrichtung des Siliziums um 45° oder -45° gedreht sind (die in den Figuren gezeigte x-Achse verläuft parallel zur <110> Kristallrichtung). - Das Hallelement 15 (bzw. die Hallelemente eines Clusters) weist wenigstens vier Kontakte auf, die so ausgerichtet sind, dass bei Beaufschlagung von zwei dieser vier Kontakte mit einem Strom der Strom unter einem Winkel von 45° oder -45° schräg zur <110> Kristallrichtung durch das Hallelement 15 fliesst. The stress sensor 26 and the Hall element 15 (or a cluster of Hall elements) can be combined with (110) silicon with <110> Fiat to a stress-compensated Hall sensor, if the following conditions are met: - The resistors R1; R2, R3 and R4 are elongated resistors rotated by 45 ° or -45 ° with respect to the <110> crystal direction of silicon (the x axis shown in the figures is parallel to the <110> crystal direction). - The Hall element 15 (or the Hall elements of a cluster) has at least four contacts, which are aligned so that when exposed to two of these four contacts with a current of the current at an angle of 45 ° or -45 ° obliquely to <110 > Crystal direction through the Hall element 15 flows.

[0031] Das Ausgangssignal der Wheatstone Brücke steuert eine Stromquelle, deren Strom dem Hallelement 15 wie bei den vorhergehenden Beispielen zugeführt wird, um den Einfluss von mechanischen Belastungen zu verringern. The output signal of the Wheatstone bridge controls a current source whose current is supplied to the Hall element 15 as in the previous examples in order to reduce the influence of mechanical loads.

[0032] Das in der Fig. 10 gezeigte Hallelement 15 hat einen octogonalen Umriss mit acht gleich langen Seiten und acht Kontakten 18, wobei in jeder Betriebsphase der Spinning Current Methode jeweils zwei einander diametral gegenüberliegenden Kontakte als Stromkontakte und zwei weitere dazu um 90° gedreht angeordnete, einander diametral gegenüberliegende Kontakte als Spannungskontakte dienen. Hier fliesst der Strom in den einzelnen Betriebsphasen jeweils unter einem Winkel von 0°, 45°, -45° oder 90° zur <110> Kristallrichtung. The Hall element 15 shown in FIG. 10 has an octagonal contour with eight equal sides and eight contacts 18, wherein in each phase of operation of the spinning current method two diametrically opposite contacts as current contacts and two more rotated to 90 ° arranged, diametrically opposite contacts serve as voltage contacts. Here, the current flows in the individual operating phases in each case at an angle of 0 °, 45 °, -45 ° or 90 ° to the <110> crystal direction.

Claims (3)

1. Stresssensor (1) zur Erfassung mechanischer Spannungen in einem Halbleiterchip (2), wobei der Stresssensor in eine aktive Oberfläche (3) des Halbleiterchips (2) integrierte Widerstände aufweist, dadurch gekennzeichnet, dass der Stresssensor (1) eine durch vier integrierte Widerstände R1 bis R4 gebildete Wheatstone Brücke ist, bei der die Widerstände R1 und R2 in Reihe geschaltet, die Widerstände R3 und R4 in Reihe und parallel zu den Widerständen R1 und R2geschaltet sind, wobei die Widerstände R1und R3 einen gemeinsamen Knoten (4) und die Widerstände R2 und R4 einen gemeinsamen Knoten (5) haben, wobei die Widerstände R1 und R4p-Typ Widerstände und die Widerstände R2und R3 n-Typ Widerstände sind, wobei jeder der Widerstände R1, R2, R3 und R4 aus länglichen Widerstandsabschnitten (13.1 bis 13.5) besteht, die direkt oder über elektrische Leiter miteinander verbunden sind, wobei jeder der Widerstandsabschnitte (13.1 bis 13.5) in der durch die aktive Oberfläche (3) des Halbleiterchips (2) definierten Ebene (xy) eine vorbestimmte Orientierung aufweist, wobei eine Summe der Widerstandswerte aller Widerstandsabschnitte, die eine erste Orientierung aufweisen und zum gleichen der Widerstände R1, R2, R3 bzw. R4 gehören, und eine Summe der Widerstands werte aller Widerstandsabschnitte, die eine zweite, zur ersten um 90° gedrehte Orientierung aufweisen und ebenfalls zum gleichen der Widerstände R1, R2, R3 bzw. R4 gehören, den gleichen nominalen Wert haben.1. stress sensor (1) for detecting mechanical stresses in a semiconductor chip (2), wherein the stress sensor in an active surface (3) of the semiconductor chip (2) has integrated resistors, characterized in that the stress sensor (1) by a four integrated resistors R1 to R4 Wheatstone bridge is formed, in which the resistors R1 and R2 connected in series, the resistors R3 and R4 are connected in series and in parallel with the resistors R1 and R2, wherein the resistors R1 and R3 a common node (4) and the resistors R2 and R4 have a common node (5), wherein the resistors R1 and R4p-type are resistors and the resistors R2 and R3 are n-type resistors, each of the resistors R1, R2, R3 and R4 being composed of elongated resistor sections (13.1 to 13.5) which are connected to each other directly or via electrical conductors, wherein each of the resistance sections (13.1 to 13.5) in the through the active surface (3) of the H a total of the resistance values of all resistor sections having a first orientation and belonging to the same of the resistors R1, R2, R3 and R4, and a sum of the resistance values of all resistor sections having a second orientation rotated by 90 ° with respect to the first one and also belonging to the same of the resistors R1, R2, R3 and R4, respectively, have the same nominal value. 2. Hallsensor, umfassend mindestens ein Hallelement (15), einen Stresssensor (1) nach Anspruch 1 und mindestens zwei Stromquellen (21, 22, 23, 24) für die Beaufschlagung des Hallelementes (15) mit einem Strom, wobei ein Ausgangssignal des Stresssensors (1) eine der mindestens zwei Stromquellen steuert.2. Hall sensor, comprising at least one Hall element (15), a stress sensor (1) according to claim 1 and at least two current sources (21, 22, 23, 24) for the application of the Hall element (15) with a current, wherein an output signal of the stress sensor (1) controls one of the at least two power sources. 3. Hallsensor, umfassend mindestens ein Hallelement (15), einen Stresssensor (26) und mindestens zwei Stromquellen (21, 22, 23, 24) für die Beaufschlagung des Hallelementes (15) mit einem Strom, wobei ein Ausgangssignal des Stresssensors (1) eine der mindestens zwei Stromquellen steuert, dadurch gekennzeichnet, dass - das mindestens eine Hallelement (15) in einem Halbleiterchip (2) aus (100) Silizium eingebettet ist, wobei die Kanten des Halbleiterchips (2) parallel und senkrecht zur <110> Kristallrichtung verlaufen, - dass der Stresssensor (26) eine durch vier integrierte Widerstände R1 bis R4 gebildete Wheatstone Brücke ist, bei der die Widerstände R1 und R2in Reihe geschaltet, die Widerstände R3 und R1in Reihe und parallel zu den Widerständen R1und R2 geschaltet sind, wobei die Widerstände R1 und R3 einen gemeinsamen Knoten (4) und die Widerstände R2 und R4 einen gemeinsamen Knoten (5) haben, wobei die Widerstände R1und R4, p-Typ Widerstände und die Widerstände R2 und R3 n-Typ Widerstände sind, wobei jeder der Widerstände R1, R2, R3 und R4 ein länglicher Widerstand ist, der bezüglich der <110> Kristallrichtung des Siliziums um 45° oder -45° gedreht ist, und - dass vier Kontakte (18) des mindestens einen Hallelements (15) so ausgerichtet sind, dass bei Beaufschlagung von zwei dieser vier Kontakte (18) mit einem Strom der Strom unter einem Winkel von 45° oder -45° schräg zur <110> Kristallrichtung fliesst.3. Hall sensor comprising at least one Hall element (15), a stress sensor (26) and at least two current sources (21, 22, 23, 24) for applying a current to the Hall element (15), wherein an output signal of the stress sensor (1) one of the at least two current sources controls, characterized in that the at least one Hall element (15) is embedded in a semiconductor chip (2) of (100) silicon, wherein the edges of the semiconductor chip (2) run parallel and perpendicular to the <110> crystal direction, - That the stress sensor (26) is formed by four integrated resistors R1 to R4 Wheatstone bridge, in which the resistors R1 and R2 connected in series, the resistors R3 and R1in series and parallel to the resistors R1 and R2 are connected, wherein the resistors R1 and R3 have a common node (4) and resistors R2 and R4 have a common node (5), wherein resistors R1 and R4, p-type resistors and resistors R2 and R3 are n-type resistors, each of resistors R1, R2, R3 and R4 is an elongated resistor rotated by 45 ° or -45 ° with respect to the <110> crystal direction of the silicon, and - That four contacts (18) of the at least one Hall element (15) are aligned so that upon application of two of these four contacts (18) with a current of the current at an angle of 45 ° or -45 ° oblique to the <110> crystal direction flows.
CH00282/11A 2011-02-18 2011-02-18 Stress sensor for detecting mechanical stress in semiconductor chip, has four resistors that are integrated in active surface of semiconductor chip, to form Wheatstone bridge CH704509A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CH00282/11A CH704509A1 (en) 2011-02-18 2011-02-18 Stress sensor for detecting mechanical stress in semiconductor chip, has four resistors that are integrated in active surface of semiconductor chip, to form Wheatstone bridge
EP20120153651 EP2490036B1 (en) 2011-02-18 2012-02-02 Stress sensor for measuring mechanical stresses in a semiconductor chip and stress compensated Hall sensor
JP2012026648A JP5915890B2 (en) 2011-02-18 2012-02-09 Stress sensor and stress correction hall sensor for detecting mechanical stress of semiconductor chip
US13/397,803 US9016135B2 (en) 2011-02-18 2012-02-16 Stress sensor for measuring mechanical stresses in a semiconductor chip and stress compensated hall sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH00282/11A CH704509A1 (en) 2011-02-18 2011-02-18 Stress sensor for detecting mechanical stress in semiconductor chip, has four resistors that are integrated in active surface of semiconductor chip, to form Wheatstone bridge

Publications (1)

Publication Number Publication Date
CH704509A1 true CH704509A1 (en) 2012-08-31

Family

ID=46750675

Family Applications (1)

Application Number Title Priority Date Filing Date
CH00282/11A CH704509A1 (en) 2011-02-18 2011-02-18 Stress sensor for detecting mechanical stress in semiconductor chip, has four resistors that are integrated in active surface of semiconductor chip, to form Wheatstone bridge

Country Status (1)

Country Link
CH (1) CH704509A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015103075A1 (en) * 2015-02-20 2016-08-25 Infineon Technologies Ag DETECTION AND COMPENSATION OF MECHANICAL VOLTAGES
IT201800007246A1 (en) * 2018-07-17 2020-01-17 HALL SENSOR, CORRESPONDING DEVICES AND PROCEDURE
CN114112129A (en) * 2021-11-19 2022-03-01 苏州纳芯微电子股份有限公司 Substrate stress sensor and sensing equipment
DE102016110613B4 (en) 2016-06-09 2024-05-02 Elmos Semiconductor Se Device and method for controlling a Hall structure with increased signal amplitude
DE102016110612B4 (en) 2016-06-09 2024-05-02 Elmos Semiconductor Se Method for operating a Hall structure with increased signal amplitude
DE102016110611B4 (en) 2016-06-09 2024-05-02 Elmos Semiconductor Se Device with a Hall structure with an increased signal amplitude

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0146709A2 (en) * 1983-12-16 1985-07-03 Hitachi, Ltd. Pressure sensor
EP1496344A2 (en) * 2003-07-09 2005-01-12 Austriamicrosystems AG Integrated semiconductive arrangement and procedure for producing a pressure dependent signal as well as a temperature dependent signal
DE102004003853A1 (en) * 2004-01-26 2005-08-18 Infineon Technologies Ag Concept for compensation of piezo influences on an integrated circuit arrangement
US20080074108A1 (en) * 2006-09-25 2008-03-27 Udo Ausserlechner Magnetic Field Sensor Apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0146709A2 (en) * 1983-12-16 1985-07-03 Hitachi, Ltd. Pressure sensor
EP1496344A2 (en) * 2003-07-09 2005-01-12 Austriamicrosystems AG Integrated semiconductive arrangement and procedure for producing a pressure dependent signal as well as a temperature dependent signal
DE102004003853A1 (en) * 2004-01-26 2005-08-18 Infineon Technologies Ag Concept for compensation of piezo influences on an integrated circuit arrangement
US20080074108A1 (en) * 2006-09-25 2008-03-27 Udo Ausserlechner Magnetic Field Sensor Apparatus

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015103075A1 (en) * 2015-02-20 2016-08-25 Infineon Technologies Ag DETECTION AND COMPENSATION OF MECHANICAL VOLTAGES
DE102015103075B4 (en) * 2015-02-20 2017-04-20 Infineon Technologies Ag DETECTION AND COMPENSATION OF MECHANICAL VOLTAGES
US10386250B2 (en) 2015-02-20 2019-08-20 Infineon Technologies Ag Detection compensation of mechanical stresses
DE102016110613B4 (en) 2016-06-09 2024-05-02 Elmos Semiconductor Se Device and method for controlling a Hall structure with increased signal amplitude
DE102016110612B4 (en) 2016-06-09 2024-05-02 Elmos Semiconductor Se Method for operating a Hall structure with increased signal amplitude
DE102016110611B4 (en) 2016-06-09 2024-05-02 Elmos Semiconductor Se Device with a Hall structure with an increased signal amplitude
IT201800007246A1 (en) * 2018-07-17 2020-01-17 HALL SENSOR, CORRESPONDING DEVICES AND PROCEDURE
US11119160B2 (en) 2018-07-17 2021-09-14 Stmicroelectronics S.R.L. Hall sensor, corresponding devices and method
US11619688B2 (en) 2018-07-17 2023-04-04 Stmicroelectronics S.R.L. Hall sensor, corresponding devices and method
CN114112129A (en) * 2021-11-19 2022-03-01 苏州纳芯微电子股份有限公司 Substrate stress sensor and sensing equipment
CN114112129B (en) * 2021-11-19 2022-08-05 苏州纳芯微电子股份有限公司 Substrate stress sensor and sensing equipment

Similar Documents

Publication Publication Date Title
EP2490036B1 (en) Stress sensor for measuring mechanical stresses in a semiconductor chip and stress compensated Hall sensor
DE102012201727B4 (en) HALL PLATE WITH LOW SPINNING CURRENT OFFSET AND METHOD OF OPERATING THE SAME
DE102006045141B3 (en) Magnetic field sensor device
DE102012221009B4 (en) An electronic device comprising three-contact Hall effect regions and detection methods
DE102005029464B4 (en) Device and method for determining a compensation signal for compensating piezo influences on a semiconductor integrated circuit
DE69831967T2 (en) MONOLITHIC MAGNETIC SENSOR WITH EXTERNAL ADJUSTABLE TEMPERATURE COMPENSATION
DE102008051949B4 (en) Integrated circuit with load detection element
DE10150955C1 (en) Vertical Hall sensor
CH704509A1 (en) Stress sensor for detecting mechanical stress in semiconductor chip, has four resistors that are integrated in active surface of semiconductor chip, to form Wheatstone bridge
DE102013022333B3 (en) Sensor with increased dynamic range
DE102015103075B4 (en) DETECTION AND COMPENSATION OF MECHANICAL VOLTAGES
DE69432102T2 (en) Method for compensating the piezoresistive offset voltage in double-bonded silicon-based Hall effect elements
DE102014108587B4 (en) SENSORS, SYSTEMS AND METHODS FOR COMPENSATING THERMAL EMF
EP0548391A1 (en) Offset compensated Hall-sensor
EP1540748A1 (en) Magnetic field sensor comprising a hall element
DE102015219002B4 (en) Ring-connected elements of a three-contact vertical hall-effect sensor and related devices, systems and methods
DE102014012607A1 (en) Magnetic field sensing module, measuring method and method of manufacturing a magnetic field sensing module
DE102013207159A1 (en) MAGNETIC SENSOR
DE102015208531A1 (en) Vertical Hall effect element
DE102005008724B4 (en) Sensor for measuring a magnetic field
DE102020130164A1 (en) Magnetic sensor
EP0142614B1 (en) Circuit having a magnetic field sensor for measuring a magnetic field
DE102021200720A1 (en) TRANSISTOR-BASED STRESS SENSOR AND METHOD FOR DETERMINING A GRADIENT-COMPENSATED MECHANICAL STRESS COMPONENT
DE10331096B4 (en) Integrated semiconductor device and method
DE102004015611B4 (en) Apparatus and method for offset compensation

Legal Events

Date Code Title Description
AZW Rejection (application)