[0001] Die Erfindung betrifft ein Verfahren zur schaltverlustminimalen Steuerung eines bidirektionalen nicht potentialgetrennten Gleichspannungswandlers mit überlappendem Ein- und Ausgangsspannungsbereich, wie im Oberbegriff des Patentanspruches 1 beschrieben ist.
Stand der Technik
[0002] In Hybridfahrzeugen wird der elektrische Antriebsteil ausgehend von einer Hochspannungsschiene gespeist, die mit einem, Bremsenergie aufnehmenden oder Antriebsenergie liefernden elektrischen Speicher gekoppelt ist. Gemäss dem Stand der Technik erfolgt die Kopplung über einen nicht potentialgetrennten leistungselektronischen Konverter, der beide Energierichtungen und vielfach auch eine Überlappung der betriebs- und konzeptbedingt relativ weiten Bereiche von Eingangsspannung (speicherseitig) und Ausgangsspannung (antriebsseitig) zu beherrschen hat.
[0003] Die Grundstruktur eines derartigen bidirektionalen Tief-Hochsetzstellers wird gemäss dem Stand der Technik im einfachsten Fall durch eine erste, zwischen der positiven Eingangsspannungsklemme und Bezugspotential liegende Transistorhalbbrücke (auch erster Brückenzweig genannt) und eine, zwischen der positiven Ausgangsspannungsklemme und Bezugspotential liegende zweite Transistorhalbbrücke (auch zweiter Brückenzweig genannt) gebildet, wobei zwischen die Wurzelpunkte der Halbbrücken eine Induktivität gelegt ist. Jede Transistorhalbbrücke weist einen oberen, in Stromflussrichtung von der positiven Halbbrückenklemme gegen den Wurzelpunkt geschalteten Leistungstransistor mit antiparalleler Freilaufdiode und einen vom Wurzelpunkt in Stromflussrichtung gegen Bezugspotential gelegten unteren Leistungstransistor mit antiparalleler Freilaufdiode auf.
[0004] In bekannter Weise wird, abhängig vom vorliegenden bzw. einzustellenden Verhältnis von Ein- und Ausgangsspannung (Spannungsübersetzungsverhältnis), nur jeweils ein Brückenzweig getaktet und ein Transistor des anderen Brückenzweiges durchgeschaltet, der zweite Transistor dieses Brückenzweiges sperrt. Weist z.B. die Ausgangsspannung einen tieferen Wert als die Eingangsspannung auf, wird der obere Transistor des zweiten Brückenzweiges bleibend durchgeschaltet, der untere Transistor verbleibt im Ausschaltzustand.
Die Transistoren des ersten Brückenzweiges werden mit einem, dem Spannungsübersetzungsverhältnis entsprechenden Tastverhältnis im Gegentakt gesteuert, wobei zwischen Abschalten eines Transistors und Einschalten des im Brückenzweig gegenüberliegenden Transistors (d.h. z.B. zwischen Abschalten des oberen und Einschalten des unteren Transistors) eine Verriegelungszeit eingehalten wird, um einen Brückenkurzschluss sicher zu vermeiden. Die Induktivität wird so dimensioniert, dass ein relativ geringer Stromrippel und damit eine geringe Spitzenstrombeanspruchung der Leistungshalbleiter und geringe Verluste in Magnetkreis und Wicklung auftreten. Für Leistungsfluss vom Eingang an den Ausgang arbeitet der Konverter im dargelegten Beispiel als Tiefsetzsteller, mit dem oberen Transistor des ersten Brückenzweiges als dem den Leistungsfluss zwischen Ein- und Ausgang steuerndem Element.
Für Leistungslieferung von Ausgang an den Eingang (Bremsenergierückspeisung) liegt Hochsetzstellerbetrieb vor, wobei nun der untere Transistor des ersten Brückenzweiges als steuerndes Element fungiert.
[0005] Der Nachteil dieser Betriebsweise besteht darin, dass, z.B. für Tiefsetzstellerbetrieb beim Einschalten des oberen Transistors des ersten Brückenzweiges Strom aus der unteren Freilaufdiode übernommen wird, womit aufgrund des Diodenrückstromes hohe Schaltverluste resultieren. Dies ist insbesondere für Leistungs-MOSFETs der Fall, wo die Freilaufdiode monolithisch mit dem Leistungstransistor verbunden ist und eine relativ hohe Sperrverzugszeit aufweist. Ein Ersatz durch eine Freilaufdiode mit geringer Rückwärtserholzeit bedingt neben dieser Diode die Anordnung einer Seriendiode, womit ein hoher Realisierungsaufwand resultiert, der i.a. aus Kostengründen nicht in Kauf genommen werden kann. Weiters treten dann zufolge des Spannungsabfalls an der Seriendiode höhere Leitverluste auf.
Auch alternativ zur Verringerung der Schaltverluste einsetzbare Beschaltungsnetzwerke erhöhen die Systemkomplexität, bedingen vielfach Mindestpulszeiten und/oder schränken die Aussteuerbarkeit des Konverters ein und stellen somit keine praktikable Lösung dar.
Darstellung der Erfindung
[0006] Aufgabe der Erfindung ist es daher, ein Steuerverfahren zu schaffen, welches mit hohen Schaltverlusten verbundene Schaltvorgänge grundsätzlich vermeidet und damit erlaubt, ohne Erweiterung der eingangs beschriebenen Schaltungsgrundstruktur auch bei hoher Taktfrequenz einen hohen Wirkungsgrad der Energieumformung zu erreichen.
[0007] Erfindungsgemäss wird dies durch das Verfahren nach Patentanspruch 1 erreicht. Vorteilhafte Ausgestaltungen der Erfindung sind den abhängigen Patentansprüchen zu entnehmen.
[0008] Grundgedanke der Erfindung ist, den in der Induktivität auftretenden Strom so zu formen, dass die Abkommutierung einer Freilaufdiode grundsätzlich vermieden wird, d.h. das Einschalten eines Leistungstransistors stets bei Stromführung der antiparallelen Freilaufdiode, d.h. strom- und spannungslos erfolgt. Es treten dann nur aktive (strombehaftete) Abschaltvorgänge auf, für welche die parasitären Ausgangskapazitäten der Leistungstransistoren eine Entlastungskapazität bilden, womit nur eine relativ kleine Ausschaltverlustleistung resultiert.
Um den jeweils nächstfolgenden Transistor eines Brückenzweiges wie vorstehend beschrieben bei Leiten der antiparallelen Freilaufdiode einschalten zu können, wird erfindungsgemäss stets bei einem Mindestwert des Stromes in der Induktivität abgeschaltet.
Dieser Mindeststrom ist so gewählt, dass innerhalb der zwischen Abschalten des Transistors und Einschalten des nächstfolgenden Transistors liegenden Verriegelungszeit das Aufladen der parasitären Ausgangskapazität des die Abschaltung auslösenden Transistors auf den Wert der zwischen positiver Klemme des Brückenzweiges und Bezugspotential liegenden Spannung erfolgt. Entsprechend wird die parasitäre Ausgangskapazität des im Brückenzweig gegenüberliegenden Transistors entladen, d.h. die zu diesem Transistor antiparallel liegende Freilaufdiode beginnt zu leiten.
[0009] Eine vorteilhafte Ausgestaltung des in Patentanspruch 1 dargelegten Grundkonzeptes der erfindungsgemässen Steuerung für den Fall, dass die Gleichspannung UA oder Eingangsspannung der Leistung liefernden Seite A über der Gleichspannung UB oder Ausgangsspannung der Leistung beziehenden Seite B liegt, beschreibt der Patentanspruch 2.
Hiermit ist der Fall eines Überwiegens der Eingangsspannung über die Ausgangsspannung und eines Leistungsflusses vom Eingang an den Ausgang wie auch der Fall eines Überwiegens der Ausgangsspannung über die Eingangsspannung und einer Rückspeisung von Leistung vom Ausgang an den Eingang abgedeckt, wobei der Strom iL in der Induktivität L jeweils in Richtung des Leistungsflusses positiv gezählt angenommen wird.
Erfindungsgemäss erfolgt die Steuerung so, dass unmittelbar vor Beginn to einer Pulsperiode TP ein negativer Mindeststrom -l0 über die Induktivität L fliesst und sich über den unteren Transistor TA-des Brückenzweiges BZA der Leistung liefernden Seite A (erster Brückenzweig), über eine negative, UA und UB gemeinsame und als Bezugspotential dienende Spannungsschiene N des Systems,
und die untere Freilaufdiode DB- des Brückenzweiges BZB der Leistung aufnehmenden Seite B (zweiter Brückenzweig) schliesst; der antiparallel zu DB-liegende untere Transistor TB-von BZB ist hierbei bereits durchgeschaltet, übernimmt jedoch aufgrund der gegebenen Flussrichtung von iL vorerst keinen Strom. Mit Beginnen der Pulsperiode in to wird TA- abgeschaltet, der durch L weiter in den Wurzelpunkt KAvon BZA gedrückte Strom iL lädt dann die parasitäre Ausgangskapazität CA- von TA. und entlädt die Ausgangskapazität CA+des zweiten, mit der positiven Eingangsklemme PAvon UA verbundenen oberen Transistors TA+, womit nach einer kurzen, ersten Umladezeit tUA-+der Wurzelpunkt KAdas Potential von PA erreicht und die antiparallel zu TA+ liegende Freilaufdiode DA+zu leiten beginnt.
Nach einer hinreichend grösser als tUA-+gewählten, ab togezählten ersten Verriegelungszeit tD wird dann TA+ in t1 durchgeschaltet; aufgrund des Leitens von DA+ erfolgt dieser Schaltvorgang bei Spannung und Strom null und somit verlustfrei. Der Strom iL strebt, weiter über DA+ fliessend, von negativen Werten nach null und wird dann über TA+zu positiven Werten aufgebaut, wobei gleichzeitig mit TA+ der Transistor TB- Strom übernimmt. Erreicht nun iL in t2 einen positiven Mindestwert +l0, wird der TB-abgeschaltet, iL lädt daraufhin die parasitäre Ausgangskapazität CB- von TB- und entlädt die parasitäre Ausgangskapazität CB+ des oberen Transistors TB+von BZB, womit der Wurzelpunkt KBvon BZB nach einer kurzen, zweiten Umladezeit tBU-+das Potential PB der positiven Eingangsklemme von BZB erreicht und die antiparallel zu TB+ liegende Freilaufdiode den Stromfluss übernimmt.
Nach einer ab t2 laufenden, zweiten Verriegelungszeit tD kann so TB+in t3 strom- und spannungslos eingeschaltet werden, übernimmt jedoch vorerst noch keinen Strom. Der nun aus UA über TA+, L und DB+ in UB fliessende Strom iL steigt, getrieben durch die über L liegende, aufgrund des vorausgesetzten Überwiegens von UA gegenüber UB positive Spannungsdifferenz UA-UB, weiter an, es wird Leistung von UAan UBgeliefert und zunehmend magnetische Energie in L aufgebaut. Durch eine übergeordnete, den Leistungstransfer von A nach B regelnde Steuereinheit wird nun TA+ in einem Zeitpunkt t4, abgeschaltet, womit iLdie parasitäre Ausgangskapazität CA+ lädt und die parasitäre Ausgangskapazität CA- von TA- entlädt und nach einer kurzen, dritten Umladezeit tUA+- das Potential von KAdas Bezugspotential erreicht und somit die Freilaufdiode DA- zu leiten beginnt.
Der Transistor TA- wird eine dritte Verriegelungszeit tD nach dem Abschalten von TA+ in t5strom- und spannungslos durchgeschaltet, übernimmt jedoch vorerst keinen Strom. Der Strom iL wird nun über DA- und DB+ gegen UBabgebaut, d.h. die in L gespeicherte magnetische Energie an die Leistung aufnehmende Seite B geliefert. Der Strom iLwird so schliesslich zu null und kann aufgrund des Einschaltzustandes von TB+ und TA-sein Vorzeichen umkehren. Erreicht iLin t6 einen negativen Mindestwert -l0, wird TB+ abgeschaltet, iL lädt daraufhin die parasitäre Ausgangskapazität von TB+ und entlädt die parasitäre Ausgangskapazität CB- von TB-. Nach einer kurzen, vierten Umladezeit tBU+. erreicht der Wurzelpunkt KBdas Bezugspotential, womit DB- leitend und die Spannung über L zu null wird, d.h. der Strom iLüber DB-, L, TA- und die negative Spannungsschiene frei läuft und auf -l0 verbleibt.
Eine vierte Verriegelungszeit nach t6 wird darauf folgend TB-in t7 strom- und spannungslos durchgeschaltet, übernimmt jedoch vorerst keinen Strom. Der Freilauf von iLsetzt sich bis an das Ende t8 der laufenden bzw. den Anfang t0=t8 der nächstfolgenden Pulsperiode TP fort, wo, wie eingangs beschrieben, TA- abgeschaltet wird.
[0010] Hervorzuheben ist, dass für die erfindungsgemässe Steuerung sämtliche Abschaltvorgänge in den Zeitpunkten t0, t2, t4 und t6 durch die parasitären Ausgangskapazitäten entlastet, also bei Spannung null erfolgen. Weiters treten aufgrund des Einschaltens der Transistoren bei Spannung und Strom null in den Zeitpunkten t1, t3, t5 und t7keine Einschaltverluste auf, womit der bei konventioneller Steuerung des Systems vorliegende Nachteil hoher Einschaltverluste vermieden wird und eine hohe, auf eine kompakte Realisierung des Systems führende Schaltfrequenz gewählt werden kann, ohne eine wesentliche Einbussen hinsichtlich der Leitverluste in Kauf nehmen zu müssen.
[0011] Eine vorteilhafte Ausgestaltung des in Anspruch 1 dargelegten Grundkonzeptes der erfindungsgemässen Steuerung für den Fall, dass die Gleichspannung UA der Leistung liefernden Seite A unter der Gleichspannung UB der Leistung beziehenden Seite B liegt, beschreibt der Patentanspruch 3. Hiermit ist der Fall eines Überwiegens der Ausgangsspannung über die Eingangsspannung und eines Leistungsflusses vom Eingang an den Ausgang wie auch der Fall eines Überwiegens der Eingangsspannung über die Ausgangsspannung und einer Rückspeisung von Leistung vom Ausgang an den Eingang abgedeckt, wobei der Strom iL in der Induktivität L jeweils in Richtung des Leistungsflusses positiv gezählt angenommen wird.
[0012] Erfindungsgemäss erfolgt die Steuerung so, dass unmittelbar vor Beginn t0 einer Pulsperiode TP ein negativer Mindeststrom -l0 über L fliesst und sich über den unteren Transistor TA- des Brückenzweiges BZA der Leistung liefernden Seite A, die negative, UA und UB gemeinsame und als Bezugspotential dienende Spannungsschiene N des Systems, und die untere Freilaufdiode DB- des Brückenzweiges BZB der Leistung aufnehmenden Seite B schliesst; der antiparallel zu DB- liegende untere Transistor TB- von BZBist hierbei bereits durchgeschaltet, übernimmt jedoch aufgrund der gegebenen Flussrichtung von iL vorerst keinen Strom.
Mit Beginnen der Pulsperiode in t0wird TA- abgeschaltet, der durch L weiter in den Wurzelpunkt KA von BZA gedrückte Strom iL lädt dann die parasitäre Ausgangskapazität CA- von TA-und entlädt die Ausgangskapazität CA+ des zweiten, mit der positiven Eingangsklemme PA von UA verbundenen oberen Transistors TA+, womit nach einer kurzen, ersten Umladezeit tUA-+der Wurzelpunkt KA das Potential von PAerreicht und die antiparallel zu TA+ liegende Freilaufdiode DA+ zu leiten beginnt. Nach einer hinreichend grösser als tUA-+ gewählten, ab t0gezählten ersten Verriegelungszeit tD wird dann TA+ in t1 durchgeschaltet; aufgrund des Leitens von DA+ erfolgt dieser Schaltvorgang bei Spannung und Strom null und somit verlustfrei.
Der Strom iL strebt, weiter über DA+ fliessend, von negativen Werten nach null und wird dann über TA+zu positiven Werten aufgebaut, wobei gleichzeitig mit TA+ der Transistor TB-Strom übernimmt; die Induktivität L nimmt so Energie von der Leistung liefernden Seite A auf. Durch eine übergeordnete, den Leistungstransfer von A nach B regelnde Steuereinheit wird nun TB- nach Erreichen eines hinreichend hohen Stromwertes in t2 abgeschaltet, iLlädt daraufhin die parasitäre Ausgangskapazität CB-von TB- und entlädt die parasitäre Ausgangskapazität CB+ des oberen Transistors TB+ von BZB, womit der Wurzelpunkt KB von BZB nach einer kurzen, zweiten Umladezeit tBU-tdas Potential PB der positiven Eingangsklemme von BZB erreicht und die antiparallel zu TB+liegende Freilaufdiode den Stromfluss übernimmt.
Nach einer ab t2 laufenden zweiten Verriegelungszeit tD kann so TB+ in t3 strom- und spannungslos eingeschaltet werden, übernimmt jedoch vorerst noch keinen Strom. Der nun aus UA über TA+, L und DB+ gegen UB fliessende Strom iL sinkt aufgrund der über L liegenden, aufgrund des vorausgesetzten Überwiegens von UBgegenüber UA negativen Spannungsdifferenz UA-UBab und erreicht in t4 einen positiven Mindestwert +l0; in dieser Phase wird Leistung von UA nach UB geliefert und magnetische Energie der Induktivität L an UB abgegeben. In t4 wird TA+ abgeschaltet, womit iL die parasitäre Ausgangskapazität CA+lädt und die parasitäre Ausgangskapazität CA-von TA- entlädt und nach einer kurzen, dritten Umladezeit tUA+-das Potential von KA das Bezugspotential erreicht und somit die Freilaufdiode DA-zu leiten beginnt.
Der Transistor TA-wird eine dritte Verriegelungszeit tD nach dem Abschalten von TA+ in t5 strom- und spannungslos durchgeschaltet, übernimmt jedoch vorerst keinen Strom. Der Strom iL wird nun über DA-und DB+ gegen UB abgebaut, d.h. die in L gespeicherte magnetische Energie an die Leistung aufnehmende Seite B geliefert. Der Strom iLwird so schliesslich zu null und kann aufgrund des Einschaltzustandes von TB+ und TA-sein Vorzeichen umkehren. Erreicht iL in t6einen negativen Mindestwert -l0, wird TB+abgeschaltet, iL lädt daraufhin die parasitäre Ausgangskapazität von TB+ und entlädt die parasitäre Ausgangskapazität CB- von TB-. Nach einer kurzen, vierten Umladezeit tBU+- erreicht der Wurzelpunkt KB das Bezugspotential, womit DB-leitend und die Spannung über L zu null wird, d.h. der Strom iL über DB-, L, TA- und die negative Spannungsschiene frei läuft und auf -l0 verbleibt.
Eine vierte Verriegelungszeit nach wird darauf folgend TB-in t7 strom- und spannungslos durchgeschaltet, übernimmt jedoch vorerst keinen Strom. Der Freilauf von iL setzt sich bis an das Ende t8der laufenden bzw. den Anfang t0=t8der nächstfolgenden Pulsperiode TP fort, wo, wie eingangs beschrieben, TA- abgeschaltet wird.
Hervorzuheben ist, dass für die erfindungsgemässe Steuerung sämtliche Abschaltvorgänge in den Zeitpunkten t0, t2, t4 und t6durch die parasitären Ausgangskapazitäten entlastet, also bei Spannung null erfolgen.
Weiters treten aufgrund des Einschaltens der Transistoren bei Spannung und Strom null in den Zeitpunkten t1, t3, t5 und t7 keine Einschaltverluste auf, womit der bei konventioneller Steuerung des Systems vorliegende Nachteil hoher Einschaltverluste vermieden wird und eine hohe, auf eine kompakte Realisierung des Systems führende Schaltfrequenz gewählt werden kann, ohne eine wesentliche Einbussen hinsichtlich der Leitverluste in Kauf nehmen zu müssen.
[0013] Eine bei hohen Werten der von A nach B zu liefernden Leistung vorteilhafte Ausgestaltung des in Patentanspruch 1 dargelegten Grundkonzeptes der erfindungsgemässen Steuerung ist in einer weiteren Ausführungsform der Erfindung möglich, wobei keine Einschränkung bezüglich des Grössenverhältnisses der Gleichspannung UA der Leistung liefernden Seite A und der Gleichspannung UB der Leistung beziehenden Seite B besteht.
[0014] Dabei erfolgt die Steuerung so, dass die gesamte Pulsperiode TP für den Leistungstransfer aus UA bzw. den Leistungstransfer nach UB genutzt wird, also nur innerhalb einer, am Ende bzw. unmittelbar vor dem Beginn to einer Pulsperiode TP liegenden Verriegelungszeit tD ein Freilauf des Stromes iLerfolgt, wo iL einen negativen Mindestwert -l0 aufweist. Während des Freilaufs fliesst der Strom über den unteren Transistor TA-des Brückenzweiges BZA der Leistung liefernden Seite A, die negative, UA und UB gemeinsame und als Bezugspotential dienende Spannungsschiene N des Systems, und die untere Freilaufdiode DB-des Brückenzweiges BZB der Leistung aufnehmenden Seite B.
Mit Beginnen der Pulsperiode in towird TA- abgeschaltet und der, antiparallel zu DB- liegende untere Transistor TB- von BZB durchgeschaltet, wobei TB- aufgrund der gegebenen Flussrichtung von iL jedoch vorerst keinen Strom übernimmt. Der durch L weiter in den Wurzelpunkt KAvon BZA gedrückte Strom iL lädt dann die parasitäre Ausgangskapazität CA-von TA- und entlädt die Ausgangskapazität CA+ des zweiten, mit der positiven Eingangsklemme PA von UA verbundenen oberen Transistors TA+, womit nach einer kurzen Umladezeit tUA-+ der Wurzelpunkt KAdas Potential von PA erreicht und die antiparallel zu TA+ liegende Freilaufdiode DA+zu leiten beginnt. Nach einer hinreichend grösser als tUA-+ gewählten, ab t0gezählten Verriegelungszeit tD wird dann TA+ in t1 durchgeschaltet; aufgrund des Leitens von DA+ erfolgt dieser Schaltvorgang bei Spannung und Strom null und somit verlustfrei.
Der Strom iL strebt, weiter über DA+ fliessend, von negativen Werten nach null und wird dann über TA+zu positiven Werten aufgebaut, wobei gleichzeitig mit TA+ der Transistor TB- Strom übernimmt; die Induktivität L nimmt so Energie aus der Leistung liefernden Seite A auf. Durch eine übergeordnete, den Leistungstransfer von A nach B regelnde Steuereinheit wird nun TB- nach Erreichen eines hinreichend hohen Stromwertes in t2 abgeschaltet, iLlädt daraufhin die parasitäre Ausgangskapazität CB-von TB- und entlädt die parasitäre Ausgangskapazität CB+ des oberen Transistors TB+ von BZB, womit der Wurzelpunkt KB von BZB nach einer kurzen Umladezeit tBU-+ das Potential PB der positiven Eingangsklemme von BZBerreicht und die antiparallel zu TB+ liegende Freilaufdiode den Stromfluss übernimmt.
Nach einer ab t2laufenden Verriegelungszeit tD kann so TB+ in t3 strom- und spannungslos eingeschaltet werden, übernimmt jedoch vorerst noch keinen Strom. Abhängig vom Grössenverhältnis von UA und UBresultiert nun eine positive oder negative über der Induktivität L auftretende Spannung UA-UB; entsprechend wird der nun aus UA über TA+, L und DB+ gegen UB fliessende Strom iL weiter ansteigen oder absinken; in jedem Fall wird innerhalb dieser Phase Leistung von UAnach UB geliefert. In einem folgenden Zeitpunkt t4 wird nun TA+ durch die übergeordnete Steuerung abgeschaltet, womit iL die parasitäre Ausgangskapazität CA+ lädt und die parasitäre Ausgangskapazität CA- von TA-entlädt und nach einer kurzen Umladezeit tUA+- das Potential von KA das Bezugspotential erreicht und somit die Freilaufdiode DA-zu leiten beginnt.
Der Transistor TA-wird eine Verriegelungszeit tDnach dem Abschalten von TA+ in t5 strom- und spannungslos durchgeschaltet, übernimmt jedoch vorerst keinen Strom. Der Strom iL wird nun über DA-und DB+ gegen UBabgebaut, d.h. die in L gespeicherte magnetische Energie an die Leistung aufnehmende Seite B geliefert. Der Strom iLwird so schliesslich zu null und kann aufgrund des Einschaltzustandes von TB+ und TA-sein Vorzeichen umkehren. Erreicht iL in T6 einen negativen Mindestwert -l0, wird TB+ abgeschaltet, iL lädt daraufhin die parasitäre Ausgangskapazität von TB+ und entlädt die parasitäre Ausgangskapazität CB-von TB-. Der Wurzelpunkt KBerreicht nach einer kurzen Umladezeit tBU+-das Bezugspotential, womit DB-leitend und die Spannung über L zu null wird, d.h. der Strom iL über DB-, L, TA-und die negative Spannungsschiene frei läuft und auf -l0 verbleibt.
Eine Verriegelungszeit nach t6wird darauf folgend TB- in t7strom- und spannungslos durchgeschaltet, und gleichzeitig TA- abgeschaltet. Da durch die übergeordnete Steuerung t4 so gewählt wird, dass eine Verriegelungszeit tD vor dem Ende einer Pulsperiode zu liegen kommt, fällt t7 jeweils mit dem Ende einer Pulsperiode bzw. dem Beginn der nächstfolgenden Pulsperiode zusammen, d.h. der Freilauf bleibt auf tDbeschränkt und die gesamte Pulsperiode wird für den Leistungstransfer mit Zwischenspeicherung eines Teiles der transferierten Energie in L genutzt. Es können so vorteilhaft hohe Leistungswerte erreicht werden.
[0015] Hervorzuheben ist, dass für die erfindungsgemässe Steuerung sämtliche Abschaltvorgänge in den Zeitpunkten t0, t2, t4 und t6 durch die parasitären Ausgangskapazitäten entlastet, also bei Spannung null erfolgen. Weiters treten aufgrund des Einschaltens der Transistoren bei Spannung und Strom null in den Zeitpunkten t1, t3, t5 und t7=t0keine Einschaltverluste auf, womit der bei konventioneller Steuerung des Systems vorliegende Nachteil hoher Einschaltverluste vermieden wird und eine hohe, auf eine kompakte Realisierung des Systems führende Schaltfrequenz gewählt werden kann, ohne eine wesentliche Einbusse hinsichtlich der Leitverluste in Kauf nehmen zu müssen.
[0016] Anzumerken ist, dass für sämtliche der vorstehend beschriebenen Steuerverfahren eine Umkehr der Richtung der Leistungslieferung von einer Pulsperiode auf die nächstfolgende Pulsperiode erfolgen kann. Da eine Pulsperiode für die erfindungsgemässen Steuerverfahren mit einem bezogen auf die Richtung der Leistungslieferung negativen Mindestwert -l0 des Stromes iL beginnen muss, ist zwischen beiden Pulsperioden ein Zwischenintervall einzufügen, in dem iLvon -l0 auf +l0 umgekehrt wird.
[0017] Wird beispielhaft ein Wechsel von Leistungslieferung von A nach B auf Leistungstransfer von B nach A betrachtet, kann dies wie folgt vorgenommen werden:
[0018] Am Ende einer auslaufenden Pulsperiode liegt iL=-I0und ein Freilauf des Stromes iL über DB-, L, TA- und die negative Spannungsschiene vor. Am Beginn tZ0des Zwischenintervalls wird nun TA-abgeschaltet. Nach der Umladung der parasitären Ausgangskapazitäten CA- und CA+und Leitendwerden von DA+ wird Transistor TA+eine Verriegelungszeit tD nach tzoin tz1 eingeschaltet. Der Strom iLnimmt so von -l0 auf +l0 zu. Ist iL=+lo in tZ2 erreicht, wird TA+ ausgeschaltet und nach einer Umladung der parasitären Ausgangskapazitäten CA+ und CA-durch den nun positiven Strom iLdie Diode DA"leitend. Der Strom iL läuft nun über DA-, L, TB-und die negative Versorgungsspannungsschiene frei und behält den Wert iL=+l0 bei, der für den Beginn einer Pulsperiode mit Leistungslieferung von B nach A benötigt wird.
[0019] Weiters ist darauf hinzuweisen, dass das die erfindungsgemässen Steuerverfahren sinngemäss auch zur Steuerung des Leistungstransfers zwischen zwei Transistorvollbrücken eingesetzt werden können, wobei der Freilauf des Stromes in der Induktivität dort einem gleichzeitigen Freilauf der Leistung liefernden und der Leistung aufnehmenden Vollbrücke entspricht. Die Induktivität kann dabei auch als Streuinduktivität eines Trafos gesehen werden, der eingangsseitig von der Leistung liefernden Vollbrücke gespeist wird und ausgangsseitig mit der Leistung aufnehmenden Vollbrücke verbunden ist (diese Anordnung ist in der Literatur als "Dual Active Bridge" bekannt).
[0020] Die Erfindung wird nachfolgend durch Zeichnungen näher erläutert.
Aufzählung der Zeichnungen
[0021]
<tb>Fig. 1 <sep>zeigt das Prinzipschaltbild des den Patentansprüchen zugrunde gelegten Gleichspannungs-Gleichspannungswandlers.
<tb>Fig. 2 <sep>zeigt den Zeitverlauf der gegen Bezugspotential gemessenen Spannungen der Wurzelpunkte der Brückenzweige sowie den Verlauf des in Richtung des Leistungstransfers positiv gezählten Stromes für das erfindungsgemässe Steuerverfahren.
Ausführung der Erfindung
[0022] Die den Patentansprüchen zugrunde gelegte, in Fig. 1 gezeigte Grundstruktur eines bidirektionalen Gleichspannungs-Gleichspannungswandler 1 (Tief-/Hochsetzstellers) ohne Potentialtrennung wird gemäss dem Stand der Technik im einfachsten Fall durch einen zwischen einer positiven Klemme 2 einer Leistung liefernden ersten Spannungsquelle 3 und Bezugspotential 4 liegende erste Transistorhalbbrücke, auch erster Brückenzweig 5 genannt, und eine, zwischen der positiven Klemme 6 einer Leistung aufnehmenden zweiten Spannungsquelle 7 und Bezugspotential 4 liegende zweite Transistorhalbbrücke, auch zweiter Brückenzweig 8 genannt gebildet, wobei zwischen Wurzelpunkt 9 der ersten Transistorhalbbrücke 5 und Wurzelpunkt 10 der zweiten Transistorhalbbrücke 8 eine Induktivität 11 gelegt ist.
Die erste Transistorhalbbrücke 5 weist einen oberen, in Stromflussrichtung von der positiven Klemme 2 der ersten Spannungsquelle 3 gegen den Wurzelpunkt 9 geschalteten Leistungstransistor 12 mit Steueranschluss 13 und antiparalleler Freilaufdiode 14 und einen, vom Wurzelpunkt 9 in Stromflussrichtung gegen Bezugspotential 4 gelegten unteren Leistungstransistor 15 mit Steueranschluss 16 und antiparalleler Freilaufdiode 17 auf. Analog weist die zweite Transistorhalbbrücke 8 einen in Stromflussrichtung von der positiven Klemme 6 der zweiten Spannungsquelle 7 gegen den Wurzelpunkt 10 geschalteten oberen Leistungstransistor 18 mit Steueranschluss 19 und antiparalleler Freilaufdiode 20 und einen vom Wurzelpunkt 10 in Stromflussrichtung gegen Bezugspotential 4 gelegten unteren Leistungstransistor 21 mit Steueranschluss 22 und mit antiparalleler Freilaufdiode 23 auf.
[0023] In Fig. 2 ist die für Patentanspruch 2, d.h. für den Fall, dass die Gleichspannung der Leistung liefernden ersten Spannungsquelle 3 über der Gleichspannung der Leistung beziehenden zweiten Spannungsquelle 7 liegt, resultierende Zeitverlauf 24 der Spannung U9zwischen lieferseitigem Wurzelpunkt 9 und Bezugspotential 4, der Zeitverlauf 25 der Spannung U10 zwischen aufnahmeseitigem Wurzelpunkt 10 und Bezugspotential 4, und der Zeitverlauf 26 des von lieferseitigem Wurzelpunkt 9 nach aufnahmeseitigem Wurzelpunkt 10 positiv gezählten Stromes in der Induktivität 11 gezeigt. Weiters sind die, das erfindungsgemässe Steuerverfahren realisierenden Ansteuersignale 29, 30, 31 und 32, welche an die Steuereingänge 13, 16, 19, und 22 der Transistoren 12, 15, 18, und 21 gelegt werden, für eine Pulsperiode 33 angegeben.
[0024] Erfindungsgemäss erfolgt die Steuerung so, dass unmittelbar vor Beginn 34 einer Pulsperiode 33 ein negativer Strom mit Mindeststromwert 27 über die Induktivität 11 fliesst und sich über den unteren Transistor 15 des, mit der Leistung liefernden ersten Spannungsquelle 3 verbundenen ersten Brückenzweiges 5, die negative, als Bezugspotential dienende Spannungsschiene 4 des Systems 1, und die untere Freilaufdiode 23 des mit der Leistung aufnehmenden zweiten Spannungsquelle 7 verbundenen zweiten Brückenzweiges 8 schliesst; der antiparallel zu Freilaufdiode 23 liegende untere Transistor 21 des zweiten Brückenzweiges 8 ist hierbei bereits durchgeschaltet, übernimmt jedoch aufgrund der gegebenen Flussrichtung des Stromes in der Induktivität 11 vorerst keinen Strom.
Mit Beginnen der Pulsperiode in Zeitpunkt 34 wird der lieferseitige untere Transistor 15 abgeschaltet, der durch die Induktivität 11 weiter in den lieferseitigen Wurzelpunkt 9 des ersten Brückenzweiges 5 gedrückte Strom lädt dann die parasitäre Ausgangskapazität des lieferseitigen unteren Transistors 15 und entlädt die Ausgangskapazität des zweiten, mit der positiven Klemme 2 der ersten Spannungsquelle 3 verbundenen lieferseitigen oberen Transistors 12, womit nach einer kurzen ersten Umladezeit 35 der lieferseitige Wurzelpunkt 9 das Potential der positiven Klemme 2 der ersten Spannungsquelle 3 erreicht und die antiparallel zum lieferseitigen oberen Transistor 12 liegende lieferseitige obere Freilaufdiode 14 zu leiten beginnt.
Nach einer hinreichend grösser als der ersten Umladezeit 35 gewählten, ab Pulsintervallanfang 34 gezählten ersten Verriegelungszeit 36 wird dann der lieferseitige obere Transistor 12 zu einem ersten Durchschaltzeitpunkt 37 durchgeschaltet; aufgrund des Leitens der lieferseitigen oberen Freilaufdiode 14 erfolgt dieser Schaltvorgang bei Spannung und Strom null und somit verlustfrei. Der Strom in der Induktivität 11 strebt, weiter über die lieferseitige obere Freilaufdiode 14 fliessend, von negativen Werten nach null und wird dann über den lieferseitigen oberen Transistor 12 zu positiven Werten hin aufgebaut, wobei gleichzeitig mit dem lieferseitigen oberen Transistor 12 der aufnahmeseitig untere Transistor 21 Strom übernimmt.
Erreicht nun der Strom in der Induktivität 11 zu einem ersten Abschaltzeitpunkt 38 einen positiven Mindestwert 28, wird der aufnahmeseitig untere Transistor 21 abgeschaltet, der durch die Induktivität 11 getriebene Strom lädt daraufhin die parasitäre Ausgangskapazität des aufnahmeseitig unteren Transistors 21 und entlädt die parasitäre Ausgangskapazität des aufnahmeseitig oberen Transistors 18 des zweiten Brückenzweigs 8, womit der aufnahmeseitige Wurzelpunkt 10 des zweiten Brückenzweig 8 nach einer kurzen, zweiten Umladezeit 39 das Potential der positiven Klemme 6 der zweiten Spannungsquelle 7 erreicht und die antiparallel zum aufnahmeseitig oberen Transistor 18 liegende aufnahmeseitig obere Freilaufdiode 20 den Stromfluss übernimmt.
Nach einer ab Zeitpunkt 38 laufenden zweiten Verriegelungszeit 40 kann so der aufnahmeseitig obere Transistor 18 in einem ersten Einschaltzeitpunkt 41 strom- und spannungslos eingeschaltet werden, übernimmt jedoch vorerst noch keinen Strom. Der nun aus der ersten Spannungsquelle 3 über den oberen lieferseitigen Transistor 12, die Induktivität 11 und die aufnahmeseitig obere Freilaufdiode 20 in die zweite Spannungsquelle 7 fliessende Strom steigt, getrieben durch die über der Induktivität 11 liegende, aufgrund der, wegen des vorausgesetzten Überwiegens der Spannung von der ersten Spannungsquelle 3 gegenüber der Spannung von der zweiten Spannungsquelle 7 positiven Spannungsdifferenz, weiter an, es wird Leistung von der ersten Spannungsquelle 3 an die zweite Spannungsquelle 7 geliefert und zunehmend magnetische Energie in der Induktivität 11 aufgebaut.
Durch eine übergeordnete, den Leistungstransfer von der ersten Spannungsquelle 3 nach der zweiten Spannungsquelle 7 regelnde Steuereinheit wird nun der lieferseitig obere Transistor 12 in einem zweiten Abschaltzeitpunkt 42 abgeschaltet, womit der durch die Induktivität 11 eingeprägte Strom die parasitäre Ausgangskapazität des lieferseitig oberen Transistors 12 lädt und die parasitäre Ausgangskapazität des lieferseitig unteren Transistors 15 entlädt und nach einer kurzen, dritten Umladezeit 43 das Potential des lieferseitigen Wurzelpunktes 9 das Bezugspotential 4 erreicht und somit die lieferseitig untere Freilaufdiode 17 zu leiten beginnt. Der Transistor 15 wird eine dritte Verriegelungszeit 44 nach dem Abschalten des lieferseitig oberen Transistors 12 in einem weiteren Durchschaltzeitpunkt 45 strom- und spannungslos durchgeschaltet, übernimmt jedoch vorerst keinen Strom.
Der Strom in der Induktivität 11 wird nun über die lieferseitig untere Freilaufdiode 17 und die aufnahmeseitig obere Freilaufdiode 20 gegen die Spannung der zweiten Spannungsquelle 7 abgebaut, d.h. die in der Induktivität 11 gespeicherte magnetische Energie an die Leistung aufnehmende zweite Spannungsquelle 7 geliefert. Der Strom in der Induktivität 11 wird so schliesslich zu null und kann aufgrund des Einschaltzustandes des aufnahmeseitigen oberen Transistors 18 und des lieferseitig unteren Transistors 15 sein Vorzeichen umkehren.
Erreicht der Strom in der Induktivität 11 zu einem dritten Abschaltzeitpunkt 46 einen negativen Mindeststromwert 27, wird der aufnahmeseitige obere Transistor 18 abgeschaltet, der durch die Induktivität 11 eingeprägte Strom lädt daraufhin die parasitäre Ausgangskapazität des aufnahmeseitig oberen Transistors 18 und entlädt die parasitäre Ausgangskapazität des aufnahmeseitig unteren Transistors 21, womit der aufnahmeseitige Wurzelpunkt 10 nach einer kurzen, vierten Umladezeit 47 das Bezugspotential 4 erreicht, die aufnahmeseitig untere Freilaufdiode 23 leitend und die Spannung über der Induktivität 11 zu null wird, d.h. der Strom der Induktivität 11 über die aufnahmeseitig untere Freilaufdiode 23, den lieferseitigen unteren Transistor 15 und die negative Spannungsschiene 4 frei läuft und auf dem negativen Mindeststromwert 27 verbleibt.
Eine vierte Verriegelungszeit 48 nach dem dritten Abschaltzeitpunkt 46 wird darauf folgend der aufnahmeseitig untere Transistor 22 in einem zweiten Durchschaltzeitpunkt 49 strom- und spannungslos durchgeschaltet, übernimmt jedoch vorerst keinen Strom. Der Freilauf des Stromes in der Induktivität 11 setzt sich bis an das Ende 50 der laufenden bzw. bis zum Anfang 34 der nächstfolgenden Pulsperiode 33 fort, wo, wie eingangs beschrieben, der lieferseitig untere Transistor 15 abgeschaltet wird.
The invention relates to a method for minimal switching loss control of a bidirectional non-isolated DC-DC converter with overlapping input and output voltage range, as described in the preamble of claim 1.
State of the art
In hybrid vehicles, the electric drive part is supplied starting from a high-voltage rail, which is coupled with a, braking energy receiving or drive energy supplying electrical storage. According to the prior art, the coupling takes place via a non-isolated power electronic converter which has to master both energy directions and in many cases also an overlap of the operating and conceptually relatively wide ranges of input voltage (memory side) and output voltage (drive side).
The basic structure of such a bidirectional Tief-Hochsetzstellers is according to the prior art in the simplest case by a first, lying between the positive input voltage terminal and reference potential transistor half-bridge (also called first bridge branch) and a lying between the positive output voltage terminal and reference potential second transistor half-bridge (also called second bridge branch) is formed, wherein between the root points of the half-bridges an inductance is placed. Each transistor half-bridge has an upper antiparallel freewheeling diode power transistor connected in the current flow direction from the positive half-bridge terminal to the root point and an antiparallel freewheeling diode lower power transistor connected from the root point in the current flow direction to the reference potential.
In a known manner, depending on the present or to be set ratio of input and output voltage (voltage translation ratio), only one bridge branch clocked and a transistor of the other bridge branch switched through, the second transistor blocks this bridge branch. Indicates e.g. the output voltage is lower than the input voltage, the upper transistor of the second bridge branch is turned on, the lower transistor remains in the off state.
The transistors of the first bridge branch are controlled in a push-pull manner with a duty cycle corresponding to the voltage transfer ratio, a lock-up time being kept between switching off a transistor and switching on the transistor opposite in the bridge branch (ie between switching off the upper and turning on the lower transistor) to avoid. The inductance is dimensioned so that a relatively low current ripple and thus a low peak current stress of the power semiconductors and low losses occur in the magnetic circuit and winding. For power flow from the input to the output, the converter operates as a buck converter in the example set forth, with the upper transistor of the first bridge branch as the element controlling the power flow between input and output.
For power delivery from output to the input (brake energy recovery), boost converter operation is present, now the lower transistor of the first bridge branch acts as a controlling element.
The disadvantage of this mode of operation is that, e.g. for Tiefsetzstellerbetrieb when switching on the upper transistor of the first bridge branch current from the lower freewheeling diode is taken, resulting in high switching losses due to the diode back current. This is the case in particular for power MOSFETs, where the freewheeling diode is monolithically connected to the power transistor and has a relatively high reverse recovery time. A replacement by a freewheeling diode with low Rückwärtserholzeit requires in addition to this diode, the arrangement of a series diode, which results in a high implementation cost, the i.a. for cost reasons can not be accepted. Furthermore, then occur due to the voltage drop across the series diode higher conduction losses.
Switching networks which can also be used as an alternative to reducing the switching losses increase the system complexity, often impose minimum pulse times and / or limit the controllability of the converter and thus do not represent a practicable solution.
Presentation of the invention
The object of the invention is therefore to provide a control method which basically avoids switching operations associated with high switching losses and thus allows to achieve a high efficiency of energy conversion even at high clock frequency without expansion of the circuit structure described above.
This is achieved by the method according to claim 1 according to the invention. Advantageous embodiments of the invention can be found in the dependent claims.
The basic idea of the invention is to shape the current occurring in the inductance so that the Abkommutierung a freewheeling diode is basically avoided, i. E. the turning on of a power transistor always at current carrying the antiparallel freewheeling diode, i. current and without voltage takes place. Only active (current-based) switch-off processes then occur, for which the parasitic output capacitances of the power transistors form a discharge capacitance, resulting in only a relatively small switch-off power loss.
In order to be able to switch on the respective next transistor of a bridge branch as described above when the antiparallel freewheeling diode is conducting, according to the invention, it is always switched off with a minimum value of the current in the inductance.
This minimum current is chosen so that, within the locking time between switching off the transistor and turning on the next transistor, the parasitic output capacitance of the tripping transistor is charged to the value of the voltage between the positive terminal of the bridge branch and the reference potential. Accordingly, the parasitic output capacitance of the opposite transistor in the bridge branch is discharged, i. the anti-parallel to this transistor freewheeling diode starts to conduct.
An advantageous embodiment of the set forth in claim 1 basic concept of the inventive control in the event that the DC voltage UA or input voltage of the power supplying side A is above the DC voltage UB or output voltage of the power related side B, describes the claim.
This covers the case of a preponderance of the input voltage across the output voltage and a power flow from the input to the output as well as the case of overboosting of the output voltage via the input voltage and a return of power from the output to the input, the current iL in the inductance L each positively counted in the direction of the power flow is assumed.
According to the invention, the control is carried out such that immediately before the start of a pulse period TP, a negative minimum current -l0 flows across the inductance L and across the lower transistor TA of the bridge branch BZA of the power supplying side A (first bridge branch), via a negative, UA and UB common and reference potential voltage rail N of the system,
and the lower freewheeling diode DB- of the bridge arm BZB of the power receiving side B (second bridge arm) closes; the anti-parallel to DB-lying lower transistor TB-BZB of this case is already switched through, but assumes due to the given flow direction of iL for the time being no electricity. With the beginning of the pulse period in to, TA- is switched off, the current iL pushed further by L into the root point KA of BZA then charges the parasitic output capacitance CA- of TA. and discharges the output capacitance CA + of the second upper transistor TA + connected to the positive input terminal PA of UA, whereby after a short first charge time tUA- +, the root point KAd reaches the potential of PA and begins to conduct the free-wheeling diode DA + in anti-parallel to TA +.
After a first locking time tD chosen to be sufficiently greater than tUA +, then counting TA + in t1; due to the conduction of DA +, this switching process takes place at voltage and current zero and thus lossless. The current iL strives, continuing on DA +, from negative values to zero and then builds up to positive values via TA +, at the same time as TA +, the transistor takes over TB current. If iL reaches a positive minimum value + l0 in t2, the TB is switched off, iL then charges the parasitic output capacitance CB- of TB- and discharges the parasitic output capacitance CB + of the upper transistor TB + of BZB, whereby the root point KB of BZB after a short , second recharge time tBU- + reaches the potential PB of the positive input terminal of BZB and the antiparallel to TB + lying freewheeling diode takes over the current flow.
After a second locking time tD running from t2, TB + can thus be switched on in t3 without current and voltage, but for the time being does not take over any current. The current iL flowing now from UA via TA +, L and DB + into UB continues to increase, driven by the voltage difference UA-UB lying above L, owing to the presumed preponderance of UA in relation to UB. Power from UAan UB is supplied and increasingly magnetic Energy built up in L By a superordinate control unit controlling the power transfer from A to B, TA + is now switched off at a time t4, whereby iL discharges the parasitic output capacitance CA + and discharges the parasitic output capacitance CA- from TA- and after a short, third transfer time tUA + - the potential of KAdas reference potential reached and thus the freewheeling diode DA- starts to conduct.
The transistor TA- is switched through a third locking time tD after switching off TA + in t5 current and without voltage, but for the time being does not take any power. The current iL is now built against UBab via DA and DB +, i. the magnetic energy stored in L is supplied to the power receiving side B. The current iL eventually becomes zero and can reverse due to the turn-on state of TB + and TA-sign. When iLin t6 reaches a negative minimum value of -0, TB + is turned off, then iL charges the parasitic output capacitance of TB + and discharges the parasitic output capacitance CB- of TB-. After a short, fourth recharge time tBU +. the root point KB reaches the reference potential, thus rendering DB conductive and the voltage above L zero, i. the current flows freely across DB, L, TA and the negative voltage rail and remains at -l0.
A fourth interlocking time after t6 is then switched through without current and voltage on TB-in t7, but does not take over power for the time being. The free-running of iL continues until the end t8 of the current or the beginning t0 = t8 of the next pulse period TP, where, as described above, TA- is switched off.
It should be emphasized that for the inventive control all shutdowns in the times t0, t2, t4 and t6 relieved by the parasitic output capacitances, so take place at zero voltage. Furthermore, due to the turning on of the transistors at zero voltage and current, no turn-on losses occur at times t1, t3, t5 and t7, thus avoiding the disadvantage of high turn-on losses with conventional control of the system and a high switching frequency leading to a compact realization of the system can be chosen without having to accept a significant loss of head losses.
An advantageous embodiment of the set forth in claim 1 basic concept of the inventive control in the event that the DC voltage UA of the power supplying side A is located under the DC voltage UB of the power related side B, describes the claim 3. Hereby, the case of predominance the output voltage across the input voltage and a power flow from the input to the output as well as the case of overweighing the input voltage across the output voltage and a recovery of power from the output to the input covered, wherein the current iL in the inductance L respectively in the direction of power flow positive counted is assumed.
According to the invention, the control is carried out so that immediately before the start t0 a pulse period TP, a negative minimum current -L0 flows over L and on the lower transistor TA- of the bridge branch BZA the power supplying side A, the negative, UA and UB common and voltage rail N of the system serving as the reference potential, and the lower freewheeling diode DB- of the bridge arm BZB of the power receiving side B closes; BZB's lower transistor TB- which is in antiparallel to DB- is already switched through here, but due to the given flow direction of iL it does not take over current for the time being.
With the start of the pulse period in t0, TA- is turned off, the current iL pushed further by L into the root point KA of BZA then charges the parasitic output capacitance CA- of TA- and discharges the output capacitance CA + of the second upper connected to the positive input terminal PA of UA Transistors TA +, which after a short, first recharge time tUA- + the root point KA reaches the potential of PA and the antiparallel to TA + lying freewheeling diode DA + starts to conduct. After a first locking time tD chosen to be sufficiently greater than tUA +, starting from t0, TA + is then switched through in t1; due to the conduction of DA +, this switching process takes place at voltage and current zero and thus lossless.
The current iL strives, continuing on DA +, from negative values to zero and then builds up to positive values via TA +, at the same time as TA +, the transistor takes over TB current; the inductance L thus absorbs energy from the power supplying side A. By a superordinate control unit controlling the power transfer from A to B, TB- is then switched off after reaching a sufficiently high current value in t2, then discharges the parasitic output capacitance CB-TB- and discharges the parasitic output capacitance CB + of the upper transistor TB + of BZB, thus the root point KB of BZB reaches the potential PB of the positive input terminal of BZB after a short, second recharge time tBU-t and the freewheeling diode lying antiparallel to TB + takes over the current flow.
After a second locking time tD running from t2, TB + can thus be switched on in t3 without current and voltage, but for the time being does not take over any current. The current iL, which now flows from UA via TA +, L and DB + to UB, drops due to the voltage difference UA-UBab lying above L, owing to the presumed preponderance of UB, and reaches a positive minimum value + l0 in t4; In this phase power is supplied from UA to UB and magnetic energy of inductance L is delivered to UB. In t4 TA + is turned off, whereby iL charges the parasitic output capacitance CA + and discharges the parasitic output capacitance CA- from TA- and after a short, third charge time tUA + -the potential of KA reaches the reference potential and thus starts conducting the freewheeling diode DA-.
The transistor TA-a third locking time tD after switching off of TA + in t5 is switched off by current and voltage, but initially assumes no power. Current iL is now dissipated via DA and DB + to UB, i. the magnetic energy stored in L is supplied to the power receiving side B. The current iL eventually becomes zero and can reverse due to the turn-on state of TB + and TA-sign. If iL reaches a negative minimum value -0 in t6, then TB + is switched off, iL then charges the parasitic output capacitance of TB + and discharges the parasitic output capacitance CB- of TB-. After a short, fourth recharge time tBU + - the root point KB reaches the reference potential, thus rendering DB conductive and the voltage above L zero, i. the current iL over DB-, L, TA- and the negative voltage rail runs free and remains on -l0.
After a fourth lock-in time, TB-in t7 will switch on without current and voltage, but will not take power for the time being. The free-running of iL continues until the end t8 of the current or the beginning t0 = t8 of the next pulse period TP, where, as described above, TA- is switched off.
It should be emphasized that, for the control according to the invention, all switch-off operations at the times t0, t2, t4 and t6 are relieved by the parasitic output capacitances, ie at zero voltage.
Furthermore, due to the turning on of the transistors at zero voltage and current zero, no turn-on losses occur at times t1, t3, t5 and t7, thus avoiding the disadvantage of high turn-on losses in conventional control of the system and a high level of compactness of the system Switching frequency can be selected without having to accept a significant losses in terms of conduction losses.
An embodiment of the basic concept of the control according to the invention which is advantageous in the case of high values of the power to be supplied from A to B is possible in a further embodiment of the invention, wherein no restriction with respect to the size ratio of the DC voltage UA of the power supplying side A and the DC voltage UB of the power related side B exists.
In this case, the control is carried out so that the entire pulse period TP is used for the power transfer from UA or the power transfer to UB, ie only within one, at the end or immediately before the beginning of a pulse period TP lying locking time tD a freewheel of the current iL, where iL has a negative minimum value -0. During the freewheel, the current flows through the lower side of the power supplying side A of the bridge branch BZA, the negative rail of the system common to UA and UB and to the reference potential, and the lower freewheeling diode DB of the bridge side BZB of the power receiving side B.
By starting the pulse period in tow, TA- is switched off and the lower transistor TB- of BZB, which is in antiparallel to DB-, is switched through, although TB does not take over current due to the given flow direction of iL. The current iL pushed by L further into the root point KA of BZA then charges the parasitic output capacitance CA- of TA- and discharges the output capacitance CA + of the second upper transistor TA + connected to the positive input terminal PA of UA, thus after a short transfer time tUA- + the root point KAdas reaches the potential of PA and begins to conduct the antiparallel to TA + lying freewheeling diode DA +. After a locking time tD selected to be sufficiently greater than tUA +, starting from t0, TA + is then switched through in t1; due to the conduction of DA +, this switching process takes place at voltage and current zero and thus lossless.
The current iL strives, continuing on DA +, from negative values to zero and then builds up to positive values via TA +, at the same time as TA +, the transistor takes over TB current; the inductance L thus absorbs energy from the power supplying side A. By a superordinate control unit controlling the power transfer from A to B, TB- is then switched off after reaching a sufficiently high current value in t2, then discharges the parasitic output capacitance CB-TB- and discharges the parasitic output capacitance CB + of the upper transistor TB + of BZB, thus the root point KB of BZB after a short recharge time tBU- + reaches the potential PB of the positive input terminal of BZB and the antiparallel to TB + free-wheeling diode takes over the current flow.
After a t2-running locking time tD, TB + can thus be switched on in t3 without current and voltage, but for the time being does not take any power. Depending on the size ratio of UA and UB now results in a positive or negative occurring across the inductance L voltage UA-UB; accordingly, the current iL flowing now from UA via TA +, L and DB + to UB will continue to increase or decrease; in any case, power will be delivered from UA to UB within this phase. In a subsequent time t4 TA + is now switched off by the higher-level control, whereby iL discharges the parasitic output capacitance CA + and discharges the parasitic output capacitance CA- of TA and after a short transfer time tUA + - the potential of KA reaches the reference potential and thus the freewheeling diode DA - begins to lead.
The transistor TA-A is a power-off through a lock time tD after switching off TA + in t5, but for the time being does not take any power. The current iL is now built up against UBab via DA and DB +, i. the magnetic energy stored in L is supplied to the power receiving side B. The current iL eventually becomes zero and can reverse due to the turn-on state of TB + and TA-sign. When iL reaches a negative minimum value -0 in T6, TB + is turned off, then iL charges the parasitic output capacitance of TB + and discharges the parasitic output capacitance CB- of TB-. The root point KB reaches tBU + the reference potential after a short recharge time, rendering DB conductive and the voltage above L zero, i. the current iL over DB-, L, TA- and the negative voltage rail runs free and remains on -l0.
An interlocking time after t6 is thereafter switched through TB- in t7strom- and de-energized, and at the same TA- off. Since t4 is selected by the higher-level control so that a locking time tD comes to lie before the end of a pulse period, t7 coincides with the end of a pulse period or the beginning of the next pulse period, respectively. the freewheel remains limited to tD and the entire pulse period is used for the power transfer with intermediate storage of a part of the transferred energy in L. It can be achieved so advantageous high power values.
It should be emphasized that for the inventive control all shutdowns in the times t0, t2, t4 and t6 relieved by the parasitic output capacitances, so take place at zero voltage. Furthermore, due to the switching on of the transistors at zero voltage and current zero, no switch-on losses occur at the times t1, t3, t5 and t7 = t0, thus avoiding the disadvantage of high switch-on losses which occurs in conventional control of the system and a high, compact realization of the system leading switching frequency can be selected without having to accept a significant loss in terms of head losses.
It should be noted that for all of the control methods described above, a reversal of the direction of the power delivery from one pulse period to the next pulse period can occur. Since a pulse period for the control methods according to the invention must begin with a negative minimum value -0 of the current iL relative to the direction of the power supply, an intermediate interval is to be inserted between the two pulse periods, in which i.sub.L is reversed from -.sub.10 to + 10.sub.0.
If, for example, a change from power delivery from A to B is considered to transfer power from B to A, this can be done as follows:
At the end of an expiring pulse period, iL = -I0 and a freewheeling current iL via DB-, L, TA- and the negative voltage rail. At the beginning tZ0 of the intermediate interval TA is now switched off. After the transfer of the parasitic output capacitances CA and CA + and conduction of DA +, transistor TA + is turned on a lock time tD after tzoin tz1. The current iL increases from -l0 to + l0. When iL = + lo is reached in tZ2, TA + is switched off and, after a recharge of the parasitic output capacitances CA + and CA- by the now positive current iL, the diode DA "becomes conductive Supply voltage rail free and maintains the value iL = + l0, which is required for the beginning of a pulse period with power supply from B to A.
Furthermore, it should be noted that the inventive control method can be used analogously to control the power transfer between two transistor bridges, the freewheel of the current in the inductor there corresponds to a simultaneous freewheeling power and the power receiving full bridge. The inductance can also be seen as a leakage inductance of a transformer, which is fed on the input side of the power supplying full bridge and the output side is connected to the power receiving full bridge (this arrangement is known in the literature as a "dual active bridge").
The invention will be explained in more detail by drawings.
Enumeration of the drawings
[0021]
<Tb> FIG. 1 <sep> shows the block diagram of the claims on the basis of the underlying DC-DC converter.
<Tb> FIG. 2 <sep> shows the time course of the voltages measured against the reference potential of the root points of the bridge branches as well as the course of the current positively counted in the direction of the power transfer for the control method according to the invention.
Embodiment of the invention
The underlying the claims, shown in Fig. 1 basic structure of a bidirectional DC-DC converter 1 (buck / boost converter) without electrical isolation is according to the prior art in the simplest case by a between a positive terminal 2 of a power supplying the first voltage source 3 and reference potential 4 lying first transistor half-bridge, also called first bridge branch 5, and one, between the positive terminal 6 of a power receiving second voltage source 7 and reference potential 4 lying second transistor half bridge, also called second bridge branch 8 formed, wherein between root point 9 of the first transistor half bridge. 5 and root point 10 of the second transistor half bridge 8 an inductance 11 is placed.
The first transistor half-bridge 5 has an upper power transistor 12 with control terminal 13 and antiparallel freewheeling diode 14 connected in the current flow direction from the positive terminal 2 of the first voltage source 3 to the root point 9 and a lower power transistor 15 with control terminal connected to reference potential 4 from the root point 9 in the current flow direction 16 and antiparallel freewheeling diode 17. Analogously, the second transistor half-bridge 8 has a top power transistor 18 with control terminal 19 and antiparallel freewheeling diode 20 connected in the current flow direction from the positive terminal 6 of the second voltage source 7 to the root point 10 and a lower power transistor 21 with control terminal 22 connected to reference potential 4 from the root point 10 in the current flow direction and with antiparallel freewheeling diode 23.
In Fig. 2, that for claim 2, i. for the case that the DC voltage of the power supplying first voltage source 3 is above the DC voltage of the power related second voltage source 7, resulting time curve 24 of the voltage U9 between supply side root point 9 and reference potential 4, the time course 25 of the voltage U10 between the receiving side root point 10 and reference potential 4th , and the time course 26 of the supply-side root point 9 to the receiving-side root point 10 positively counted current in the inductance 11 shown. Furthermore, the, according to the invention control method implementing drive signals 29, 30, 31 and 32, which are applied to the control inputs 13, 16, 19, and 22 of the transistors 12, 15, 18, and 21, indicated for a pulse period 33.
According to the invention, the control is carried out so that immediately before the start 34 of a pulse period 33, a negative current flows with minimum current value 27 via the inductor 11 and the first transistor 5 connected via the lower transistor 15 of the, with the power supplying first voltage source 3, the first bridge branch negative, serving as a reference potential voltage rail 4 of the system 1, and the lower freewheeling diode 23 of the power receiving second voltage source 7 connected second bridge branch 8 closes; the antiparallel to freewheeling diode 23 lying lower transistor 21 of the second bridge branch 8 is in this case already turned on, but due to the given flow direction of the current in the inductor 11 for the time being takes no electricity.
With commencement of the pulse period at time 34, the supply-side lower transistor 15 is turned off, the current pushed through the inductor 11 into the supply-side root point 9 of the first bridge branch 5 then charges the parasitic output capacitance of the supply-side lower transistor 15 and discharges the output capacitance of the second the positive terminal 2 of the first voltage source 3 connected supply side upper transistor 12, which reaches the potential of the positive terminal 2 of the first voltage source 3 and the antiparallel to the supply side upper transistor 12 lying supply side upper freewheeling diode 14 after a short first transfer time 35 of the supply side root point begins to lead.
After a sufficiently larger than the first transfer time 35 selected, counted from the beginning of pulse interval 34 first locking time 36, the supply-side upper transistor 12 is then turned on to a first switch-on time 37; due to the conduction of the supply-side upper freewheeling diode 14, this switching operation takes place at zero voltage and current and thus lossless. The current in the inductor 11 strives, flowing further over the supply-side upper freewheeling diode 14, from negative values to zero and is then built up via the supply-side upper transistor 12 to positive values, wherein simultaneously with the supply-side upper transistor 12 of the receiving side lower transistor 21st Electricity takes over.
Now reaches the current in the inductance 11 at a first shutdown time 38 a positive minimum value 28, the lower side of the transistor 21 is turned off, then driven by the inductor 11 current loads the parasitic output capacitance of the receiving side lower transistor 21 and discharges the parasitic output capacitance of the receiving side upper transistor 18 of the second bridge branch 8, whereby the receiving-side root point 10 of the second bridge branch 8 reaches the potential of the positive terminal 6 of the second voltage source 7 after a short, second recharging time 39 and the anti-parallel to the receiving side upper transistor 18 receiving side upper freewheeling diode 20 the current flow takes over.
After a starting from time 38 second locking time 40 so the receiving side upper transistor 18 can be turned on and off in a first switch-on 41, but for the time being does not take any power. The now flowing from the first power source 3 via the upper supply side transistor 12, the inductor 11 and the receiving side upper freewheeling diode 20 in the second voltage source 7 current increases, driven by the overlying the inductor 11, due to, because of the presupposed preponderance of the voltage power is supplied from the first voltage source 3 to the second voltage source 7 from the first voltage source 3 relative to the voltage from the second voltage source 7, and power is increasingly being built up in the inductance 11.
By a superordinate, the power transfer from the first voltage source 3 to the second voltage source 7 controlling control unit now the upper side transistor 12 is turned off in a second off time 42, whereby the impressed by the inductance 11 current loads the parasitic output capacitance of the upper side transistor 12 and supply the parasitic output capacitance of the supply side lower transistor 15 discharges and, after a short, third charge time 43, reaches the potential of the delivery-side root point 9, the reference potential 4, and thus begins to conduct the supply-side lower freewheeling diode 17. The transistor 15 is a third locking time 44 after switching off the supply side upper transistor 12 in a further turn-on time 45 current and de-energized, but initially assumes no power.
The current in the inductor 11 is then reduced via the supply side lower freewheeling diode 17 and the receiving side upper freewheeling diode 20 against the voltage of the second voltage source 7, i. the magnetic energy stored in the inductance 11 is supplied to the power receiving second voltage source 7. The current in the inductance 11 is so finally to zero and can reverse its sign due to the on state of the receiving side upper transistor 18 and the supply side lower transistor 15.
When the current in the inductor 11 reaches a minimum negative current value 27 at a third turn-off time 46, the upper transistor 18 impressed on the inductor 11 then charges the parasitic output capacitance of the receiving-side upper transistor 18 and discharges the parasitic output capacitance of the lower-end thereof Transistor 21, whereby the receiving-side root point 10 reaches the reference potential 4 after a short, fourth recharge time 47, the receiving side lower freewheeling diode 23 conductive and the voltage across the inductance 11 to zero, ie the current of the inductor 11 via the receiving side lower freewheeling diode 23, the supply-side lower transistor 15 and the negative voltage rail 4 free-running and remains at the negative minimum current value 27.
A fourth latching time 48 after the third switch-off time 46 is thereafter switched on, the current-and-de-energized by the lower side transistor 22 in a second turn-on time 49, but for the time being assumes no power. The freewheeling of the current in the inductance 11 continues until the end 50 of the current or until the beginning 34 of the next pulse period 33, where, as described above, the supply side lower transistor 15 is turned off.