CH679339A5 - - Google Patents

Description

1 1

CH 679 339 A5 CH 679 339 A5

2 2nd

Beschreibung description

Technisches Gebiet Technical field

Die Erfindung betrifft ein IO-lnterface für digitale Funktionstests, welches zwischen ein Steuergerät und zumindest ein Prüfadapter, das mit einem Prüfling mit digitalen Ein- und/oder Ausgängen verbunden ist, geschaltet wird. The invention relates to an IO interface for digital function tests, which is connected between a control unit and at least one test adapter, which is connected to a device under test with digital inputs and / or outputs.

Stand der Technik State of the art

Primäre Voraussetzung für die automatische Prüfung von elektronischen Baugruppen mit analogen und digitalen Signalen mittels handelsüblicher Tischrechner ist eine universell einsetzbare Hardwareschnittstelle zwischen Rechner und Prüfling. The primary requirement for the automatic testing of electronic assemblies with analog and digital signals using standard desktop computers is a universally applicable hardware interface between the computer and the device under test.

Für die Ausgabe bzw. Erfassung von analogen Signalen ist ein breites Spektrum an Geräten auf dem Markt erhältlich. Diese können via IEEE 488 Bus problemlos vom Rechner gesteuert werden. A wide range of devices is available on the market for the output or acquisition of analog signals. These can be easily controlled by the computer via the IEEE 488 bus.

Unbefriedigend hingegen ist das Angebot an digitalen Ein/Ausgabeschnittstellen. Bedingt durch das nötige Handshaking erlaubt der IEC Bus nur relativ langsame Funktionstests (im ms Bereich). Des weitern ist es mit den handelsüblichen Geräten meist nicht möglich, zugleich mit dem Bitmuster die Digitalpegel zu überprüfen. Entsprechend kann es vorkommen, dass eine Baugruppe zufällig den digitalen Funktionstest im Prüffeld besteht, weil ein verbotener Digitalpegel nicht erfasst werden konnte. However, the range of digital input / output interfaces is unsatisfactory. Due to the necessary handshaking, the IEC bus only allows relatively slow function tests (in the ms range). Furthermore, it is usually not possible with conventional devices to check the digital level at the same time with the bit pattern. Accordingly, it can happen that a module happens to pass the digital function test in the test field because a prohibited digital level could not be detected.

Es ist für die Praxis ein wesentlicher Gesichtspunkt, dass Schnittstellengeräte vielseitig einsetzbar sind. Insbesondere wenn nur kleine Losgrössen zu testen sind, ist es wichtig, dass die Schnittstelle für ein breites Spektrum von Prüflingen einsetzbar ist. In practice, it is an essential aspect that interface devices can be used in a variety of ways. Particularly if only small batch sizes are to be tested, it is important that the interface can be used for a wide range of test objects.

Darstellung der Erfindung Presentation of the invention

Aufgabe der Erfindung ist es, ein IO-lnterface der eingangs genannten Art zu schaffen, welches folgende Eigenschaften hat: The object of the invention is to provide an IO interface of the type mentioned at the outset, which has the following properties:

1. Hohe Testgeschwindigkeit, zumindest im Bereich von us; 1. High test speed, at least in the range of us;

2. Universelle Anwendung, insbesondere gleichzeitiges Erfassen unterschiedlicher Digitalpegel; 2. Universal application, in particular simultaneous acquisition of different digital levels;

3. erweiterbare Hardware (Einschöbe); 3. expandable hardware (inserts);

4. Pegelbewertung zum Erfassen unzulässiger Digitalpegel. 4. Level evaluation for detecting impermissible digital levels.

Erfindungsgemäss besteht die Lösung darin, dass ein IO-lnterface der eingangs genannten Art folgende Merkmale aufweist: According to the invention, the solution is that an IO interface of the type mentioned at the outset has the following features:

a) über einen Primär-Bus werden digitale Daten mit dem Steuergerät ausgetauscht; a) digital data is exchanged with the control unit via a primary bus;

b) über eine oder mehrere Adapterschnittstellen werden Digitalpegel mit dem Prüfling und dem Prüfadapter ausgetauscht; b) digital levels are exchanged with the device under test and the test adapter via one or more adapter interfaces;

c) zumindest eine Adapterschnittstelle umfasst Datenleitungen und Referenzleitungen; c) at least one adapter interface comprises data lines and reference lines;

d) an zumindest einer Referenzieitung liegt ein im Prüfadapter erzeugter Referenzpegel an, wenn der d) a reference level generated in the test adapter is present on at least one reference line if the

Prüfling vom Prüfadapter mit einer Speisespannung versorgt wird; DUT is supplied with a supply voltage by the test adapter;

e) an den als Datenausgang dienenden, parallelen Datenleitungen wird ein Testbitmuster angelegt, wobei logisch Eins dem Referenzpegel und logisch Null Masse entspricht. e) a test bit pattern is applied to the parallel data lines serving as data output, with logic one corresponding to the reference level and logic zero ground.

Eine bevorzugte Ausführungsform zeichnet sich zudem dadurch aus, dass a) die zumindest eine Adapterschnittstelle als Dateneingang dienende Datenleitungen umfasst, welche vom Prüfling an seinen digitalen Ausgängen erzeugte Digitalpegel erfassen, A preferred embodiment is also characterized in that a) the at least one adapter interface comprises data lines which serve as data input and which detect digital levels generated by the test object at its digital outputs,

b) die zumindest eine Adapterschnittstelle zwei weitere Referenzleitungen umfasst, an welchen ein Low-Pegel und ein High-Pegel anliegt, welche beide vom Prüfadapter erzeugt werden, und c) zur Überprüfung der Funktion des Prüflings die von ihm erzeugten Digitalpegel im IO-lnterface mit dem Low- und dem High-Pegel (UL,UH) verglichen werden. b) the at least one adapter interface comprises two further reference lines, to which a low level and a high level are applied, both of which are generated by the test adapter, and c) to check the function of the test object, the digital level generated by it in the IO interface the low and the high level (UL, UH) are compared.

Weitere vorteilhafte Ausführungsformen der Erfindung ergeben sich aus den abhängigen Patentansprüchen. Further advantageous embodiments of the invention result from the dependent patent claims.

Kurze Beschreibung der Zeichnung Brief description of the drawing

Nachfolgend soll die Erfindung anhand von Ausführungsbeispielen und im Zusammenhang mit der Zeichnung näher erläutert werden. Es zeigen: The invention will be explained in more detail below on the basis of exemplary embodiments and in connection with the drawing. Show it:

Fig. 1 ein Blockschaltbild einer Prüfvorrichtung mit einem erfindungsgemässen IO-lnterface; 1 shows a block diagram of a test device with an IO interface according to the invention;

Fig. 2 ein Blockschaltbild der Hardware des IO-lnterface; 2 shows a block diagram of the hardware of the IO interface;

Fig. 3 ein Schaltschema eines Prüfadapters; 3 shows a circuit diagram of a test adapter;

Fig. 4 eine Darstellung des zeitlichen Ablaufs eines Funktionstests; und 4 shows a representation of the chronological sequence of a functional test; and

Fig. 5 ein Schaltschema der Dateneingänge einer Adapterschnittstelle. Fig. 5 is a circuit diagram of the data inputs of an adapter interface.

Wege zur Ausführung der Erfindung Ways of Carrying Out the Invention

Fig. 1 zeigt das Blockschaltbild einer Prüfvorrichtung. Ein erfindungsgemässes IO-lnterface 1 bildet die Schnittstelle zwischen einem Steuergerät 2 und einem oder mehreren Prüflingen 4.1,..,4.n. Die Prüflinge 4.1,..,4.n werden jeweils auf mit einem Prüfadapter 3.1,..,3.n verbunden, von welchen sie auch mit einer Speisespannung versorgt werden. Fig. 1 shows the block diagram of a test device. An IO interface 1 according to the invention forms the interface between a control unit 2 and one or more test objects 4.1,..., 4.n. The test objects 4.1, .., 4.n are each connected to a test adapter 3.1, .., 3.n, from which they are also supplied with a supply voltage.

Das IO-lnterface 1 kommuniziert über einen Primär-Bus 5 mit dem Steuergerät 2 und über eine oder mehrere Adapterschnittstellen 11.1,..,11.8 mit den Prüfadaptern 3.n,..,3.n resp. Prüflingen 4.1,..,4.n. Ein Prüfling kann also gleichzeitig mit mehreren Adapterschnittstellen verbunden sein. The IO interface 1 communicates via a primary bus 5 with the control unit 2 and via one or more adapter interfaces 11.1, .., 11.8 with the test adapters 3.n, .., 3.n, respectively. Test objects 4.1, .., 4.n. A device under test can therefore be connected to several adapter interfaces at the same time.

Fig. 2 zeigt ein Blockschaltbild der Hardware. Das Steuergerät 2 ist z.B. ein PC/AT kompatibler Rechner mit einem 8-Bit-E/A-Kanal 7. In einem ersten Steckplatz befindet sich eine erste IO-Bus-erweiterung 8.1 zum Treiben einer Leitung 9, welche das Steuergerät 2 mit dem IO-lnterface 1 verbindet. Fig. 2 shows a block diagram of the hardware. The control unit 2 is e.g. a PC / AT-compatible computer with an 8-bit I / O channel 7. In a first slot there is a first IO bus extension 8.1 for driving a line 9, which connects the control unit 2 to the IO interface 1 .

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

2 2nd

3 3rd

CH 679 339 A5 CH 679 339 A5

4 4th

Das IO-lnterface 1 weist eine entsprechende zweite IO-Buserweiterung 8.2 auf, welche über den Primär-Bus 5 mit einem Adressdecoder 10 verbunden ist. Aus den bisherigen Erläuterungen ergibt sich somit unmittelbar, dass im vorliegenden Ausführungsbeispiel der Primär-Bus 5 dem 8-Bit-E/A-Kanal des Rechners entspricht. The IO interface 1 has a corresponding second IO bus extension 8.2, which is connected to an address decoder 10 via the primary bus 5. From the previous explanations, it thus follows directly that, in the present exemplary embodiment, the primary bus 5 corresponds to the 8-bit I / O channel of the computer.

Die erste IO-Buserweiterung 8.1, auch Senderkarte genannt, befindet sich in einem beliebigen Erweiterungssteckplatz des Rechners und ist z.B. mittels 60-adrigem Kabel mit der zweiten IO-Buserweiterung 8.2, auch Empfängerkarte genannt, verbunden. The first IO bus extension 8.1, also called a transmitter card, is located in any expansion slot on the computer and is e.g. connected to the second IO bus extension 8.2, also called a receiver card, using a 60-core cable.

Dies erlaubt die Verlängerung des 8-Bit-E/A-Ka-nals des Rechners auf den internen Bus des Interface-Gerätes. This allows the 8-bit I / O channel of the computer to be extended to the internal bus of the interface device.

Gemäss einer bevorzugten Ausführungsform besitzt das IO-lnterface 1 sechzehn Adapterschnittstellen 11.0,..,11.F (Hex 0..F). Jeder wird von einem Sekundär-Bus 6 bedient. Hardwaremässig hat das IO-lnterface 1 sechzehn Steckplätze für Interface-Einschübe, einen Busabschluss 12 sowie eine interne Speisung 13. According to a preferred embodiment, the IO interface 1 has sixteen adapter interfaces 11.0, .., 11.F (Hex 0..F). Each is served by a secondary bus 6. In terms of hardware, the IO interface 1 has sixteen slots for interface modules, a bus termination 12 and an internal power supply 13.

Die Speisung 13 hat einen 220 V Netzanschluss und drei Primärschaltregler, welche die intern benötigen Speisespannungen von +5 V, -18 V und +18 V zur Verfügung stellen. The supply 13 has a 220 V mains connection and three primary switching regulators, which provide the internally required supply voltages of +5 V, -18 V and +18 V.

Der Sekundär-Bus 6 weist folgende Signalleitungen auf: The secondary bus 6 has the following signal lines:

- 8 Datenleitungen des Primär-Busses; - 8 data lines of the primary bus;

- 16 Selectleitungen aus dem Adressdecoder zum Anwählen eines bestimmten Einschubs. - 16 select lines from the address decoder to select a specific slot.

- 4 Adressleitungen des Primär-Busses (A0..A3). Somit stehen jedem Interface-Einschub 16 Adressen für Lese- und/oder Schreibregister zur Verfügung. - 4 address lines of the primary bus (A0..A3). This means that 16 addresses are available for read and / or write registers for each interface module.

- 3 Leitungen des Primär-Busses zum Betreiben der Register (Read/Write/Enable). - 3 lines of the primary bus for operating the registers (Read / Write / Enable).

- 3 Speisespannungen für die Einschöbe. - 3 supply voltages for the slide-in units.

- Masse - Dimensions

Der Adressdecoder 10 vergleicht 12 Bit der Adressleitungen (A8..A19) des Primär-Busses 5 mit der mittels einer Codierschaltung eingestellten Basisadresse des IO-lnterface 1. Das IO-lnterface 1 belegt also einen Speicherbereich von 256 Bytes. The address decoder 10 compares 12 bits of the address lines (A8..A19) of the primary bus 5 with the base address of the IO interface 1 set by means of a coding circuit. The IO interface 1 thus occupies a memory area of 256 bytes.

Die Schnittstelle zum Prüfling bildet jeweils die Adapterschnittstelle 21 (z.B. 25-polige D-Buchse) mit folgenden Leitungen: The interface to the test object is formed by the adapter interface 21 (e.g. 25-pin D socket) with the following cables:

- 8 parallele Datenausgänge, über welche ein Testbitmuster an digitale Eingänge des Prüflings 4.1 gelegt wird. Die auf den Datenausgängen angelegten Digitalpegel können zwischen 3 V und 18 V liegen und werden vom Prüfadapter 3.1 vorgegeben. - 8 parallel data outputs, via which a test bit pattern is applied to digital inputs of the device under test 4.1. The digital levels applied to the data outputs can be between 3 V and 18 V and are specified by the test adapter 3.1.

- 8 parallele Dateneingänge, an welchen vom Prüfling 4.1 an seinen digitalen Ausgängen erzeugte Digitalpegel anliegen. Die Dateneingänge können Spannungen im Bereich von -15 V bis +15 V bewältigen. - 8 parallel data inputs, to which digital levels generated by the device under test 4.1 are present at its digital outputs. The data inputs can handle voltages in the range of -15 V to +15 V.

- eine erste Referenzleitung, an welcher ein vom Prüfadapter 3.1 erzeugter Referenzpegel UPE anliegt, sobald der Prüfling 4.1 mit der entsprechenden Speisespannung versorgt wird. a first reference line, to which a reference level UPE generated by the test adapter 3.1 is present as soon as the test object 4.1 is supplied with the corresponding supply voltage.

- zwei weitere Referenzleitungen, an welchen ein Low-Pegel UL und ein High-Pegel UH anliegt. Low-Pegel UL und High-Pegel UH werden beide vom - Two further reference lines, to which a low level UL and a high level UH are present. Low level UL and high level UH are both from

Prüfadapter 3.1 erzeugt und im IO-lnterface 1 zum Auswerten der an den Datenleitungen anliegenden Digitalpegel verwendet. Test adapter 3.1 generated and used in IO interface 1 for evaluating the digital levels present on the data lines.

- eine Masseleitung, auf welche alle auftretenden Spannungspegel bezogen werden. - A ground line to which all voltage levels that occur are related.

Ein wesentliches Kennzeichen der Erfindung sind die Referenzleitungen und ihr funktioneller Zusammenhang mit den Datenein- und -ausgängen. An essential characteristic of the invention are the reference lines and their functional connection with the data inputs and outputs.

Der Referenzpegel gibt den Digitalpegel vor, welcher als logisch Eins an den Datenausgängen angelegt wird. Dies hat zwei wesentliche Vorteile. The reference level specifies the digital level, which is applied to the data outputs as logic one. This has two main advantages.

Erstens kann jede Adapterschnittstelle 21 mit einem eigenen Digitalpegel arbeiten. Ein Prüfling kann also gleichzeitig mit mehreren, unterschiedlichen Digitalpegeln getestet werden (z.B. 5 V TTL und 12 V CMOS). First, each adapter interface 21 can operate at its own digital level. A device under test can therefore be tested simultaneously with several different digital levels (e.g. 5 V TTL and 12 V CMOS).

Zweitens wird verhindert, dass an einen Prüfling 4.1 unzulässige Spannungen angelegt werden. Es ist also nicht möglich, dass an die Eingänge einer nicht unter Spannung stehenden CMOS-Schaltung ein Signal angelegt wird. Secondly, it is prevented that impermissible voltages are applied to a test object 4.1. It is therefore not possible for a signal to be applied to the inputs of a CMOS circuit that is not live.

Die vom Prüfling 4.1 erzeugten Digitalpegel werden an den Dateneingängen mit dem Low- und dem High-Pegel UL,UH verglichen. In einem ersten Leseregister wird ein Bitmuster abgelegt, welches dadurch zustande kommt, dass nur denjenigen Dateneingängen eine logisch Eins zugeordnet wird, deren Digitàlpegel grösser als der Low-Pegel UL ist. In einem zweiten Leseregister wird ein Bitmuster abgelegt, welches dadurch zustande kommt, dass nur denjenigen Dateneingängen eine logisch Eins zugeordnet wird, deren Digitalpegel zwischen dem Low-und dem High-Pegel UL, UH liegt (unerlaubter Pegel). The digital levels generated by device under test 4.1 are compared at the data inputs with the low and high levels UL, UH. A bit pattern is stored in a first read register, which comes about by assigning a logical one to only those data inputs whose digital level is greater than the low level UL. A bit pattern is stored in a second read register, which comes about by assigning a logical one to only those data inputs whose digital level lies between the low and high levels UL, UH (illegal level).

Anhand des im ersten Leseregister abgelegten Datenbytes IDAT und des im zweiten Leseregister abgelegten Levelbytes ILEV kann sofwaremässig schnell festgestellt werden, ob ein Fehler vorliegt. On the basis of the data byte IDAT stored in the first read register and the level byte ILEV stored in the second read register, it is possible to quickly determine in software terms whether an error is present.

Fig. 3 zeigt ein Schaltbild des Prüfadapters 3.1. Eine Speisung 14 versorgt einerseits den Prüfling 4.1 mit Speisespannung und gibt andrerseits an das IO-lnterface 1 den entsprechenden Referenzpegel UPE ab. Beides allerdings nur, wenn ein Schalter 15 geschlossen ist. Via Spannungsteilung werden vom Referenzpegei UPE Low-Pegel UL und High-Pegel UH abgeleitet. 3 shows a circuit diagram of the test adapter 3.1. A supply 14 on the one hand supplies the test object 4.1 with supply voltage and on the other hand outputs the corresponding reference level UPE to the IO interface 1. However, both only if a switch 15 is closed. Low-level UL and high-level UH are derived from the reference level UPE via voltage division.

Die Datenausgänge/Dateneingänge des IO-lnterface 1 sind (über das Prüfadapter) direkt mit den digitalen Eingängen/Ausgängen des Prüflings 4.1 verbunden. The data outputs / data inputs of IO-Interface 1 are connected (via the test adapter) directly to the digital inputs / outputs of the device under test 4.1.

Fig. 4 zeigt eine Darstellung des zeitlichen Ablaufs des Funktionstests. Auf der Abszisse ist die Zeit t und auf der Ordinate die Spannung V aufgetragen. Die strichlierte Kurve zeigt den Spannungsverlauf an einem Datenausgang, über welchen eine logisch Eins ausgegeben wird. Zu einem Zeitpunkt tO überschreitet er den Low-Pegel UL. 4 shows a representation of the chronological sequence of the function test. The time t is plotted on the abscissa and the voltage V is plotted on the ordinate. The dashed curve shows the voltage curve at a data output, via which a logical one is output. At a time tO, it exceeds the low level UL.

Die durchgezogene Kurve zeigt den Spannungsverlauf eines Dateneingangs, welcher als Antwort auf das angelegte Testbitmuster eine logisch Eins produziert. Zu einem Zeitpunkt t1 überschreitet er den Low-Pegel UL und zu einem Zeitpunkt t2 den High-Pegel UH. The solid curve shows the voltage curve of a data input, which produces a logic one in response to the test bit pattern applied. At a time t1 it exceeds the low level UL and at a time t2 the high level UH.

Der Digitalpegel wird zu einem Zeitpunkt t3 aus5 The digital level turns off at a time t35

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

3 3rd

5 5

CH 679 339 A5 CH 679 339 A5

6 6

gewertet. Die Zeitverzögerung t3 - tO kann gemäss einer bevorzugten Ausführungsform der Erfindung vorgegeben werden. In der Praxis wird diese Zeitverzögerung einem gegebenen Vielfachen einer Zyklusperiode des Steuergeräts 2 sein. Auf diese Weise kann der Prüfling 4.1 auch auf seine Schaltgeschwindigkeit hin getestet werden. rated. The time delay t3-tO can be specified in accordance with a preferred embodiment of the invention. In practice, this time delay will be a given multiple of a cycle period of controller 2. In this way, the device under test 4.1 can also be tested for its switching speed.

In dem in Fig. 4 gezeigten Fall liegt der Zeitpunkt t2 vor t3, d.h. der Prüfling hat hinreichend schnell geschaltet. In the case shown in Fig. 4, the time t2 is before t3, i.e. the device under test switched sufficiently quickly.

Die punktierte Kurve zeigt einen fehlerhaften Digitalpegel. Nachdem er kurzfristig über den High-Pegel UH angestiegen ist, hat er sich in einem unzulässigen Bereich, nämlich zwischen dem Low- und dem High-Pege! UL, UH stabilisiert. Das Datenbyte IDAT wird zwar die gewünschte logisch Eins angeben, aber das Levelbyte ILEV wird den Fehler identifizieren. The dotted curve shows an incorrect digital level. After it briefly rose above the high level UH, it is in an inadmissible range, namely between the low and the high level! UL, UH stabilized. The data byte IDAT will indicate the desired logical one, but the level byte ILEV will identify the error.

Fig. 5 zeigt ein Schaltschema der Dateneingänge eines Einschubs. Gemäss einem Ausführungsbeispiel sind acht parallele Dateneingänge IPE0..IPE7 vorgesehen, welche grundsätzlich identisch beschaltet sind, im folgenden wird deshalb nur einer davon ausführlich beschrieben. Fig. 5 shows a circuit diagram of the data inputs of an insert. According to one embodiment, eight parallel data inputs IPE0..IPE7 are provided, which are basically wired identically, so only one of them is described in detail below.

Der Dateneingang IPEO wird von einem Span-nungsfolger 16 gepuffert. Der so gepufferte Digitalpegel wird gleichzeitig auf einen Plus-Eingang eines ersten und eines zweiten Komparators 17 resp. 18 gegeben. Ein Minus-Eingang des ersten Komparators 17 wird mit dem High-Pegel UH und ein Minus-Eingang des zweiten Komparators 18 mit dem Low-Pegel UL vorgespannt. The data input IPEO is buffered by a voltage follower 16. The digital level buffered in this way is simultaneously connected to a plus input of a first and a second comparator 17, respectively. 18 given. A minus input of the first comparator 17 is biased with the high level UH and a minus input of the second comparator 18 with the low level UL.

Die von den beiden Komparatoren 17 und 18 erzeugten Ausgangssignale werden einerseits in einem OR-Gatter 19 zu einem Datenbit IDATO und andrerseits in einem XOR-Gatter 20 zu einem Levelbit ILEVO verknüpft. The output signals generated by the two comparators 17 and 18 are combined on the one hand in an OR gate 19 to form a data bit IDATO and on the other hand in an XOR gate 20 to form a level bit ILEVO.

Aus den acht parallelen Dateneingängen IPE0..IPE7 werden auf diese Weise ein Datenbyte IDAT (bestehend aus den acht Datenbit 1DAT0..IDAT7) und ein Leveibyte ILEV (bestehend aus den acht Levelbit ILEV0..ILEV7) gebildet. In this way, a data byte IDAT (consisting of the eight data bits 1DAT0..IDAT7) and a level byte ILEV (consisting of the eight level bits ILEV0..ILEV7) are formed from the eight parallel data inputs IPE0..IPE7.

Daten- und Levelbyte IDAT, ILEV werden im ersten und zweiten Leseregister zwischengespeichert. Data and level bytes IDAT, ILEV are buffered in the first and second read registers.

Wenn eine detailierte Fehleranalyse ausgeführt werden soll, dann wird zusätzlich der gepufferte Dateneingang IBUF0..7 einem Spannungsmesswandler zugeführt. If a detailed error analysis is to be carried out, the buffered data input IBUF0..7 is also fed to a voltage transducer.

Wie bereits gesagt, wird im ersten Leseregister das Bitmuster der Dateneingänge und im zweiten Leseregister das Bitmuster der unzulässigen Digitalpegel erfasst. Aus Fig. 4 ist zu erkennen, dass das Datenbyte IDAT bereits zum Zeitpunkt t1 vorliegt. Erst eine gewisse Zeit später, wenn sich die Digitalpegel eingeschwungen haben, ist auch das Levelbyte ILEV bereit. Gemäss einer vorteilhaften Ausführungsform wird deshalb der Inhalt des ersten Leseregisters vor demjenigen des Zweiten ausgelesen. As already said, the bit pattern of the data inputs is recorded in the first read register and the bit pattern of the impermissible digital levels in the second read register. It can be seen from FIG. 4 that the data byte IDAT is already present at the time t1. The level byte ILEV is not ready until a certain time later, when the digital levels have settled. According to an advantageous embodiment, the content of the first reading register is therefore read out before that of the second.

Softwaremässig wird das Levelbyte ILEV zuerst ausgewertet. Erst wenn feststeht, dass alle Digitalpegel zulässig sind, wird das Datenbyte IDAT mit einem Reverenzbyte IREF verglichen. In terms of software, the level byte ILEV is evaluated first. Only when it is certain that all digital levels are permissible is the data byte IDAT compared with a reference byte IREF.

Eine Treiberroutine bedient das IO-lnterface 1. A driver routine operates the IO interface 1.

Sie übernimmt von einem übergeordneten Benutzerprogramm folgende Parameter: It takes the following parameters from a higher-level user program:

- Testbyte ODAT: Es entspricht dem Bitmuster, welches an den Datenausgängen anzulegen ist. - Test byte ODAT: It corresponds to the bit pattern that is to be created at the data outputs.

- Referenzbyte IREF: Es entspricht dem Bitmuster, welches als korrekte Antwort auf das Testbyte erwartet wird. - Reference byte IREF: It corresponds to the bit pattern which is expected as the correct answer to the test byte.

- Verzögerungszeit IDLY: Der Wert dieses Parameters gibt an, wieviele Zyklusperioden zwischen Ausgabe des Testbytes und Einlesen des Datenbytes liegen sollen. - Delay time IDLY: The value of this parameter specifies how many cycle periods there should be between the output of the test byte and the reading of the data byte.

- Einschubadresse IONR: Sie gibt an, auf welchem der 16 Anschlüsse geschrieben und gelesen werden soll. Der niederwertige Teil LB entspricht der Adresse des Schreibregisters, der höherwertige Teil HB der Adresse des Leseregisters. - Insert address IONR: It specifies on which of the 16 connections should be written and read. The lower part LB corresponds to the address of the write register, the higher part HB corresponds to the address of the read register.

- Lesemaske IBIT: Sie gibt an, welche der vorhandenen acht Dateneingänge überhaupt getestet werden sollen. - IBIT reading mask: It specifies which of the available eight data inputs are to be tested at all.

Nachdem die Datenausgänge gesetzt worden sind und sobald die Dateneingänge ausgewertet und die Resultate in den Leseregistern abrufbereit sind, übergibt die Treiberroutine dem Benutzerprogramm folgende Parameter: After the data outputs have been set and as soon as the data inputs have been evaluated and the results in the read registers are ready, the driver routine transfers the following parameters to the user program:

- Datenbyte IDAT: Es entspricht dem Bitmuster der Digitalpegel an den Dateneingängen. - Data byte IDAT: It corresponds to the bit pattern of the digital level at the data inputs.

- Levelbyte ILEV: Es entspricht dem Bitmuster der unzulässigen Digitalpegel. - Level byte ILEV: It corresponds to the bit pattern of the impermissible digital levels.

- Fehlerbyte IERR: Es entsteht durch folgende boolesche Verknüpfung: - Error byte IERR: It results from the following Boolean link:

IERR = IBIT and ((IDATxor IREF) or ILEV) IERR = IBIT and ((IDATxor IREF) or ILEV)

Solange IERR = 0 gilt, ist die Funktion des Prüflings einwandfrei. Falls ein Fehler auftritt, kann er mit Hilfe des Datenbytes IDAT und des Levelbytes ILEV lokalisiert werden. As long as IERR = 0 applies, the function of the device under test is faultless. If an error occurs, it can be located using the IDAT data byte and the ILEV level byte.

Bei einer bevorzugten Ausführungsform haben zumindest ein Schreibregister und ein Leseregister die selbe Adresse. Um die beiden Register trotzdem separat ansteuern zu können, verfügt der Sekundär-Bus 6 zusätzlich über eine Schreib- und eine Leseleitung, welche angeben, ob gelesen oder geschrieben werden soll. Entsprechend wird entweder das Lese- oder das Schreibregister aktiviert. Durch diese Massnahme wird die Adressdecodie-rung hardwaremässig vereinfacht. In a preferred embodiment, at least one write register and one read register have the same address. In order to still be able to control the two registers separately, the secondary bus 6 additionally has a write and a read line which indicate whether read or write is to be carried out. Accordingly, either the read or the write register is activated. This measure simplifies hardware address decoding.

Im vorliegenden Ausführungsbeispiel sind nur acht Dateneingänge und acht Datenausgänge je Einschub realisiert. Es ist aber ohne weiteres möglich, jede Adapterschnittstelle auf bis zu 128 Dateneingänge und ebensoviele Datenausgänge zu erweitern. In the present exemplary embodiment, only eight data inputs and eight data outputs per insert are implemented. However, it is easily possible to expand each adapter interface to up to 128 data inputs and as many data outputs.

Was die Treiberroutine betrifft, so können neben den oben aufgeführten Parametern auch andere definiert werden. Insbesondere kann z.B. eine Geräteadresse eingeführt werden, wenn mehrere lO-in-terface vom Rechner parallel bedient werden. As for the driver routine, other parameters can be defined in addition to the parameters listed above. In particular, e.g. A device address can be introduced if several IO interfaces are operated by the computer in parallel.

Mit dem erfindungsgemässen IO-lnterface können natürlich auch solche Baugruppen getestet werden, die keine digitalen Ausgänge aufweisen, wie z.B. ein Display. In einem solchen Fall wird die korrekte Funktion entweder von einer Person direkt oder mit einem optischen Detektor des Prüfadapters durchgeführt. With the IO interface according to the invention, it is of course also possible to test assemblies that have no digital outputs, such as a display. In such a case, the correct function is carried out either directly by a person or with an optical detector of the test adapter.

Zusammenfassend kann gesagt werden, dass die Erfindung ein universelles IO-lnterface für schnel- In summary it can be said that the invention is a universal IO interface for fast

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

CH 679 339 A5 CH 679 339 A5

le digitale Funktionstests schafft, welches mit einem handelsüblichen Tischrechner einfach zu bedienen ist. le creates digital function tests, which is easy to use with a standard desktop calculator.

Claims (6)

Patentansprüche 5Claims 5 1. IO-lnterface für digitale Funktionstests, welches zwischen ein Steuergerät und zumindest ein Prüfadapter, das mit einem Prüfling mit digitalen Ein-und/oder Ausgängen verbunden ist, geschaltet 10 wird, gekennzeichnet durch folgende Merkmale:1. IO interface for digital function tests, which is connected 10 between a control unit and at least one test adapter, which is connected to a test object with digital inputs and / or outputs, characterized by the following features: a) über einen Primär-Bus (5) werden digitale Daten mit dem Steuergerät (2) ausgetauscht:a) digital data is exchanged with the control unit (2) via a primary bus (5): b) über eine oder mehrere Adapterschnittstellen (11.1,..,11.8) werden Digitalpegel mit dem Prüfling 15 (4.1,..,4.n) und dem Prüfadapter (3.1,..,3.n) ausgetauscht;b) digital levels are exchanged with the device under test 15 (4.1, .., 4.n) and the test adapter (3.1, .., 3.n) via one or more adapter interfaces (11.1, .., 11.8); c) zumindest eine Adapterschnittstelle (11.1,..,11.8) umfasst Datenleitungen und Referenzleitungen; 20c) at least one adapter interface (11.1, .., 11.8) comprises data lines and reference lines; 20th d) an zumindest einer Referenzleitung liegt ein im Prüfadapter (3.1,..,3.n) erzeugter Referenzpegel (UPE) an, wenn der Prüfling (4.1,..,4.n) vom Prüfadapter (3.1,..,3.n) mit einer Speisespannung versorgt wird; 25d) a reference level (UPE) generated in the test adapter (3.1, .., 3.n) is present on at least one reference line when the test object (4.1, .., 4.n) is removed from the test adapter (3.1, .., 3. n) is supplied with a supply voltage; 25th e) an den als Datenausgang dienenden, parallelen Datenleitungen wird ein Testbitmuster angelegt, wobei logisch Eins dem Referenzpegel (UPE) und logisch Null Masse entspricht.e) A test bit pattern is applied to the parallel data lines serving as data output, with logic one corresponding to the reference level (UPE) and logic zero ground. 2. IO-lnterface nach Anspruch 1, dadurch ge- 30 kennzeichnet, dass a) die zumindest eine Adapterschnittstelle (11.1 ,..,11.8) als Dateneingang dienende Datenleitungen umfasst, welche vom Prüfling (4.1,..,4.n)2. IO interface according to claim 1, characterized in that a) the at least one adapter interface (11.1, .., 11.8) comprises data lines serving as data input, which are provided by the test object (4.1, .., 4.n) an seinen digitalen Ausgängen erzeugte Digital- 35 pegel erfassen,Detect digital levels generated at its digital outputs, b) die zumindest eine Adapterschnittstelle (11.1,..,11.8) zwei weitere Referenzleitungen umfasst, an welchen ein Low-Pegel (UL) und ein High-Pegel (UH) anliegt, welche beide vom Prüf- 40 adapter (3.1,..,3.n) erzeugt werden, und c) zur Uberprüfung der Funktion des Prüflings (4.1,..,4.n) die von ihm erzeugten Digitalpegel im IO-lnterface (1) mit dem Low- und dem High-Pegel (UL,UH) verglichen werden. 45b) the at least one adapter interface (11.1, .., 11.8) comprises two further reference lines, to which a low level (UL) and a high level (UH) are applied, both of which are provided by the test adapter (3.1, .. , 3.n) are generated, and c) to check the function of the test object (4.1, .., 4.n) the digital level generated by it in the IO interface (1) with the low and high level (UL , UH) can be compared. 45 3. IO-lnterface nach Anspruch 2, dadurch gekennzeichnet, dass a) in einem ersten Leseregister nur denjenigen Dateneingängen eine logisch Eins zugeordnet wird, deren Digitalpegel grösser als der Low-Pe- 50 gel (UL) ist, und b) in einem zweiten Leseregister nur denjenigen Dateneingängen eine logisch Eins zugeordnet wird, deren Digitalpegel zwischen dem Low-Pegel3. IO interface according to claim 2, characterized in that a) in a first read register only a logical one is assigned to those data inputs whose digital level is greater than the low level 50 (UL), and b) in a second Read registers are assigned a logical one only to those data inputs whose digital level is between the low level (UL) und dem High-Pegel (UH) liegt. 55(UL) and the high level (UH). 55 4. IO-lnterface nach Anspruch 3, dadurch gekennzeichnet, dass das an den Datenausgängen anzulegende Testbitmuster in einem Schreibregister zwischengespeichert wird und dass zwischen dem Ausgeben des Testbitmusters und dem Einlesen der 60 vom Prüfling (4.1,..,4.n) erzeugten Digitalpegel eine vorgebbare Zeitverzögerung liegt.4. IO interface according to claim 3, characterized in that the test bit pattern to be applied to the data outputs is temporarily stored in a write register and that between the output of the test bit pattern and the reading in of the 60 digital levels generated by the device under test (4.1, .., 4.n) there is a predefinable time delay. 5. IO-lnterface nach Anspruch 4, dadurch gekennzeichnet, dass das erste Leseregister vor dem zweiten Leseregister ausgelesen wird. 655. IO interface according to claim 4, characterized in that the first read register is read out before the second read register. 65 6. IO-lnterface nach Anspruch 5, dadurch gekennzeichnet, dass der Sekundär-Bus (6) über 16 separat adressierbare Adapterschnittstellen verfügt, wobei jede Adapterschnittstelle über zumindest a) acht parallele Datenausgänge,6. IO interface according to claim 5, characterized in that the secondary bus (6) has 16 separately addressable adapter interfaces, each adapter interface having at least a) eight parallel data outputs, b) acht parallele Dateneingänge,b) eight parallel data inputs, c) einen Eingang für den Referenzpegel (UPE)c) an input for the reference level (UPE) und d) je einen Eingang für den Low- und den High-and d) one input each for the low and high Pegel (UL,UH) verfügt.Level (UL, UH). 55