Claims (4)
PATENTANSPRÜCHEPATENT CLAIMS
1. Verfahren zur Überwachung eines Prozessorsystems auf einen Undefinierten Betriebszustand, wobei der ausser Normalbetrieb geratene Prozessor durch einen Rücksetzimpuls (RES) wieder in einen ordnungsgemässen Betriebszustand zurückgesetzt wird, wobei durch den Prozessor periodisch eine Überwachungsschaltung (watchdog) aufgerufen wird, durch welche die Erzeugung des Rücksetzimpulses dann angelassen wird, wenn der Aufruf durch den Prozessor nicht innerhalb einer vorgegebenen Zeit erfolgt, dadurch gekennzeichnet, dass die laut-Prozessorprogramm unbenutzten Adressen als verbotener Bereich (CSV) deklariert werden, dass überwacht wird, ob sich die vom Prozessor (|iP) angesprungenen Adressen im verbotenen Bereich befinden, und dass die Erzeugung eines Rücksetzimpulses (RES) dann angelassen wird, wenn vom Prozessor (p.P) zu dem verbotenen Adressbereich (CSV) zugegriffen wird.1. Method for monitoring a processor system for an undefined operating state, in which the processor that has gone out of normal operation is reset to a proper operating state by a reset pulse (RES), with a monitoring circuit (watchdog) being called up periodically by the processor, through which the generation of the Reset pulse is then started if the processor does not call it within a predetermined time, characterized in that the addresses that are unused according to the processor program are declared as a forbidden area (CSV), that it is monitored whether the processor (|iP) jumped addresses are in the forbidden area, and that the generation of a reset pulse (RES) is started when the processor (p.P) accesses the forbidden address area (CSV).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass unbenutzte Adressen im Speicher und/oder anderen peripheren Bausteinen verwendet werden.2. The method as claimed in claim 1, characterized in that unused addresses in the memory and/or other peripheral components are used.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als verbotene Adressen oder verbotene Adressbereiche Internadressen freier Ein- oder Ausgangskanäle, unbenutzte Wählleitungen zu integrierte Schaltungen und/oder freie Adressleitungen verwendet werden.3. The method according to claim 1 or 2, characterized in that internal addresses of free input or output channels, unused dialing lines to integrated circuits and/or free address lines are used as forbidden addresses or forbidden address ranges.
4. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, dass ein UND-Glied (&) vorgesehen ist, dem als erstes Eingangssignal ein Prozessorsignal, das stabile Adressen anzeigt (ALE, RD, WR), und dem als zweites Eingangssignal das Ausgangssignal (CSV) eines Adressdecoders, welches den Zugriff auf unbenutzte Adressräume anzeigt, zugeführt wird und dass ein ODER-Glied (> 1) vorgesehen ist, dem als Eingangssignale das Ausgangssignal des UND-Gliedes und das Ausgangssignal der Überwachungsschaltung (watchdog) zugeführt werden und dessen Ausgangssignal zur Erzeugung des Rücksetzimpulses (RES) benutzt wird.4. Circuit arrangement for carrying out the method according to Claim 1, characterized in that an AND element (&) is provided, to which a processor signal which indicates stable addresses (ALE, RD, WR) as the first input signal and to which as the second input signal the output signal (CSV) of an address decoder, which indicates access to unused address spaces, and that an OR element (> 1) is provided, to which the output signal of the AND element and the output signal of the monitoring circuit (watchdog) are fed as input signals and whose output signal is used to generate the reset pulse (RES).
BESCHREIBUNGDESCRIPTION
Die Erfindung bezieht sich auf ein Verfahren zur Überwachung eines Prozessorsystems gemäss Oberbegriff des Anspruches 1.The invention relates to a method for monitoring a processor system according to the preamble of claim 1.
Solche Verfahren sind bekannt.Such methods are known.
Durch Umwelteinflüsse, beispielsweise durch elektromagnetische Einflüsse, Spannungseinbrüche, Spikes (Spannungsspitzen) auf Adress- oder Datenbus, können Prozessoren, insbesondere Mikroprozessoren, welche an exponierten Orten wie z.B. Orten mit hohen Energieumsätzen, in Schaltungen untergebracht sind, in Undefinierte Betriebszustände gebracht werden, Betriebszustände, welche die Weiterführung des Programms nicht mehr gestatten und aus denen die (Mikro-)Prozessoren aus eigener Kraft nicht mehr herausfinden können. Deshalb werden üblicherweise Prozessoren mit einer Überwachungsschaltung (watchdog) ausgestattet, die den Prozessor überwacht und ihn, falls er in einen solchen Undefinierten Betriebszustand fällt, wieder geordnet zurücksetzt.Due to environmental influences, for example electromagnetic influences, voltage dips, spikes (voltage peaks) on the address or data bus, processors, in particular microprocessors, which are housed in circuits at exposed locations such as locations with high energy consumption, can be brought into undefined operating states, operating states, which no longer allow the program to continue and from which the (micro)processors can no longer find their way out on their own. For this reason, processors are usually equipped with a monitoring circuit (watchdog) which monitors the processor and resets it in an orderly manner if it falls into such an undefined operating state.
Die bisher bekannten Systeme verwenden für die Überwachung eine Schaltung, die in bestimmten Abständen vom Prozessor getriggert werden muss. Bleibt diese Triggerung aus, so erhält der Prozessor einen Rücksetzimpuls (reset), der ihn wieder in einen definierten Ausgangs-Betriebszustand zurückführt. Üblicherweise benötigen insbesondere Mikroprozessorsysteme dafür einen längeren Rücksetzimpuls, der beispielsweise durch einen Mono-Flop oder durch einen Zähler realisiert wird.The previously known systems use a circuit for monitoring that has to be triggered by the processor at certain intervals. If this triggering does not occur, the processor receives a reset pulse (reset), which returns it to a defined initial operating state. Microprocessor systems in particular usually require a longer reset pulse for this purpose, which is implemented, for example, by a monoflop or by a counter.
Soll mit hoher Wahrscheinlichkeit ausgeschlossen werden,Should be ruled out with high probability
dass diese Überwachungsschaltung unbeabsichtigt getriggert wird, so ist ein hoher Decodierungsaufwand für Adress- und Datenbus erforderlich, wenn ein bestimmtes Triggerwort definiert wurde.that this monitoring circuit is triggered unintentionally, a high level of decoding effort is required for the address and data bus if a specific trigger word has been defined.
Der vorliegenden Erfindung lag deshalb die Aufgabe zugrunde, die Prozessorüberwachung der eingangs genannten Art zu verbessern.The object of the present invention was therefore to improve the processor monitoring of the type mentioned at the outset.
Diese Aufgabe wurde gelöst mit den kennzeichnenden Merkmalen des Anspruches 1.This problem was solved with the characterizing features of claim 1.
Die abhängigen Ansprüche kennzeichnen optimale Ausgestaltungen des Verfahrens.The dependent claims characterize optimal configurations of the method.
Die Erfindung weist die Vorteile einer erhöhten Störsicherheit von Prozessorsystemen und wesentlich geringeren Schaltungsaufwand gegenüber herkömmlichen Systemen auf.The invention has the advantages of increased interference immunity of processor systems and significantly lower circuit complexity compared to conventional systems.
Es folgt nun die Beschreibung der Erfindung anhand der Figur.There now follows the description of the invention with reference to the figure.
Die Figur zeigt ein Ausführungsbeispiel der Schaltungsanordnung zur Durchführung des erfindungsgemässen Verfahrens. Es ist links der Mikroprozessor (J.P mit seinem Adressbus erkennbar. Ferner ist eine herkömmliche Überwachungsschaltung Watchdog erkennbar, welche beispielsweise ein MonoFlop oder ein Zähler ist. Diese Überwachungsschaltung wird über einen Decoder angesteuert, wenn auf eine ganz bestimmte definierte Busadresse CSB zugegriffen wird. Ein zusätzliches direktes Prozessorsignal, z.B. ein Schreibsignal WR, lässt die so angesteuerte Überwachungsschaltung in ihren Ausgangszustand übergehen. Innerhalb einer gewissen Zeit wird so bei normalem Prozessor-Betriebszustand die Überwachungsschaltung zurückgestellt. Erfolgt eine solche Rückstellung jedoch nicht, so wird über ein ODER-Glied > 1 ein Impulsformer IF angesteuert, welcher beispielsweise ein Mono-Flop ist und das Rücksetzsignal RES für den Mikroprozessor erzeugt. Über den genannten Decoder ist ausserdem ein UND-Glied & ansteuerbar, wenn auf unbenutzte, verbotene Adressen CSV, also Adressen, welche aufgrund des Prozessorprogramms nicht angesprochen werden, durch den Prozessor zugegriffen wird.The figure shows an exemplary embodiment of the circuit arrangement for carrying out the method according to the invention. The microprocessor (J.P) with its address bus can be seen on the left. A conventional watchdog monitoring circuit can also be seen, which is, for example, a monoflop or a counter. This monitoring circuit is controlled via a decoder if a very specific, defined bus address CSB is accessed. An additional A direct processor signal, e.g. a write signal WR, allows the monitoring circuit controlled in this way to change to its initial state. Within a certain time, the monitoring circuit is reset in the normal processor operating state. However, if such a reset does not take place, then an OR element > 1 is used Pulse shaper IF is controlled, which is, for example, a monoflop and generates the reset signal RES for the microprocessor.An AND element & can also be controlled via the decoder mentioned, if unused, forbidden addresses CSV, i.e. addresses which are not addressed due to the processor program are accessed by the processor.
Als zweites Eingangssignal wird dem UND-Glied ein Prozessorsignal zugeführt, das stabile Adressen anzeigt, beispielsweise ALE (Adress latch enable) oder ein Lesesignal RD oder auch ein Schreibsignal WR. Wenn nun durch den genannten Decoder eine unbenutzte Adresse decodiert wird und zusätzlich das zuletzt genannte Prozessorsignal ansteht, so wird durch das UND-Glied & über das weiter obengenannte ODER-Glied > 1 ebenfalls die Impulsformerstufe IF zur Erzeugung eines Rücksetzimpulses für den Prozessor angesteuert.As a second input signal, the AND element is supplied with a processor signal which indicates stable addresses, for example ALE (address latch enable) or a read signal RD or also a write signal WR. If an unused address is now decoded by the named decoder and the last-mentioned processor signal is also present, the pulse shaper stage IF for generating a reset pulse for the processor is also controlled by the AND element & via the above-mentioned OR element >1.
In manchen Mikroprozessor-Systemen stehen die obenge-nannten Signale nur als «aktiv low», also invertiert, zur Verfügung: WR, RD, ALE, CSB, CSV, RES. In diesen Fällen sind die beiden Eingänge des UND-Gliedes & zusätzlich mit Inver-terstufen zu versehen.In some microprocessor systems, the above signals are only available as "active low", i.e. inverted: WR, RD, ALE, CSB, CSV, RES. In these cases, the two inputs of the AND element & must also be provided with inverter stages.
Der Vorteil der Schaltungsanordnung ist, dass der hohe Decodierungsaufwand für den Watchdog entfällt. Dieser muss nur noch ansprechen, wenn der Prozessor keine Busaktivitäten mehr entfaltet. In den anderen Fällen greift ein Undefiniert laufender Prozessor nach den Gesetzen der Statistik auch auf unbenutzte Adressen zu, welche sozusagen als Fallen wirken und die Überwachung ansprechen lassen.The advantage of the circuit arrangement is that the high decoding effort for the watchdog is eliminated. This only has to respond when the processor is no longer developing any bus activities. In the other cases, a processor running in an undefined manner accesses unused addresses according to the laws of statistics, which act as traps, so to speak, and allow monitoring to respond.
Als weitere Adressfallen können beispielsweise auch eine unbenutzte Chip-Select-Leitung, verknüpft mit einem der oben erwähnten Prozessorsignale, die stabile Adressen anzeigen, oder freie Ports benutzt werden, welche ebenso wie der Ausgang des Watchdogs über das genannte ODER-Gatter auf die Rücksetz-impulsstufe geführt werden. Um einen möglichst breiten Adressbereich als Falle einsetzen zu können, ist es vorteilhaft, eine Adressleitung für die Überwachung freizuhalten.An unused chip select line, linked to one of the processor signals mentioned above that indicate stable addresses, or free ports can also be used as further address traps, which, like the output of the watchdog, are connected via the OR gate mentioned to the reset impulse level. In order to be able to use the widest possible address range as a trap, it is advantageous to keep an address line free for monitoring.
55
1010
1515
2020
2525
3030
3535
4040
4545
5050
5555
6060
6565
VV
1 Blatt Zeichnungen1 sheet of drawings