**WARNUNG** Anfang DESC Feld konnte Ende CLMS uberlappen **.
PATENTANSPRÜCHE
1. Auswerter für das Erkennen eines Hochfrequen-Signals einer bestimmten Frequenz, in welchem das Signal zwei parallelen Pfaden zugeführt und in jedem dieser Pfade mit einem Überlagerungssignal (5) gemischt (31, 32) wird und in welchem die dabei je in den beiden Pfaden entstehenden Differenz-Zwischenfrequenzsignale (11, 12) durch je einen Tiefpass (81, 82) ausgesiebt, alsdann vereinigt und auf die Zwischenfrequenz ansprechenden frequenzselektiven Schaltungsmitteln (8) zugeführt werden, wobei zur Unterdrückung von Neben-Empfangsstellen die beiden Überlagerungssignale (5) mit gegeneinander um 90 verschobener Phase (61, 62) erzeugt werden und Phasenschieber (71, 72) vorhanden sind, um die beiden Zwischenfrequenzsignale je in ihrer Phase derart zu verschieben, dass die Differenz der betreffenden Phasenverschiebungen ungefähr 90 beträgt, dadurch gekennzeichnet,
dass in jedem Pfad der Tiefpass (81, 82) und der Phasenschieber (71, 72) durch ein in der Technik der geschalteten Kapazitäten aufgebautes analoges Schieberegister (Fig. 3) realisiert ist, wobei die beiden Schieberegister mindestens angenähert gleich aufgebaut sind und deren unterschiedliche Phasenverschiebung allein durch die Auswahl der Schalt Zeitpunkte (Fig. 5) bei der Ansteuerung der den Kapazitäten zugeordneten Schalter bewirkt wird.
2. Auswerter nach Patentanspruch 1, in welchem jeder Schalter des Schieberegisters mit einer dem n-ten Teil einer Grundfrequenz (G) entsprechenden Frequenz arbeitet (Fig. 5), wobei n eine ganze Zahl ist, gekennzeichnet durch zweite Schaltungsmittel, welche aus einem die Grundfrequenz aufweisenden Grundtakt (G) n Steuersignale erzeugen, die je mit einer Teil einer Reihe bildenden Ordnungszahl (S1...S4) versehen sind und die sich je während einer Periode des Grundtaktes in einem ersten und während n-1 Perioden des Grundtaktes in einem zweiten binären Zustand befinden, wobei die Zeiträume des genannten ersten Zustandes bei den aufeinanderfolgende Ordnungszahlen aufweisenden Steuersignalen zeitlich aufeinanderfolgen und wobei im einen Pfad die in der Schieberichtung aufeinanderfolgenden Schalter (312, 313, 324, 331, 332,
343) durch Steuersignale (S1...S4) mit aufeinanderfolgenden Ordnungszahlen betätigt werden während sie im anderen Pfad (351, 354, 363, 371, 374, 383) durch Steuersignale (S1...S4) betätigt werden, deren Ordnungszahlen mindestens zum Teil nicht aufeinanderfolgen, wodurch sich in den den beiden Pfaden zugeordneten Schieberegistern eine verschieden lange Verschiebungszeit und damit eine verschieden grosse Phasenverschiebung ergibt.
3. Auswerter nach Patentanspruch 2, in welchem die erwünschte Differenz der Phasenverschiebungen in den analogen Schieberegistern (Fig. 3) mit Hilfe der Zuordnung der verschiedenen Steuersignale zu den Schaltern nur angenähert erreichbar ist, dadurch gekennzeichnet, dass durch Wahl abweichender Werte für in den beiden Schieberegistern einander entsprechende Kapazitäten (411, 412 usw.) die genannte Differenz im erwünschten Sinne beeinflusst ist.
Die vorliegende Erfindung betrifft einen Auswerter für das Erkennen eines Signals einer bestimmten Frequenz. Ein solcher Auswerter, welcher ausschliesslich in der Technik der geschalteten Kapazitäten (SC-Technik) aufgebaut ist und welcher daher als integrierte Schaltung ausgeführt werden kann, ist im Schweizer Patent Nr. 655 819 beschrieben. Jener Auswerter eignet sich jedoch insbesondere für Frequenzen im Ton- und im darunterliegenden Bereich. Es besteht ein Bedürfnis für derartige Auswerter, welche auch höhere, insbesondere die in induktiven drahtlosen Personensuchanlagen benützten, im Band zwischen 10 und 100 kHz liegenden Frequenzen verarbeiten können.
Um ein solches Ziel zu erreichen liegt es gundsätzlich nahe, das auszuwertende Signal vorzugsweise mit einem Signal einer in der gleichen Grössenordnung liegenden Überlagerungs-Frequenz zu mischen und das dabei entstehende Differenz-Zwischenfrequenzsignal in der eingangs beschriebenen Weise auszuwerten.
Bekanntlich führt die Mischung je für eine um den Betrag der Zwischenfrequenz sowohl oberhalb als auch unterhalb der Überlagerungsfrequenz liegende Eingangsfrequenz zur gleichen Zwischenfrequenz, wodurch - ohne das Ergreifen besonderer Massnahmen - beide dieser Eingangsfrequenzen ausgewertet werden. Die dabei nicht erwünschte Nebenempfangsstelle wird bekanntlich als Spiegelfrequenz bezeichnet.
Die am nächstenliegende Verhinderung des Empfangs der Spiegelfrequenz besteht in einem LC-Kreis als Eingangsfilter.
Solche Kreise beanspruchen jedoch viel Platz und sind verhältnismässig aufwendig. Es sind jedoch Empfangsschaltungen bekannt geworden, bei denen die Spiegelfrequenz ohne Eingangsfilter unterdrückt werden kann. Beispielsweise aus dem Artikel von E. Langer: Eine neue Hochfrequenz-Eingangsschaltung mit inhärenter Signalfrequenz-Unterdrückung , erschienen in Frequenz , Band 33 (1979) Nummer 7/8, Seiten 236...239 ist es bekannt geworden, das genannte Ziel mit einer Schaltung zu erreichen, in welcher das Eingangssignal in zwei Teile aufgespalten wird, jeder dieser Teile einen besonderen Pfad durchläuft und in welcher die Signale der beiden Pfade additiv oder subtraktiv wiederum vereinigt werden. In jedem der Pfade wird dabei das Signal mit einem Überlagerungssignal gemischt, und die dabei entstehende Zwischenfrequenz wird ausgesiebt.
Dabei müssen, um die Spiegelfrequenz zu unterdrücken, sowohl die beiden zur Mischung verwendeten Überlagerungssignale um 90 bzw. 2700 gegeneinander verschoben sein als auch die Phasenverschiebungen der Zwischenfrequenzsignale in den beiden Pfaden eine Differenz von 900 bzw. 2700 aufweisen. Die Empfangsfrequenz (ober- oder unterhalb der Überlagerungsfrequenz) ist durch geeignete Kombination der Phasenverhältnisse wählbar.
Anstelle der Erzeugung von zwei gegenseitig in der Phase verschobenen Überlagerungssignalen ist es auch möglich, digital zu mischen und dabei die Phasenverschiebung, unter Verwendung eines einzigen Überlagerungssignals, durch geeignete Steuerung der Takte von elektronischen Schaltern zu erreichen. Eine solche digitale Mischeinrichtung ist beispielsweise in der Zeitschrift Elelctronics 1978, June 22, Seite 124 beschrieben.
Für die Verschiebung der Phase der Zwischenfrequenz in mindestens einem der Pfade und für die Aussiebung der Zwischenfrequenz ist es naheliegend, RC-Allpassfilter bzw. RC Tiefpassfilter anzuordnen.
Es wurde nun erkannt, dass ein analoges Schieberegister, welches in der Technik der geschalteten Kapazitäten (SC-Technik) ausgeführt ist, gleichzeitig als Tiefpassfilter wirkt und zur Verschiebung der Phase angewendet werden kann und dass mit der Art der Steuerung des Schieberegisters der Betrag der Phasenverschiebung beeinflusst werden kann ohne die Tiefpass Charakteristik zu beeinflussen.
Die vorliegende Erfindung betrifft einen unter Ausnützung der beschriebenen Erkenntnisse gebauten Auswerter, wie er eingangs und im Oberbegriff des Patentanspruchs 1 beschrieben ist. Die Merkmale dieses Auswerters sind im kennzeichnenden Teil des Patentanspruchs 1 aufgeführt.
Die Erfindung wird nun anhand eines Ausführungsbeispiels beschrieben.
Die Figur 1 zeigt das Prinzipschema des erfindungsgemässen Auswerters.
Die Figur 2 zeigt zwei digitale Mischstufen mit allen Einzelheiten.
Die Figur 3 zeigt zwei analoge Schieberegister mit allen Einzelheiten.
Die Figur 4 zeigt einen Teil einer Variante eines analogen
Schieberegisters, wobei diese Variante der Figur 3 entspricht, in welcher der umrandete Teil durch Figur 4 ersetzt ist.
Die Figur 5 zeigt einen Grundtakt sowie vier aus diesem Grundtakt abgeleitete Steuersignale, mit denen die Schalter der Mischstufen und der Schieberegister gesteuert werden.
Die Figur 6 zeigt die vier in Figur 5 dargestellten Steuersignale in einem kleinen Zeitmassstab, dazu im selben Massstab eine Schwingung eines Zwischenfrequenzsignals.
Die Figur 1 zeigt einen Auswerter, welcher ohne ein die Spiegelfrequenz zurückhaltendes Bandfilter auskommt. Sein Aufbau entspricht dem eingangs zitierten Stand der Technik. In diesem Auswerter wird einem Vorverstärker 4 über eine Antenne 3 ein Empfangssignal zugeführt. Dieses Signal wird anschliessend auf zwei Pfade verteilt und den Mischern 31 (Pfad
1) und 32 (Pfad 2) zugeführt. Ein vom Erzeuger 5 erzeugtes Überlagerungssignal wird zwei Phasenschiebern 61 und 62 zugeführt, welche die beiden Signale an die Mischer 31 und 32 weitergeben, wobei die Phasenschieber derart wirken, dass diese beiden Signale um 900 gegeneinander in der Phase verschoben sind. Anstelle von zwei Phasenschiebern könnte auch nur ein einziger angeordnet werden.
Die beiden von den Mischern an den Punkten 11 und 12 abgegebenen Zwischenfrequenz-Signale werden nun über die Phasenschieber 71 und 72 und die Tiefpässe 81 und 82 geleitet und vereinigt. Das durch Addition der beiden Zwischenfrequenzsignale entstandene Signal wird im Verstärker 6 verstärkt, im Begrenzer 7 auf einen vom Eingangssignal in weiten Bereichen unabhängigen Pegel gebracht, im Bandpass 8 ausgesiebt und im Demodulator 9 in ein Gleichspannungssignal umgewandelt.
Anstelle des Bandpassfilters 8 und des Demodulators 9 wird vorzugsweise eine Anordnung verwendet, wie sie im Schweizer Patent Nr. 655 819 beschrieben ist. Jene Anordnung kann als integrierte Schaltung ausgebildet werden.
Die Figur 2 zeigt zwei digitale, in der Technik der geschalteten Kapazitäten (SC-Technik) aufgebaute Mischer, denen das Ausgangssignal des Verstärkers 4 zugeführt wird. Diese Mischer übernehmen auch die Funktion des zugehörigen Phasenschiebers. Der obere Teil der Figur 2 (Pfad 1) entspricht somit einer Kombination der Schaltelemente 31 und 61 und der untere Teil (Pfad 2) entspricht einer Kombination der Schaltelemente 32 und 62. Das vom Erzeuger 5 abgegebene Überlagerungssignal wird dem Eingangssignal indirekt beigemischt, indem die dargestellten (elektronischen) Schalter im Takte des Überlagerungssignals arbeiten. Die Schalter werden dabei durch die vier in Figur 5 gezeigten Signale mit den Ordnungsnummern S1...S4 gesteuert. Diese Signale werden aus dem eine Grundfrequenz aufweisenden Grundtakt G erzeugt.
Die diesem Zweck dienenden Schaltungsmittel dürfen als allgemein bekannt vorausgesetzt werden und sind, da sie mit der Erfindung in keinem direkten Zusammenhang stehen, nicht dargestellt. Die Frequenz von jedem der vier Steuersignale Sl.. .S4 beträgt einen Viertel der Grundfrequenz, wobei sich jedes der Steuersignale während einer Periode des Grundtaktes im binären Zustand 1 und während drei Perioden des Grundtaktes im binären Zustand 0 befindet. Diese Zeiträume des Zustandes 1 folgen dabei bei den Steuersignalen mit aufeinanderfolgenden Ordnungszahlen zeitlich aufeinander. Die Frequenz der Steuersignale entspricht dabei der Überlagerungsfrequenz.
In der Figur 2 ist aus der Bezeichnung der Schalter ersichtlich, mit welchem Signal sie gesteuert werden, indem die letzte Ziffer der dreistelligen Positionsnummer der Ordnungszahl (S1...S4) des Signals entspricht. Unter diesen Voraussetzungenwirkt jeder Mischer im Prinzip wie ein Ringmodulator, indem der am Eingang anliegende Spannungswert je im Verlaufe einer ersten Halbperiode des Überlagerungssignals unverändert und im Verlaufe einer zweiten Halbperiode mit umgekehrtem Vorzeichen an den Kondensator am Ausgang gelegt wird. Beim obern Mischer (Pfad 1) wird dies erreicht, indem während der einen Halbperiode die Schalter 113 und 133 einerseits und 153 und 173 anderseits leitend sind. Der Kondensator 211 wird damit entladen und der Kondensator 221 mit der am Ausgang des Verstärkers 4 vorhandenen Spannung geladen.
Während der anderen Halbperiode, nachdem in einer Zwischenphase sämtliche Schalter gesperrt waren, sind nun die Kontakte 111 und 131 einerseits und 151 und 171 anderseits leitend. Der Kondensator 211 wird nun mit der Spannung am Verstärkerausgang aufgeladen, und der Kondensator 221 wird entladen, wobei der über den Schalter 131 fliessende Ladestrom das gleiche und der über den Schalter 171 fliessende Entladestrom das entgegengesetzte Vorzeichen der Spannung am Ausgang des Verstärkers 4 aufweist. Am Punkt 11 und am Kondensator 21 ist somit eine Differenz wirksam.
Am untern Mischer (Pfad 2), der genau gleich aufgebaut ist wie der obere, werden die Schalter mit den Steuersignalen S2 und S4 gesteuert, was einer Phasenverschiebung gegenüber dem obern Mischer um 90 entspricht. Mit Signal S4 werden dabei die Schalter 114 und 134, ferner 154 und 174 leitend gesteuert, und mit Signal S2 werden die Schalter 112 und 132, ferner 152 und 172 beeinflusst. Die Ladung und Endladung der Kondensatoren 212 und 222 spielt sich daher gleich ab wie beim obern Mischer, und am Ausgang 12 und am Kondensator 22 entsteht ein Zwischenfrequenzsignal, das gegenüber demjenigen am Ausgang 11 durch Mischung mit einem um 900 in der Phase verschobenen Überlagerungssignal entstanden ist.
Dabei ist es wesentlich, dass der Ausgang des Verstärkers 4 gleichzeitig immer nur mit einer der Kapazitäten 211, 221, 212, 222 verbunden ist, so dass keine gegenseitigen Beeinflussungen entstehen können. Unter dieser Voraussetzung ergibt es sich zwangsläufig, dass die je auf einen Ausgang führenden Schalter je gleichzeitig schalten, dass dabei jedoch ein Zeitunterschied von einem Viertel des Überlagerungssignals zwischen den jedem Ausgang zugeordneten Schaltern besteht.
Da die Mischschaltungen gemäss Figur 2 ausschliesslich Kapazitäten und Schalter enthalten, können sie als integrierte Schaltungen hergestellt werden.
Das in Figur 3 dargestellte, dem ersten Pfad angehörige analoge Schieberegister tritt an die Stelle des in Figur 1 dargestellten Phasenschiebers 71 und des Tiefpassfilters 81. Das dem zweiten Pfad angehörige, im untern Teil der Figur 3 dargestellte Schieberegister tritt anstelle der Schaltelemente 72 und 82. Jedes Schieberegister weist 7 elektronische Schalter auf, welche mit den Schaltern der Mischer synchronisiert sein und mindestens die gleiche Schaltfrequenz aufweisen müssen. Im vorliegenden Ausführungsbeispiel werden die Schalter der Schieberegister von den früher beschriebenen, in Figur 5 dargestellten gleichen Signalen gesteuert, von denen auch die Schalter der Mischer betätigt werden. Auch hier gibt die Endziffer der Positionsnummer der Schalter das Steuersignal an, von welchem sie abhängig sind.
Zwischen den Schaltern sind je 5 Kapazitäten angeordnet, und um die Schwächung der Signale bei deren Verschiebung auszugleichen, sind je drei Verstärker 511, 521 und 531 bzw.
512, 522 und 532 eingefügt.
Aus der Theorie der Anordnungen mit geschalteten Kapazitäten, wie sie beispielsweise aus dem Artikel von R.W. Broderson, P.R. Gray und D.A. Hodges: MOS Switched-Capacitor Filters , erschienen in den Proceedings of the IEEE Januar 1979, Seiten 61...75, bekannt geworden sind, geht hervor, dass je eine Kapazität, welche durch zwei dazugehörige Schalter geladen und entladen wird, als Widerstand wirkt somit mit einer weitern Kapazität zusammen ein Glied eines Tiefpassfilters bildet.
Jedes der in Figur 3 dargestellten Schieberegister enthält drei solcher Tiefpass-Glieder, welche im ersten Pfad aus den folgenden Elementen gebildet sind: 312, 411, 313 und 421; 324, 431, 331 und 441; 332, 451, 343 und 46. Der zweite Pfad ist in gleicher Weise aufgebaut.
Die Bedingung für die richtige Arbeitsweise des Schieberegisters besteht darin, dass alle Schalter periodisch betätigt werden und dass im Sinne des Signalflusses zwei aufeinanderfolgende Schalter nie gleichzeitig leitend sind. Die einzelnen Abschnitte des Zwischenfrequenzsignals fallen, entsprechend den früheren Ausführungen, somit periodisch mit der Überlagerungsfrequenz an. Diese Abschnitte werden im Schieberegister am schnellsten verschoben, wenn die räumlich aufeinanderfolgenden Schalter durch Steuersignale betätigt werden, deren Ordnungsnummern aufeinander folgen. Sofern diese Reihenfolge nicht eingehalten wird, ergibt sich gegenüber der schnellsten Verschiebung eine Verzögerung und damit eine Phasenverschiebung.
Da innerhalb einer Periode des Überlagerungssignals vier Perioden des Grundtaktes vorhanden sind, kann somit die Verzögerung zwischen zwei räumlich aufeinanderfolgenden Schaltern eine bis drei Perioden des Grundtaktes betragen. Gegenüber der kürzest möglichen Verzögerung von einer Periode ergibt sich somit die Möglichkeit zusätzlicher Verzögerungen, von einer oder zwei Perioden.
Eine weitere Rahmenbedingung für die Steuerung der Kontakte ist die Notwendigkeit, die beiden Schalter 343 und 383 gleichzeitig zu betätigen, damit die Signale aus den beiden Pfaden am Eingang des Verstärkers 6 und damit am Kondensator 46 richtig addiert werden.
Im vorliegenden Ausführungsbeispiel ist die Überlagerungsfrequenz auf 12/13 der auszuwertenden Frequenz festgesetzt, woraus sich eine Zwischenfrequenz von 1/13 der auszuwertenden und 1/12 der Überlagerungsfrequenz ergibt. Das am Verstärker 6 sich ergebende Zwischenfrequenz-Signal ist in der Figur 6 mit ZF bezeichnet. Die darüber dargestellten Signale S1...S4 entsprechen den in Figur 5 gleich bezeichneten Signalen, sind jedoch im gleichen Massstab wie die Zwischenfrequenz dargestellt. Auf eine Periode der Zwischenfrequenz entfallen somit 12 Perioden des Überlagerungssignals und der Steuersignale für die Schalter. Damit ergeben sich pro Periode des Zwischenfrequenz-Signals 4.12 =48 Perioden des Grundtaktes. Die Phasenverschiebung des Zwischenfrequenzsignals um 90 entspricht somit 12 Perioden.
Um diesen Betrag muss somit die Laufzeit im untern Pfad länger sein als diejenige im obern Pfad. Da in jedem Pfad 6 Schalter vorhanden sind, wäre es möglich, die Verzögerung von 12 Perioden zu erreichen, wenn im untern Pfad jeder Schalter gegenüber dem vorhergehenden um drei Perioden, d.h. um zwei mehr als im ersten Pfad, verzögert wäre. Dies widerspricht jedoch den vorher aufgeführten Randbedingungen, gemäss denen der Zeitpunkt der Betätigung der Schalter 131 und 171 gegenüber dem Zeitpunkt für die Kontakte 132 und 172 um eine einzige Periode verschoben sein muss, während die Schalter 343 und 383 zum gleichen Zeitpunkt betätigt werden müssen. Unter diesen Voraussetzungen kann lediglich eine zusätzliche Verzögerung im zweiten Pfad gegenüber dem ersten von 5 x 2 + 1=11 Perioden erreicht werden.
Dies lässt sich mit einer Signalfolge S2 (132, 172; Fig. 2), Sl (351), S4 (354), S3 (363), S1 (371), S4 (374) und S3 (383) bewerkstelligen. Die zusätzliche Verzögerung um nur eine Periode ergibt sich dann zwischen den Schaltern 363 und 371. In den übrigen Fällen beträgt diese zusätzliche Verzögerung zwei Perioden.
Da unter den genannten Voraussetzungen die Differenz der Phasendrehung in den beiden Pfaden ein wenig vom Sollwert von 90 abweicht, gelingt unter der weitern Voraussetzung eines genau gleichen Aufbaus der beiden Pfade die Unterdrückung der Spiegelfrequenz nicht vollständig. Durch Wahl einer unterschiedlichen Grenzfrequenz für die beiden Tiefpässe kann jedoch die Spiegelfrequenz trotzdem in einem für die Praxis genügenden Masse unterdrückt werden. Die unterschiedliche Festsetzung der Grenzfrequenz wird erreicht durch Wahl leicht voneinander abweichender Werte für die einander entsprechenden Kapazitäten in den beiden Pfaden.
Um die Tiefpass-Charakteristik der beiden Schieberegister zu verbessern, kann je ein Teil des Filters als aktives Filter gestaltet werden, wodurch eine bessere Polgüte erreichbar ist. Im ersten Pfad kann dies beispielsweise erreicht werden, indem der strichpunktiert umrandete Teil durch den in Figur 4 dargestellten Stromkreis ersetzt wird. Dabei ist der Anschluss des Kondensators 421, welcher in der normalen Ausführung (Fig. 3) an Masse liegt, mit dem Ausgang des Verstärkers 541 verbunden.
Zwischen dem Ausgang des Verstärkers 521 und dem Eingang des Verstärkers 541 liegt ein aus den Kapazitäten 461 und 471 und den dazwischen liegenden Schalters 315 und 316 gebildetes Tiefpassfilter, welches somit zwischen die Kapazität 421 und den Ausgang des Verstärkers 521 eingefügt ist. Die Grenzfrequenz dieses Tiefpassfilters ist dabei gleich gewählt wie diejenige des aus den Schaltern 324 und 331 und den Kapazitäten 431 und 441 gebildeten Tiefpassfilters. Um die mit dem aktiven Filter beabsichtigte Wirkung zu erzielen, ist es notwendig, die Phasendrehung auf dem über die Schalter 315 und 316 führenden Pfad so niedrig wie möglich zu halten. Dies kann durch Wahl einer Schaltfrequenz für diese letztgenannten Schalter, welche wesentlich, z.B. viermal höher ist als diejenige der übrigen Schalter, erreicht werden.
Dank der Verwendung je eines in SC-Technik ausgeführten analogen Schieberegisters in den beiden Pfaden, welches gleichzeitig als Tiefpassfilter und als Phasendreh-Glied wirkt, ist es möglich, Phasendrehung und Filterung als integrierte Schaltung ohne zusätzliche Schaltelemente auszuführen. Die übrigen in Figur 1 dargelegten Schaltungsteile lassen sich, wie erwähnt, ebenfalls als integrierte Schaltungen ausführen, so dass der gesamte Auswerter als integrierte Schaltung aufgebaut werden kann.
Die Erfindung ist natürlich nicht an das Ausführungsbeispiel gebunden. Sie kann auch in Verbindung mit Mischschaltungen von anderer als der beschriebenen Art angewendet werden. Ebensowenig ist das Verhältnis der Überlagerungsfrequenz zur auszuwertenden Frequenz, die Zahl der verschiedenen zur Steuerung der Schalter verwendeten Signale und die Zahl der Glieder der Verzögerungsleitung an das Ausführungsbeispiel gebunden.
** WARNING ** beginning of DESC field could overlap end of CLMS **.
PATENT CLAIMS
1. Evaluator for the detection of a high-frequency signal of a certain frequency, in which the signal is supplied to two parallel paths and mixed (31, 32) in each of these paths with a beat signal (5) and in which the two paths resulting intermediate frequency signals (11, 12) are each screened out by a low-pass filter (81, 82), then combined and fed to frequency-selective circuit means (8) which respond to the intermediate frequency, the two superimposition signals (5) being used to suppress secondary reception points phase (61, 62) shifted by 90 are generated and phase shifters (71, 72) are present in order to shift the phase of the two intermediate frequency signals such that the difference between the phase shifts in question is approximately 90, characterized in that
that in each path the low-pass filter (81, 82) and the phase shifter (71, 72) is realized by an analog shift register (FIG. 3) constructed in the technology of the switched capacitances, the two shift registers being constructed at least approximately the same and different Phase shift is effected solely by the selection of the switching times (FIG. 5) when the switches assigned to the capacitors are activated.
2. Evaluator according to claim 1, in which each switch of the shift register operates with a frequency corresponding to the nth part of a fundamental frequency (G) (FIG. 5), where n is an integer, characterized by second circuit means, which consists of a Generate basic frequency (G) n generate control signals, each of which is provided with a part of a series-forming atomic number (S1 ... S4) and which are each in a first during a period of the basic clock and during n-1 periods of the basic clock in one are located in the second binary state, the periods of said first state successively following one another in the case of the control signals having successive ordinal numbers, and the switches (312, 313, 324, 331, 332,
343) are actuated by control signals (S1 ... S4) with successive ordinal numbers, while in the other path (351, 354, 363, 371, 374, 383) they are actuated by control signals (S1 ... S4), the ordinal numbers of which are at least Part do not follow each other, which results in a shift length of different lengths and thus a different phase shift in the shift registers assigned to the two paths.
3. Evaluator according to claim 2, in which the desired difference in the phase shifts in the analog shift registers (Fig. 3) can only be reached approximately with the aid of the assignment of the different control signals to the switches, characterized in that by choosing different values for in the two Shift registers corresponding capacities (411, 412, etc.) the difference mentioned is influenced in the desired sense.
The present invention relates to an evaluator for the detection of a signal of a specific frequency. Such an evaluator, which is built exclusively in the technology of switched capacitances (SC technology) and which can therefore be implemented as an integrated circuit, is described in Swiss Patent No. 655 819. However, this evaluator is particularly suitable for frequencies in the sound and in the lower range. There is a need for such evaluators, which can also process higher frequencies, in particular those used in inductive wireless person search systems, in the band between 10 and 100 kHz.
In order to achieve such a goal, it makes sense to mix the signal to be evaluated preferably with a signal of a superimposed frequency of the same order of magnitude and to evaluate the resulting intermediate frequency signal in the manner described at the beginning.
As is known, the mixture leads to the same intermediate frequency for an input frequency lying both above and below the superimposition frequency by the amount of the intermediate frequency, as a result of which - without taking any special measures - both of these input frequencies are evaluated. The secondary reception point which is not desired in this case is known as the image frequency.
The closest prevention to the reception of the image frequency is an LC circuit as an input filter.
However, such circles take up a lot of space and are relatively expensive. However, reception circuits have become known in which the image frequency can be suppressed without an input filter. For example from the article by E. Langer: A new high-frequency input circuit with inherent signal frequency suppression, published in Frequency, volume 33 (1979) number 7/8, pages 236 ... 239, it has become known to achieve the stated goal with a To achieve circuit in which the input signal is split into two parts, each of these parts runs through a special path and in which the signals of the two paths are combined additively or subtractively. In each of the paths, the signal is mixed with a beat signal and the resulting intermediate frequency is screened out.
In order to suppress the image frequency, both the two superposition signals used for mixing must be shifted by 90 or 2700 against each other, and the phase shifts of the intermediate frequency signals in the two paths must have a difference of 900 or 2700. The reception frequency (above or below the beat frequency) can be selected by a suitable combination of the phase relationships.
Instead of generating two mutually phase-shifted superimposed signals, it is also possible to mix digitally and thereby achieve the phase shift using a single superimposed signal by suitably controlling the clocks of electronic switches. Such a digital mixing device is described for example in the magazine Elelctronics 1978, June 22, page 124.
For shifting the phase of the intermediate frequency in at least one of the paths and for filtering out the intermediate frequency, it is obvious to arrange RC all-pass filters or RC low-pass filters.
It has now been recognized that an analog shift register, which is implemented using switched capacitance technology (SC technology), simultaneously acts as a low-pass filter and can be used to shift the phase, and that the amount of phase shift can be used with the type of control of the shift register can be influenced without affecting the low-pass characteristic.
The present invention relates to an evaluator built using the knowledge described, as described in the introduction and in the preamble of claim 1. The features of this evaluator are listed in the characterizing part of patent claim 1.
The invention will now be described using an exemplary embodiment.
FIG. 1 shows the basic diagram of the evaluator according to the invention.
Figure 2 shows two digital mixer stages with all the details.
Figure 3 shows two analog shift registers with all the details.
Figure 4 shows part of a variant of an analog
Shift registers, this variant corresponding to FIG. 3, in which the bordered part is replaced by FIG. 4.
FIG. 5 shows a basic cycle and four control signals derived from this basic cycle, with which the switches of the mixing stages and the shift register are controlled.
FIG. 6 shows the four control signals shown in FIG. 5 on a small time scale, plus an oscillation of an intermediate frequency signal on the same scale.
FIG. 1 shows an evaluator which does not require a bandpass filter which retains the image frequency. Its structure corresponds to the prior art cited at the beginning. In this evaluator, a reception signal is fed to a preamplifier 4 via an antenna 3. This signal is then distributed over two paths and the mixer 31 (path
1) and 32 (path 2). A superposition signal generated by the generator 5 is fed to two phase shifters 61 and 62, which pass on the two signals to the mixers 31 and 32, the phase shifters acting in such a way that these two signals are shifted in phase by 900 with respect to one another. Instead of two phase shifters, only one could be arranged.
The two intermediate frequency signals emitted by the mixers at points 11 and 12 are now conducted and combined via phase shifters 71 and 72 and low-pass filters 81 and 82. The signal resulting from the addition of the two intermediate frequency signals is amplified in the amplifier 6, brought to a level which is independent of the input signal over a wide range in the limiter 7, screened out in the bandpass 8 and converted into a DC voltage signal in the demodulator 9.
Instead of the bandpass filter 8 and the demodulator 9, an arrangement as described in Swiss Patent No. 655,819 is preferably used. That arrangement can be designed as an integrated circuit.
FIG. 2 shows two digital mixers constructed using the switched capacitance technology (SC technology), to which the output signal of the amplifier 4 is fed. These mixers also take on the function of the associated phase shifter. The upper part of Figure 2 (path 1) thus corresponds to a combination of the switching elements 31 and 61 and the lower part (path 2) corresponds to a combination of the switching elements 32 and 62. The beat signal emitted by the generator 5 is mixed indirectly with the input signal by the shown (electronic) switch work in time with the beat signal. The switches are controlled by the four signals shown in Figure 5 with the order numbers S1 ... S4. These signals are generated from the basic clock G having a basic frequency.
The circuit means serving this purpose may be assumed to be generally known and, since they are not directly related to the invention, are not shown. The frequency of each of the four control signals S1... S4 is a quarter of the basic frequency, each of the control signals being in binary state 1 during one period of the basic clock and in binary state 0 for three periods of the basic clock. These periods of state 1 follow one another in time for the control signals with successive ordinal numbers. The frequency of the control signals corresponds to the beat frequency.
In FIG. 2, the designation of the switches shows the signal with which they are controlled, in that the last digit of the three-digit position number corresponds to the ordinal number (S1 ... S4) of the signal. Under these conditions, each mixer works in principle like a ring modulator, in that the voltage value applied to the input is applied unchanged to the capacitor at the output over the course of a first half period of the beat signal and with the opposite sign in the course of a second half period. With the upper mixer (path 1) this is achieved by switches 113 and 133 on the one hand and 153 and 173 on the other hand conducting during the one half cycle. The capacitor 211 is thus discharged and the capacitor 221 is charged with the voltage present at the output of the amplifier 4.
During the other half-period, after all switches were blocked in an intermediate phase, contacts 111 and 131 on the one hand and 151 and 171 on the other hand are now conductive. The capacitor 211 is now charged with the voltage at the amplifier output, and the capacitor 221 is discharged, the charging current flowing through the switch 131 having the same sign and the discharging current flowing through the switch 171 having the opposite sign of the voltage at the output of the amplifier 4. A difference is thus effective at point 11 and at capacitor 21.
The switches on the lower mixer (path 2), which has exactly the same structure as the upper one, are controlled with control signals S2 and S4, which corresponds to a phase shift of 90 compared to the upper mixer. With signal S4, switches 114 and 134, also 154 and 174 are controlled to be conductive, and with signal S2, switches 112 and 132, further 152 and 172 are influenced. The charging and discharging of the capacitors 212 and 222 therefore takes place in the same way as with the upper mixer, and an intermediate frequency signal is produced at the output 12 and at the capacitor 22, which signal was produced compared to that at the output 11 by mixing with a beat signal shifted in phase by 900 .
It is essential that the output of the amplifier 4 is only ever connected to one of the capacitors 211, 221, 212, 222 at the same time, so that no mutual interference can occur. Under this condition, it is inevitable that the switches leading to one output each switch at the same time, but that there is a time difference of a quarter of the beat signal between the switches assigned to each output.
Since the mixing circuits according to FIG. 2 only contain capacitors and switches, they can be manufactured as integrated circuits.
The analog shift register shown in FIG. 3, which belongs to the first path, takes the place of the phase shifter 71 shown in FIG. 1 and the low-pass filter 81. The shift register belonging to the second path, shown in the lower part of FIG. 3, replaces the switching elements 72 and 82. Each shift register has 7 electronic switches, which are synchronized with the switches of the mixers and must have at least the same switching frequency. In the present exemplary embodiment, the switches of the shift registers are controlled by the same signals described earlier, shown in FIG. 5, by which the switches of the mixers are also actuated. Here, too, the final digit of the position number of the switches indicates the control signal on which they depend.
Five capacitors are arranged between the switches, and in order to compensate for the weakening of the signals when they are shifted, three amplifiers 511, 521 and 531 or
512, 522 and 532 inserted.
From the theory of arrangements with switched capacitances, as for example from the article by R.W. Broderson, P.R. Gray and D.A. Hodges: MOS Switched-Capacitor Filters, published in Proceedings of the IEEE January 1979, pages 61 ... 75, shows that a capacitance that is charged and discharged by two associated switches acts as a resistor thus forms a link of a low-pass filter with a further capacitance.
Each of the shift registers shown in FIG. 3 contains three such low-pass elements, which are formed in the first path from the following elements: 312, 411, 313 and 421; 324, 431, 331 and 441; 332, 451, 343 and 46. The second path is constructed in the same way.
The condition for the correct functioning of the shift register is that all switches are actuated periodically and that two consecutive switches are never conductive at the same time in the sense of the signal flow. The individual sections of the intermediate frequency signal occur periodically with the beat frequency in accordance with the earlier statements. These sections are shifted fastest in the shift register when the spatially consecutive switches are actuated by control signals whose sequence numbers follow one another. If this order is not followed, there is a delay compared to the fastest shift and thus a phase shift.
Since there are four periods of the basic clock within one period of the beat signal, the delay between two spatially consecutive switches can be one to three periods of the basic clock. Compared to the shortest possible delay of one period, there is the possibility of additional delays of one or two periods.
Another general condition for the control of the contacts is the need to operate the two switches 343 and 383 simultaneously so that the signals from the two paths at the input of the amplifier 6 and thus at the capacitor 46 are correctly added.
In the present exemplary embodiment, the beat frequency is fixed at 12/13 of the frequency to be evaluated, which results in an intermediate frequency of 1/13 of the beat frequency and 1/12 of the beat frequency. The intermediate frequency signal resulting at the amplifier 6 is designated by IF in FIG. The signals S1 ... S4 shown above correspond to the signals identified in the same way in FIG. 5, but are shown on the same scale as the intermediate frequency. One period of the intermediate frequency thus accounts for 12 periods of the beat signal and the control signals for the switches. This results in 4.12 = 48 periods of the basic clock cycle per period of the intermediate frequency signal. The phase shift of the intermediate frequency signal by 90 thus corresponds to 12 periods.
The runtime in the lower path must be longer than that in the upper path by this amount. Since there are 6 switches in each path, it would be possible to achieve the 12 period delay if in the lower path each switch was three periods ahead of the previous one, i.e. would be delayed by two more than in the first path. However, this contradicts the previously mentioned boundary conditions, according to which the time of actuation of switches 131 and 171 must be shifted by a single period from the time of contacts 132 and 172, while switches 343 and 383 must be actuated at the same time. Under these conditions, only an additional delay in the second path compared to the first of 5 x 2 + 1 = 11 periods can be achieved.
This can be accomplished with a signal sequence S2 (132, 172; Fig. 2), S1 (351), S4 (354), S3 (363), S1 (371), S4 (374) and S3 (383). The additional delay of only one period then results between switches 363 and 371. In the remaining cases, this additional delay is two periods.
Since the difference in the phase rotation in the two paths deviates a little from the nominal value of 90 under the aforementioned conditions, the suppression of the image frequency is not completely successful if the two paths are constructed exactly the same. By choosing a different cut-off frequency for the two low-pass filters, however, the image frequency can nevertheless be suppressed to an extent that is sufficient for practical use. The different setting of the limit frequency is achieved by choosing slightly different values for the corresponding capacities in the two paths.
In order to improve the low-pass characteristic of the two shift registers, a part of the filter can be designed as an active filter, whereby a better pole quality can be achieved. In the first path, this can be achieved, for example, by replacing the part with a dash-dot line by the circuit shown in FIG. The connection of the capacitor 421, which in the normal embodiment (FIG. 3) is connected to ground, is connected to the output of the amplifier 541.
Between the output of the amplifier 521 and the input of the amplifier 541 there is a low-pass filter formed from the capacitors 461 and 471 and the switches 315 and 316 in between, which is thus inserted between the capacitor 421 and the output of the amplifier 521. The cut-off frequency of this low-pass filter is chosen to be the same as that of the low-pass filter formed from switches 324 and 331 and capacitors 431 and 441. In order to achieve the effect intended with the active filter, it is necessary to keep the phase rotation as low as possible on the path via switches 315 and 316. This can be done by choosing a switching frequency for these latter switches, which is essential, e.g. four times higher than that of the other switches.
Thanks to the use of an analog shift register implemented in SC technology in each of the two paths, which acts simultaneously as a low-pass filter and as a phase shift element, it is possible to carry out phase shift and filtering as an integrated circuit without additional switching elements. As mentioned, the remaining circuit parts shown in FIG. 1 can also be implemented as integrated circuits, so that the entire evaluator can be constructed as an integrated circuit.
The invention is of course not tied to the exemplary embodiment. It can also be used in conjunction with mixing circuits of a type other than that described. The ratio of the superimposition frequency to the frequency to be evaluated, the number of different signals used to control the switches and the number of elements of the delay line are likewise not tied to the exemplary embodiment.