**WARNUNG** Anfang DESC Feld konnte Ende CLMS uberlappen **.
PATENTANSPRUCH
Einrichtung zur digitalen Steuerung eines mit steuerbaren Gleichrichtern bestückten Gleichstrom-Umrichters, mit einem Decoder (1), dessen zwei erste Ausgänge (24, 25) für zeitlich zueinander verschobene Steuerimpulse über eine UND-Glieder (10, 11, 12, 13, 14, 15) aufweisende Steuerim- puls-Schalteinheit (7) mit den Steuerelektroden der steuerbaren Gleichrichter (18, 20, 22, 23) verbunden sind und von dessen Informationseingängen (3, 5) die ersten Informationseingänge (3) mit den Informationsausgängen eines Taktzählers (2) und die zweiten Informationseingänge (5) mit den Informationsausgängen eines reversierbaren Zählers (4) verbunden sind, wobei der Taktzähler (2) mit dem Ausgang eines Steuergenerators (6) verbunden ist und zwei getrennte Ausgänge (19, 21) für zeitlich zueinander unverschobene Steuerimpulse aufweist,
wobei mindestens ein zweiter zur Umschaltung von Regelstufen bestimmter Ausgang (39) des Decoders (1) mit mindestens einem Eingang einer Anpassungseinheit (9) verbunden ist, die eine Vorzeichen-Flipflop-Schaltung (26) aufweist und deren weitere Eingänge mit den Ausgängen (31, 32, 40) einer Steuereinheit (8) verbunden sind, von denen der erste Ausgang (31) für die Positionswahl, der zweite (32) für die Rückstellung und der dritte (40) für die Startstellung des reversierbaren Zählers (4) bzw.
des Steuergenerators (6) bestimmt ist, wobei die einen Ausgänge der Anpassungseinheit (9) mit einem Summationseingang (33) und einem Subtraktionseingang (34) des reversierbaren Zählers (4) und deren anderen Ausgängen mit Eingängen der Schalteinheit (7) verbunden sind, dadurch gekennzeichnet, dass die Anpassungseinheit (9) ferner vier UND-Glieder (27, 28, 29, 30) und die Steuerimpuls-Schalteinheit (7) zwei Flipflop-Glieder (16, 17) mit Zähleingängen und sechs UND-Glieder (10, 11, 12, 13, 14, 15) aufweist, von denen das erste UND-Glied (10) mit seinem Ausgang mit dem ersten der getrennten Ausgänge (19) des Taktzählers (2), mit dem Eingang des ersten Flipflop Gliedes (16) und mit der Steuerelektrode des ersten steuerbaren Gleichrichters (18) verbunden ist, dass der Ausgang des zweiten UND-Gliedes (11) mit dem zweiten der Ausgänge (21) des Taktzählers (2),
mit dem Eingang des zweiten Flipflop-Gliedes (17) und mit der Steuerelektrode des zweiten steuerbaren Gleichrichters (20) verbunden ist, dass das dritte UND-Glied (12) mit seinem Ausgang mit der Steuerelektrode des dritten steuerbaren Gleichrichters (22) und mit seinem ersten Eingang mit dem Ausgang des zweiten Flipflop-Gliedes (17) verbunden ist, dass das vierte UND-Glied (13) mit seinem Ausgang mit der Steuerelektrode des vierten steuerbaren Gleichrichters (23) und mit seinem ersten Eingang mit dem Ausgang des erstenFlipflop-Gliedes (16) verbunden ist, dass das fünfte UND-Glied (14) mit seinem Ausgang mit den Steuerelektroden des ersten und des dritten steuerbaren Gleichrichters (18 bzw.
22) und mit seinem ersten Eingang mit dem einen der ersten Ausgänge (24) des Decoders (1) und mit dem ersten Eingang des zweiten UND-Gliedes (11) ver- bunden ist, dass das sechste UND-Glied (15) mit seinem Ausgang mit den Steuerelektroden des zweiten und des vierten steuerbaren Gleichrichters (20 bzw.
23) und mit seinem ersten Eingang mit dem anderen der ersten Ausgänge (25) des Decoders (1) und mit dem ersten Eingang des ersten UND-Gliedes (10) verbunden ist, dass in der Anpassungseinheit (9) die ersten Eingänge des ersten und des zweiten UND-Gliedes (28, 29) mit dem ersten Ausgang (31) der Steuereinheit (8), die ersten Eingänge des dritten und des vierten UND-Gliedes (29, 30) mit dem zweiten Ausgang (32) der Steuereinheit (8), die Ausgänge des zweiten und des vierten UND-Gliedes (28, 30) mit dem Summationseingang (33) und die Ausgänge des ersten und des dritten UND-Gliedes (27, 29) mit dem Subtraktionseingang (34) des reversierbaren Zählers (4) verbunden sind, dessen Löscheingang (35) mit einem ersten Steuerimpuls-Ausgang (36) zur Umschaltung von Regelstufen des Decoders (1) und mit einem ersten getrennten Eingang (37) des Vorzeichen-Flipflop-Gliedes (26) verbunden ist,
dessen zweiter getrennter Eingang (38) mit einem zweiten Steuerimpuls-Ausgang (39) zur Umschaltung von Regelstufen des Decoders (I) und mit dem dritten Ausgang (40) der Steuereinheit (8) verbunden ist, dass der erste getrennte Ausgang (42) des Vorzeichen-Flipflop-Gliedes (26) mit den zweiten Eingängen des zweiten und dritten UND-Gliedes (28, 29) der Anpassungseinheit (9) und mit den zweiten Eingängen des ersten, zweiten, dritten und vierten UND-Gliedes (10, 11, 12, 13) der Schalteinheit (7) verbunden ist, und dass der zweite getrennte Ausgang )43) des Vorzeichen-Flipflop-Gliedes (26) mit den zweiten Eingängen des ersten und vierten UND-Gliedes (27, 30) der Anpassungseinheit (9) und mit den zweiten Eingängen des fünften und sechsten UND-Gliedes (14, 15) der Schalteinheit (7) verbunden ist.
Die Erfindung betrifft eine Einrichtung nach dem Oberbegriff des Patentanspruchs. Die steuerbaren Gleichrichter können Gasentladungsröhren oder Halbleiter mit einer Steuerelektrode sein. Insbesondere werden als Halbleiter Thyristoren verwendet.
Eine solche, beispielsweise aus dem SU-Urheberschein 394907 (Klasse H 02 p 13/16) bekannte Einrichtung dient insbesondere zur Regelung der Drehzahl von Gleichstrommaschinen im elektrischen Zugbetrieb, von industriellen elektrischen Antrieben sowie zur Regelung der Spannung an einer induktiven Wirklast.
Bei der bekannten Einrichtung werden in Abhängigkeit vom Schaltzustand des Vorzeichen-Flipflop-Gliedes der Anpassungseinheit die zwei Ausgänge für zeitlich verschobene Steuerimpulse des Decoders über eine vier UND-Schaltungen enthaltende Schalteinheit entweder an die Steuerelektroden des einen Thyristorpaares (beim Start der Regelung) oder in Verlauf der Regelung an den Steuerelektroden des zweiten Thyristorpaares angeschlossen.
Die getrennten Ausgänge für zeitlich unverschobene Steuerimpulse des Taktzählers sind in sämtlichen Regelstufen stets an die Steuerelektroden des dritten Paares von in Gegenphase liegenden Thyristoren des Umrichters angeschlossen.
Dies gestattet es jedoch nicht, einen Anschluss der Ausgänge für zeitlich verschobene Steuerimpulse des Decoders an die Steuerelektroden der Thyristoren, die stets mit den Ausgängen des Taktzählers verbunden sind, einen Anschluss der letzteren an die Steuerelektroden der Thyristoren zu ermöglichen, an denen zeitlich verschobene Steuerimpulse von den Ausgängen des Decoders eintreffen. Eine solche Einrichtung ermöglicht keine Änderung der Reihenfolge des Eintreffens der Steuerimpulse an den Steuerelektroden samtlicher Thyristoren des Umrichters.
Somit ist keine digitale Steuerung des Thyristor-Impuls Stromrichters mit einem gemeinsamen Schaltblock unter vorheriger Umladung eines Kommutierungskondensators ohne Hauptthyristoren möglich. Ein derartiger Umrichter weist einen breiten Regelbereich für die Drehzahl der Gleichstrommaschinen im elektrischen Zugbetrieb und bei industriellen Elektroantrieben mit minimalen Kennwerten von Masse und Abmessungen für die Schalteinrichtung auf.
Der Erfindung liegt die Aufgabe zugrunde, eine Einrichtung der eingangs genannten Art zu schaffen, welche eine digitale Steuerung eines mit steuerbaren Gleichrichters bestückten Gleichstrom-Umrichters mit einem gemeinsamen Schaltblock unter vorheriger Umladung eines Kommutierungskondensators ohne Hauptthyristoren ermöglicht.
Die gestellte Aufgabe wird erfindungsgemäss durch die
im kennzeichnenden Teil des Patentanspruchs angegebenen Merkmale gelöst.
Bei der erfindungsgemässen Lösung erlauben es die Schalteinheit und die Anpassungseinheit, dass die Ausgänge für zeitlich verschobene Steuerimpulse des Decoders an die mit den Ausgängen des Taktzählers stets gekoppelten Steuerelektroden der steuerbaren Gleichrichter und die Ausgänge des Taktzählers an die Steuerelektroden des steuerbaren Gleichrichters des Umrichters angeschlossen werden, an denen die zeitlich verschobenen Steuerimpulse von den Ausgängen des Decoders eintreffen, sowie die Reihenfolge des Eintreffens der Steuerimpulse an den Steuerelektroden sämtlicher steuerbarer Gleichrichter des Umrichters zu ändern.
Anhand der Zeichnungen wird ein Ausführungsbeispiel der Erfindung näher erläutert. Es zeigt:
Fig. 1 ein Blockschaltbild einer Einrichtung zur digitalen Steuerung eines mit Thyristoren bestückten Gleichstrom Umrichters, Fig. 2a 2b, 2c ein Diagramm der Abhängigkeit der Spannung von der Zeit an verschiedenen Elementen des gesteuerten Umrichters in der ersten Regelstufe und Fig. 3a, 3b, 3c ein Diagramm der Abhängigkeit der Spannung von der Zeit an den gleichen Elementen des gesteuerten Umrichters in der zweiten Regelstufe.
Die in der Figur 1 dargestellte Einrichtung zur digitalen Steuerung des mit Thyristoren bestückten Gleichstrom Umrichters weist einen Decoder 1 sowie einen Taktzähler 2 auf, dessen Informationsausgänge mit den ersten Informationseingängen 3 des Decoders 1 verbunden sind. Die Ausgänge eines reversierbaren Zählers 4 sind mit den zweiten Informationseingängen 5 des Decoders 1 verbunden. (Steuergenerator 6) Der Ausgang eines (...) mit dem Eingang des Taktzählers 2 verbunden.
Die Einrichtung enthält auch eine Schalteinheit 7 für Steuerimpulse, eine Eingangssignale liefernde Steuereinheit 8 und eine Anpassungseinheit 9 für die Schaltzustände der Schalteinheit 7 und des Reversierzählers 4 sowie für den Schaltzustand der Steuereinheit 8.
Die Schalteinheit 7 enthält UND-Schaltungen 10, 11, 12, 13, 14 und 15 sowie Flipflops 16 und 17 mit Zähleingängen.
Der Ausgang der ersten UND-Schaltung 10 ist mit der an den ersten getrennten, auch mit dem Eingang des ersten Flipflops 16 gekoppelten Ausgang 19 des Taktzählers 2 angeschlossenen Steuerelektrode eines ersten Thyristors 18 verbunden.
Der Ausgang der zweiten UND-Schaltung 11 ist mit der an den zweiten getrennten, auch mit dem Eingang des zweiten Flipflops 17 gekoppelten Ausgang 21 des Taktzählers 2 angeschlossenen Steuerelektrode eines zweiten Thyristors 20 des Umrichters verbunden.
Der Ausgang der dritten UND-Schaltung 12 ist mit der Steuerelektrode eines dritten Thyristors 22 des Umrichters verbunden, wahrend der erste Eingang dieser UND-Schaltung 12 an den Ausgang des zweiten Flipflops 17 angeschlossen ist.
Der Ausgang der vierten UND-Schaltung 13 ist mit der Steuerelektrode eines vierten Thyristros 23 des Umrichters gekoppelt, während der erste Eingang dieser UND-Schaltung 13 an den Ausgang des ersten Flipflops 16 angeschlossen ist.
Der Ausgang der UND-Schaltung 14 ist mit den Steuerelektroden des ersten Thyristors 18 und des dritten Thyristors 22 des Umrichters verbunden, während der erste Eingang dieser UND-Schaltung 14 an den ersten, auch an den ersten Eingang der UND-Schaltung 11 angeschlossenen Ausgang 24 für Steuerimpulse des Decoders 1 geschaltet ist.
Der Ausgang der UND-Schaltung 15 ist mit den Steuerelektroden des zweiten Thyristors 20 und des vierten Thyristors 23 des Umrichters verbunden, während der erste Eingang dieser UND-Schaltung 15 an den zweiten, auch an den ersten Eingang der UND-Schaltung 10 angeschlossenen Ausgang 25 für Steuerimpulse des Decoders 1 geschaltet ist.
Die Anpassungseinheit 9 enthält ein Vorzeichen-Flipflop 26 sowie UND-Schaltungen 27, 28, 29 und 30.
Die ersten Eingänge der UND-Schaltung 27 und 28 sind an einen Ausgang 31 für eine Wahl von Positionen der Steuereinheit 8 und die ersten Eingänger der UND-Schaltung 29 und 30 an einen Ausgang 32 für eine Rückstellung von Positionen der Steuereinheit 8 gelegt.
Die Ausgänge der UND-Schaltung 28 und 30 sind an einen Summationseingang 33 des Resersierzählers 4 angeschlossen, dessen Subtraktionseingang 34 mit den Ausgängen der UND-Schaltungen 27 und 29 in Verbindung steht, während der Löscheingang 35 des Reversierzählers 4 an den ersten, auch an den ersten getrennten Eingang 37 des Vorzeichen-Flipflops 26 geschalteten Ausgang 36 für Steuerimpulse zur Umschaltung von Regelstufen des Decoders 1 angeschlossen ist.
Der zweite getrennte Eingang 38 des Vorzeichen-Flipflops 26 ist mit dem zweiten Ausgang 39 für Steuerimpulse zur Umschaltung von Regelstufen des Decoders 1 und mit einem Ausgang 40 zur Einstellung des Anfangszustandes der Steuereinheit 8 verbunden.
Der Ausgang 40 zur Einstellung des Anfangszustandes der Steuereinheit 8 ist auch an einen Eingang 41 zur Einstellung des Anfangszustandes des Reversierzählers 4 und an die Eingänge zur Einstellung des Anfangszustandes des Steuergenerators 6 angeschlossen.
Der erste getrennte Ausgang 42 des Vorzeichen-Flipflops 26 ist mit den zweiten Eingängen der UND-Schaltungen 10, 11, 12, 13, 28 und 29 verbunden und der zweite getrennte Ausgang 43 des Vorzeichen-Flipflops 26 an die zweiten Eingänge der UND-Schaltungen 14, 15, 27 und 30 angeschlossen.
Ausser den Thyristoren 18, 20, 22 und 23 weist der Thyristor-Impuls-Umrichter einen in einen Diagonalzweig einer durch die genannten gesteuerten Thyristoren 18, 20, 22 und 23 gebildeten Brücke liegenden Kommutierungskondensator 44 auf. Die Thyristoren 18 und 20 sind durch aus Schaltdioden 45 und 46 und -drosseln 47 und 48 bestehende Schaltkreise überbrückt.
Im Stromkreis des Thyristors 22 liegt eine aus einer durch eine Diode 51 geshunteten Reihenschaltung von einem Anker 49 und einer Erregerwicklung 50 bestehende Belastung.
Im Stromkreis des Thyristors 23 liegt eine aus einer durch eine Diode 54 geshunteten Reihenschaltung von einem Anker 52 und einer Erregerwicklung 53 bestehende Belastung.
Fig. 2 zeigt Diagramme der ersten Regelstufe für: a) Spannungsimpulse 55, 56, 57 und 58 an den Steuerelektroden der Thyristoren 18, 20, 22 und 23 (Fig. 1) in Abhängigkeit von der Zeit t; b) Spannung U am Kommutierungskondensator 44 (Fig.
1) in Abhängigkeit von der Zeit t; c) Spannung U an der Belastung in Abhängigkeit von der Zeit.
Fig. 3 zeigt Diagramme der zweiten Regelstufe für: a) Spannungsimpulse 59, 60, 61 und 62 an den Steuerelektroden der Thyristoren 18, 20, 22 und 23 (Fig. 1) in Abhängigkeit von der Zeit t; b) Spannung U am Kommutierungskondensator 44 (Fig.
1) in Abhängigkeit von der Zeit t; c) Spannung U an der Belastung in Abhängigkeit von der Zeit.
Die erfindungsgemässe Einrichtung arbeitet wie folgt.
Im ersten Zeitmoment gelangt vom Ausgang 40 (Fig. 1) der Steuereinheit 8 auf den Eingang 41 des Reversierzählers 4 und auf den Eingang des Steuergenerators 6 ein die letzteren in den Ausgangszustand einstellendes Signal. Gleichzeitig wird dieses Signal auf den getrennten Eingang 38 des Vorzeichen-Flipflops 26 gegeben, wodurch das letztere in einen stabilen Zustand gebracht wird, bei dem ein Signal am getrennten Ausgang 43 des Vorzeichen-Flipflops 26 auftritt.
Am Eingang des Taktzählers 2 beginnen vom Ausgang des Steuergenerators 6 unablässig Taktimpulse mit einer in Abhängigkeit vom Wert der Arbeitsfrequenz der Thyristoren 18,20,22 und 23 des gesteuerten Umrichters und von der Stellenzahl der Zähler 2 und 4 gewählten Frequenz einzutreffen.
Unter der Wirkung dieser Taktimpulse ändert sich der Schaltzustand der Flipflops des Taktzählers 2, und von dessen getrennten Ausgängen 19 und 21 beginnen an den Steuerelektroden der Thyristoren 18 und 20 zeitlich unverschobene Impulse mit einer der Arbeitsfrequenz der genannten Thyristoren 18, 20 22 und 23 gleichen Frequenz einzutreffen. Hierbei erscheint in der ersten halben Folgeperiode dieser zeitlich unverschobenen Steuerimpulse ein Impuls am Ausgang 19 des Zählers 2 und in der zweiten Halbperiode am Ausgang 21 des Taktzählers 2.
Im Zeitmoment t (Fig. 2, Diagramm a) trifft also auf die Steuerelektrode des ersten Thyristors 18 ein diesen Thyristor 18 öffnender Impuls 55 (Fig. 2, Diagramm a) auf. Hierbei wird der Kommutierungskondensator 44 auf die umgekehrte Polarität über den Stromkreis Kondensator 44, Schaltdiode 46, Schaltdrossel 48, Thyristor 18 umgeladen.
Im Zusammenhang damit, dass der Thyristor 22 der Brücke geschlossen ist, wird an den Anker 49 und an die Erregerwicklung 50 keine Spannung angelegt. Der Spannungswert am Kondensator 44 wird nach dessen Umladung auf die umgekehrte Polarität wegen der Verluste am Wirkwiderstand des Umladekreises unterhalb der Urspannung Uo (Fig. 2, Diagramm b) um einen Spannungswert von AU liegen.
In der ersten Regelstufe wird in der ersten Halbperiode an die Belastung eine minimale Spannung bei einem maximalen Abstand zwischen der Zündung des Thyristors 18 und der gleichzeitigen Zündung der Thyristoren 18 und 22 angelegt sein, was durch eine maximale zeitliche Verschiebung zwischen den vom getrennten Ausgang 19 des Taktzählers 2 und den vom Ausgang 25 des Decoders 1 folgenden Impulsen erreicht wird.
In der zweiten Halbperiode wird diese minimale Spannung an die Belastung bei einem maximalen Abstand zwischen der Zündung des Thyristors 20 und der gleichzeitigen Zündung der Thyristoren 20 und 23 angelegt sein, was sich durch eine maximale zeitliche Verschiebung zwischen den vom getrennten Ausgang 21 des Taktzählers 2 und den vom Ausgang 24 des Decoders 1 folgenden Impulsen erreichen lässt.
Bei Eintreffen eines Signals vom Ausgang 31 der Steuereinheit 8 am Eingang der UND-Schaltung 27, an deren anderen Eingang ein Signal vom getrennten Ausgang 43 des Vorzeichen-Flipflops 26 gegeben wird, wird die UND-Schaltung 27 leitend und lässt zum Subtraktionseingang 34 des Reversierzählers 4 ein den Schaltzustand der Flipflops des letzteren änderndes Signal durch.
Bei einer Konzidenz der Schaltzustände der Zähler 2 und 4 beginnen von den Ausgängen 24 und 25 des Decoders 1 Impulse zu folgen. Diese Impulse sind gegeneinander um 1800 versetzt und zeitlich bezüglich der von den Ausgängen
19 und 21 des Taktzählers 2 gegebenen Impulse um einen Wert umgekehrt proportional zum Produkt aus der Diskretheit der Quantisierung der Schaltperiode der Thyristoren 18, 20, 22 und 23 und der Anzahl der am Subtraktionseingang 34 des Reversierzählers 4 eintreffenden Impulse verschoben.
Der Impuls vom Ausgang 24 des Decoders 1 gelangt auf den Eingang der UND-Schaltung 14, auf deren anderen Eingang ein Signal vom Ausgang 43 des Vorzeichen-Flipflops 26 geliefert wird. Die UND-Schaltung 14 schaltet durch und lässt zum Zeitpunkt t2 (Fig. 2, Diagramm a) einen Impuls 56 gleichzeitig zu den Steuerelektroden der Thyristoren 18 und 22 durch.
Bei einer gleichzeitigen Zündung der Thyristoren 18 und 22 wird der Kommutierungskondensator 44 zustätzlich auf die Urspannung über den Stromkreis Anker 49, Erregerwicklung 50 und Speisequelle aufgeladen. In diesem Augenblick wird an die Belastung eine Spannung gleich AU (Fig. 2, Diagramm b) angelegt sein.
Im weiteren trifft nach Ablauf der ersten Folge-Halbperiode der zeitlich unverschobenen Impulse zum Zeitpunkt t3 (Fig. 2, Diagramm a) vom Ausgang 21 des Taktzählers 2 auf die Steuerelektrode des Thyristors 20 ein Impuls 57 (Fig. 2, Diagramm a) auf, der zum Zeitpunkt t3 den Thyristor 20 öffnet.
Hierbei beginnt sich der Kondensator 44 auf die umgekehrte Polarität über den Stromkreis Schaltdiode 45, Schaltdrossel 47 und Thyristor 20 umzuladen. Der Spannungswert am Kondensator 44 wird nach dessen Umladung auf die umgekehrte Polarität unterhalb der Urspannung Uo (Fig. 2, Diagramm b) um einen den Verlusten am Wirkwiderstand des Umladekreises entsprechenden Spannungswert AU liegen.
Nach Ablauf der halben Folgeperiode der zeitlich verschobenen Steuerimpulse gelangt der nächste, am Ausgang 25 des Decoders 1 auftretende Impuls auf den Eingang der UND-Schaltung 15, auf deren anderen Eingang ein Signal vom Ausgang 43 des Vorzeichen-Flipflops 26 gegeben wird.
Die UND-Schaltung 15 wird zum Zeitpunkt t4 (Fig. 2, Diagramm a) leitend und lässt einen Impuls 58 gleichzeitig zu den Steuerelektroden der Thyristoren 20 und 23 durch.
Hierbei lädt sich der Kommutierungskondensator 44 zusätzlich auf die Urspannung über einen Stromkreis Anker 52, Erregerwicklung 53 und Speisequelle auf.
In der Pausenzeit zwischen den Impulsen wird der Laststrom über die Rückwärtsdioden 51 und 54 aufrechterhalten.
Bei einer weiteren Ankunft der Signale vom Ausgang 31 der Steuereinheit 8 am Subtraktionseingang 34 des Reversierzählers 4 erfolgt eine Änderung seines Schaltzustandes, und bei einer Koinzidenz der Zustände des Taktzählers 2 und des Reversierzählers 4 nimmt die zeitliche Verschiebung zwischen den von den Ausgängen 19 und 21 des Zählers 2 kommenden und den von den Ausgängen 24 und 25 des Decoders 1 gegebenen Impulsen ab. Die Verringerung dieses Abstandes entspricht der Zunahme einer der Belastung zugeführten Spannung.
Bei einem minimalen, der von der Stellenzahl der Zähler 2 und 4 abhängigen Diskretheit der Quantisierung der Schaltperiode der Thyristoren 18,20 22 und 23 gleichen Abstand tritt am Ausgang 36 des Decoders 1 ein Signal auf.
Das letzgenannte trifft am getrennten Eingang 37 des Vorzeichen-Flipflops 26 ein und führt dieses in den anderen stabilen, durch die Erscheinung eines Signals am Ausgang 42 und dessen Verschwinden vom Ausgang 43 bestimmten Schaltzustand.
Indem das Signal vom Ausgang 36 des Decoders 1 am Eingang 35 des Reversierzählers 4 eintrifft, führt es diesen gleichzeitig in den Anfangszustand für die zweite Regelstufe über.
Die Steuersignale werden, indem sie im einem fort vom Ausgang 31 der Steuereinheit 8 eintreffen, über die UND Schaltung 28, an deren anderem Eingang ein Signal vom Ausgang 42 des Vorzeichen-Flipflops 26 eintrifft, auf den Summationseingang 33 des Reversierzählers 4 gegeben, in dem mit der Operation einer Addition begonnen wird.
Das Signal vom Ausgang 42 des Vorzeichen-Flipflops 26 trifft auch an den Eingängen der UND-Schaltung 10, 11, 12 und 13 ein.
In der zweiten Regelstufe wird ein Impuls vom Ausgang 19 des Taktzählers 2 auf den Eingang des Flipflops 16 gegeben, wobei der erste Impuls am Eingang des Flipflops 16 auf die Signalausgabe vorbereitet, der nächste auf den Eingang des Flipflops 16 gelieferte Impuls ein Ausgangssignal beim letzteren auslöst, der nachfolgende Eingangsimpuls des Flipflops 16 in einen Schaltzustand überführt, bei dem an dessen Ausgang ein Signal ausbleibt usw.
Das Flipflop 16 wird also durch jeden zweiten Impuls an dessen Eingang ausgelöst. In ähnlicher Weise arbeitet das Fli pflop 17.
Bei Auftreten eines Signals am Ausgang des Flipflops 16 kommt dieses Signal zur Steuerelektrode des Thyristors 23 über die UND-Schaltung 13 durch, an deren anderem Eingang ein Signal vom Ausgang 42 des Vorzeichen-Flipflops 26 anliegt.
Im Zeitmoment ts (Fig. 3, Diagramm a) wird ein Impuls 59 gleichzeitig auf die Steuerelektroden der Thyristoren 18 und 23 gegeben.
Die Thyristoren 18 und 23 öffnen, und an die aus der Wicklung 53 und dem Anker 52 bestehende Belastung wird die Spannung einer Speisequelle (Fig. 3, Diagramm c) angelegt. Um diese Zeit wird mit der Umladung (Fig. 3, Diagramme b) des Kondensators 44 begonnen.
In der zweiten Regelstufe erfolgt in der ersten Halbperiode eine Vergrösserung der zeitlichen Verschiebung zwischen den an den Thyristoren 18 und 23 ankommenden und den auf den Thyristor 20 gegebenen Impulsen. In der zweiten Halbperiode der zweiten Regelstufe erfolgt eine Vergrösserung der zeitlichen Verschiebung zwischen den an die Thyristoren 20 und 22 und den an den Thyristor 18 gelieferten Impulsen.
Bei einer Koinzidenz der Schaltzustände der Flipflops des Taktzählers 2 und der Flipflops des Reversierzählers 4 erscheint am Ausgang 24 des Decoders 1 ein Impuls, der zur Steuerelektrode des Thyristors 20 über die UND-Schaltung 11 durchkommt, an deren anderem Eingang ein Signal vom Ausgang 42 des Vorzeichen-Flipflops 26 eintrifft.
Zugleich wird derselbe Impuls vom Ausgang der UND Schaltung 11 auf den Eingang des Flipflops 17 mit einem Recheneingang gegeben, wodurch dieses in einen Schaltzustand überführt wird, bei dem ein Signal am Ausgang des Flip flops 17 ausbleibt; d.h. das Flipflop 17 wird auf die Erscheinung eines Signals an dessen Ausgang nach der Ankunft am Eingang des nächsten Impulses vorbereitet.
Zum Zeitpunkt t6 (Fig. 3, Diagramm a) öffnet ein Impuls 60 den Thyristor 20, an den Thyristor 18 wird die Rückspannung des umgeladenen (Fig. 3, Diagramm b) Kondensator 44 angelegt, während an die aus der Erregerwicklung 53 und dem Anker 52 zusammengesetzte Last eine Summenspannung der Speisequelle und des Kondenssators 44 angelegt wird.
Ist die durch die Diode 45 und die Drossel 47 erfolgende Umladung des Kondensators 44 (Fig. 3, Diagramm b) zu Ende, hört die Spannungszufuhr zur Belastung (Zeitpunkt t,) auf.
Nach Ablauf der ersten halben Folgeperiode der zeitlich unverschobenen Steuerimpulse erscheint am Ausgang 21 des Taktzählers 2 der nächste, gleichzeitig an der Steuerelektrode des Thyristors 20 und am Zähleingang des zur Signalausgabe an dessen Ausgang bereiten Flipflops 17 eintreffende Impuls.
Beim Eintreffen des Impulses am Eingang des Flipflops 17 kommt ein Signal vom Ausgang des letzteren zur Steuerelektrode des Thyristors 22 über die UND-Schaltung 12 durch, an deren anderen Eingang ein Signal vom getrennten Ausgang 42 des Vorzeichen-Flipflops 26 geliefert wird.
Im Zeitmoment ts (Fig. 3, Diagramm a) zündet also ein Impuls 61 gleichzeitig die Thyristoren 20 und 22, wobei an die aus der Wicklung 50 und dem Anker 49 bestehende Belastung die Spannung der Speisequelle (Fig. 3, Diagramm c) angelegt wird, und es kommt zur Umladung (Fig. 3, Diagramm b) des Kondensators 44 auf die umgekehrte Polarität über die Diode 45 und die Drossel 47.
Nach Ablauf der ersten halben Folgeperiode der zeitlich verschobenen Steuerimpulse tritt am Ausgang 25 des Decoders 1 bei einer Koinzidenz der Zustände der Flipflops des Taktzählers 2 und der Flipflops des Reversierzählers 4 ein nächster Impuls auf.
Dieser Impuls kommt zur Steuerelektorde des Thyristors 18 über die UND-Schaltung 10 durch, an deren anderem Eingang ein Signal vom Ausgang 42 des Vorzeichen-Flipflops 26 eintrifft.
Zugleich gelangt dieser Impuls auf den Zähleingang des Flipflops 16, wodurch dieses in einen Schaltzustand übergeführt wird, bei dem ein Signal am Ausgang des Flipflops 16 fehlt, d.h. das Flipflop 16 wird auf das Erscheinen eines Signals an dessen Ausgang nach der Ankunft des nächsten Impulses an dessen Eingang vorbereitet.
In diesem Zeitmoment ts (Fig. 3, Diagramm a) wird unter der Einwirkung eines Impulses 62 der Thyristor 18 gezündet, an den Thyristor 20 eine Rückspannung des mit seiner Umladung (Fig. 3, Diagramm b) zu Ende gekommenen Kondensators 44 und an die aus der Wicklung 53 und dem Anker 52 zusammengesetzte Belastung die Spannung der Speisequelle und des Kondensators 44 angelegt.
Bei einer weiteren Ankunft der Signale vom Ausgang 31 der Steuereinheit 8 am Summationseingang 33 des Reversierzählers 4 erfolgt eine Änderung seines Schaltzustandes, und bei einer Koinzidenz der Schaltzustände des Taktzählers 2 und des Reversierzählers 4 nimmt die zeitliche Verschiebung zwischen den von den Ausgängen 19 und 21 des Zählers 2 kommenden Impulsen und den von den Ausgängen 24 und 25 des Decoders 1 gelieferten Impulsen zu. Die Vergrösserung dieses Abstandes entspricht einer Vergrösserung der zur Belastung zugeführten Spannung.
Bei Erreichen der letzten Regelstufe erfolgt eine Fixierung der Position.
Zur Verwirklichung einer Rückstellung von Positionen wird vom Ausgang 32 der Steuereinheit 8 ein Signal für eine Rückstellung von Positionen gegeben, das am Eingang der UND-Schaltung 29 eintrifft, an deren anderen Eingang ein Signal vom getrennten Ausgang 42 des Vorzeichen-Flipflops 26 gegeben wird. Hierbei kommt vom Ausgang der UND Schaltung 29 ein Signal auf den Subtraktionseingang 34 des Reversierzählers 4 und führt die Flipflops des letzteren in einen entsprechenden Schaltzustand.
Bei einer Koinzidenz der Schaltzustände der Flipflops des Zählers 4 mit den Schaltzuständen der Flipflops des Taktzählers 2 erfolgen eine Abnahme der zeitlichen Verschiebung in der Ankunft der Impulse vom Ausgang 19 des Zählers 2 in bezug auf die an der Steuerelektrode des Thyristors 22 ankommenden Impulse sowie eine Verringerung des Abstandes zwischen den auf die Steuerelektrode des Thyristors 20 gegebenen Impulsen und den an der Steuerelektrode des Thyristors 23 eintreffenden Impulsen.
Mit jedem nachfolgenden, vom Ausgang 32 der Steuereinheit 8 kommenden Signal wird die Impulsdauer der Ausgangsspannung um den Betrag der Diskretheit der Quantelung abnehmen.
Nach Abschluss der zweiten Regelstufe, bei der zur Herabsetzung des Spannungspegels an der Belastung eine Verringerung des Zeitabstandes bei der Zündung der entsprechenden Thyristoren des Umrichters benötigt wurde, erscheint zum Übergang auf die erste Regelstufe am Ausgang 39 des Decoders 1 ein Signal. Das letztere, indem es am getrennten Eingang 38 des Vorzeichen-Flipflops 26 eintrifft, führt dieses in den anderen stabilen Schaltzustand. Hierbei verschwindet das Signal am getrennten Ausgang 42.
Zur Verringerung der Ausgangsspannung des Umrichters in der ersten Regelstufe werden der Abstand zwischen der Zündung des Thyristors 18 und der gleichzeitigen Zündung der Thyristoren 18 und 22 sowie der Abstand zwischen der Zündung des Thyristors 20 und der gleichzeitigen Zündung der Thyristoren 20 und 23 vergrössert.
In der ersten Regelstufe gelangt ein Signal vom Ausgang 32 der Steuereinheit 8 auf den Eingang der UND-Schltung 30, auf deren anderen Eingang ein Signal vom Ausgang 43 des Vorzeichen-Flipflops 26 geliefert wird. Ferner gelangt das Signal auf den Summationseingang 33 des Reversierzählers 4, wo eine Operation der Addition vollzogen wird, die eine Vergrösserung des Abstandes zwischen der Erscheinung der Impulse an der Steuerelektrode des Thyristors 18 und der Erscheinung der Impulse an der Steuerelektrode des Thyristors 22 sowie eine Vergrösserung der Verschiebung zwischen den Impulsen an der Steuerelektrode des Thyristors 20 und den Impulsen an der Steuerelektrode des Thyristors 23 gewährleistet.
Die Reihenfolge der Ankunft der Signale an den Elektroden der genannten Thyristoren 18, 20, 22 und 23 ist analog zu der vorstehend bei der Verwirklichung einer Wahl von Positionen beschriebenen, nur dass sie in der umgekehrten Folge bezüglich der oben genannten vollzogen wird.
Die vorliegende, die betreffende Reihenfolge in der Anschaltung der Ausgänge 24 und 25 des Decoders 1 und der Ausgänge 19 und 21 des Taktzählers 2 an die Steuerelektroden der Thyristoren 18, 20, 22 und 23 des Umrichters ermöglichende Schaltung erlaubt es, eine Digitalsteuerung eines Thyristor-Impuls-Umrichters mit einem gemeinsamen Schaltblock unter vorheriger Umladung des Kommutierungskondensators 44 ohne Hauptthyristoren vorzunehmen.
Der Einsatz der beschriebenen Einrichtung zur Regelung der Drehzahl von Gleichstrommaschinen gestattet es, deren Betriebsverhalten im elektrischen Zugbetrieb und bei industriellen Elektro antrieb en zu verbessern.
** WARNING ** beginning of DESC field could overlap end of CLMS **.
PATENT CLAIM
Device for the digital control of a direct current converter equipped with controllable rectifiers, with a decoder (1), the two first outputs (24, 25) of which are shifted in time with respect to one another by control pulses via an AND gate (10, 11, 12, 13, 14, 15) having a control pulse switching unit (7) are connected to the control electrodes of the controllable rectifiers (18, 20, 22, 23) and from the information inputs (3, 5) thereof the first information inputs (3) with the information outputs of a clock counter (2 ) and the second information inputs (5) are connected to the information outputs of a reversible counter (4), the clock counter (2) being connected to the output of a control generator (6) and two separate outputs (19, 21) for control pulses that are not shifted in time having,
At least one second output (39) of the decoder (1) intended for switching control stages is connected to at least one input of an adaptation unit (9) which has a sign flip-flop circuit (26) and whose further inputs are connected to the outputs (31 , 32, 40) of a control unit (8) are connected, of which the first output (31) for the position selection, the second (32) for the reset and the third (40) for the start position of the reversible counter (4) or
of the control generator (6), the one outputs of the adaptation unit (9) being connected to a summation input (33) and a subtraction input (34) of the reversible counter (4) and their other outputs being connected to inputs of the switching unit (7) characterized in that the adaptation unit (9) further four AND gates (27, 28, 29, 30) and the control pulse switching unit (7) two flip-flop elements (16, 17) with counting inputs and six AND gates (10, 11 , 12, 13, 14, 15), of which the first AND gate (10) has its output with the first of the separate outputs (19) of the clock counter (2), with the input of the first flip-flop element (16) and is connected to the control electrode of the first controllable rectifier (18) in such a way that the output of the second AND gate (11) is connected to the second of the outputs (21) of the clock counter (2),
is connected to the input of the second flip-flop element (17) and to the control electrode of the second controllable rectifier (20), that the third AND element (12) has its output with the control electrode of the third controllable rectifier (22) and with its First input is connected to the output of the second flip-flop element (17), that the fourth AND element (13) has its output with the control electrode of the fourth controllable rectifier (23) and its first input to the output of the first flip-flop element (16) is connected so that the fifth AND gate (14) has its output with the control electrodes of the first and the third controllable rectifier (18 or
22) and with its first input to one of the first outputs (24) of the decoder (1) and to the first input of the second AND element (11) that the sixth AND element (15) is connected to its Output with the control electrodes of the second and fourth controllable rectifiers (20 and
23) and with its first input to the other of the first outputs (25) of the decoder (1) and to the first input of the first AND gate (10) that the first inputs of the first and of the second AND element (28, 29) with the first output (31) of the control unit (8), the first inputs of the third and fourth AND element (29, 30) with the second output (32) of the control unit (8 ), the outputs of the second and fourth AND gates (28, 30) with the summation input (33) and the outputs of the first and third AND gates (27, 29) with the subtraction input (34) of the reversible counter (4 ) are connected, the erase input (35) of which is connected to a first control pulse output (36) for switching control stages of the decoder (1) and to a first separate input (37) of the sign flip-flop element (26),
whose second separate input (38) is connected to a second control pulse output (39) for switching control stages of the decoder (I) and to the third output (40) of the control unit (8) that the first separate output (42) of the Sign flip-flop element (26) with the second inputs of the second and third AND elements (28, 29) of the adaptation unit (9) and with the second inputs of the first, second, third and fourth AND elements (10, 11, 12, 13) of the switching unit (7), and that the second separate output) 43) of the sign flip-flop element (26) with the second inputs of the first and fourth AND elements (27, 30) of the adaptation unit (9 ) and with the second inputs of the fifth and sixth AND element (14, 15) of the switching unit (7).
The invention relates to a device according to the preamble of the claim. The controllable rectifiers can be gas discharge tubes or semiconductors with a control electrode. In particular, thyristors are used as semiconductors.
Such a device, known for example from SU copying certificate 394907 (class H 02 p 13/16), is used in particular to regulate the speed of DC machines in electric train operation, industrial electric drives and to regulate the voltage at an inductive active load.
In the known device, depending on the switching state of the sign-flip-flop element of the adaptation unit, the two outputs for temporally shifted control pulses of the decoder are either connected to the control electrodes of one pair of thyristors (at the start of the control) or in progress via a switching unit containing four AND circuits the control connected to the control electrodes of the second pair of thyristors.
The separate outputs for timing pulses of the clock counter which are not shifted in time are always connected in all control stages to the control electrodes of the third pair of thyristors of the converter which are in phase opposition.
However, this does not allow a connection of the outputs for temporally shifted control pulses of the decoder to the control electrodes of the thyristors, which are always connected to the outputs of the clock counter, to enable the latter to be connected to the control electrodes of the thyristors, at which control pulses of which are shifted in time arrive at the outputs of the decoder. Such a device does not make it possible to change the order in which the control pulses arrive at the control electrodes of all the thyristors of the converter.
This means that digital control of the thyristor pulse converter with a common switching block is not possible with the prior recharging of a commutation capacitor without main thyristors. Such a converter has a wide control range for the speed of the DC machines in electric train operation and in industrial electric drives with minimal characteristic values of mass and dimensions for the switching device.
The invention has for its object to provide a device of the type mentioned, which enables digital control of a DC converter equipped with controllable rectifier with a common switching block with prior recharging of a commutation capacitor without main thyristors.
According to the invention, the object is achieved by
solved in the characterizing part of the claim specified features.
In the solution according to the invention, the switching unit and the adaptation unit allow the outputs for time-shifted control pulses of the decoder to be connected to the control electrodes of the controllable rectifiers, which are always coupled to the outputs of the clock counter, and the outputs of the clock counter to the control electrodes of the controllable rectifier of the converter. at which the time-shifted control pulses arrive from the outputs of the decoder, and to change the order in which the control pulses arrive at the control electrodes of all controllable rectifiers of the converter.
An exemplary embodiment of the invention is explained in more detail with reference to the drawings. It shows:
Fig. 1 is a block diagram of a device for digital control of a DC converter equipped with thyristors, Fig. 2a 2b, 2c shows a diagram of the dependence of the voltage on time on various elements of the controlled converter in the first control stage and Fig. 3a, 3b, 3c a diagram of the dependence of voltage on time on the same elements of the controlled converter in the second control stage.
The device shown in FIG. 1 for digital control of the direct current converter equipped with thyristors has a decoder 1 and a clock counter 2, the information outputs of which are connected to the first information inputs 3 of the decoder 1. The outputs of a reversible counter 4 are connected to the second information inputs 5 of the decoder 1. (Control generator 6) The output of a (...) connected to the input of the clock counter 2.
The device also contains a switching unit 7 for control pulses, a control unit 8 supplying input signals and an adaptation unit 9 for the switching states of the switching unit 7 and the reversing counter 4 and for the switching state of the control unit 8.
The switching unit 7 contains AND circuits 10, 11, 12, 13, 14 and 15 and flip-flops 16 and 17 with counting inputs.
The output of the first AND circuit 10 is connected to the control electrode of a first thyristor 18 connected to the first separate output 19 of the clock counter 2, which is also coupled to the input of the first flip-flop 16.
The output of the second AND circuit 11 is connected to the control electrode of a second thyristor 20 of the converter, which is connected to the second separate output 21 of the clock counter 2, which is also coupled to the input of the second flip-flop 17.
The output of the third AND circuit 12 is connected to the control electrode of a third thyristor 22 of the converter, while the first input of this AND circuit 12 is connected to the output of the second flip-flop 17.
The output of the fourth AND circuit 13 is coupled to the control electrode of a fourth thyristor 23 of the converter, while the first input of this AND circuit 13 is connected to the output of the first flip-flop 16.
The output of the AND circuit 14 is connected to the control electrodes of the first thyristor 18 and the third thyristor 22 of the converter, while the first input of this AND circuit 14 is connected to the first output 24, which is also connected to the first input of the AND circuit 11 is switched for control pulses of the decoder 1.
The output of the AND circuit 15 is connected to the control electrodes of the second thyristor 20 and the fourth thyristor 23 of the converter, while the first input of this AND circuit 15 is connected to the second output 25, which is also connected to the first input of the AND circuit 10 is switched for control pulses of the decoder 1.
The adaptation unit 9 contains a sign flip-flop 26 and AND circuits 27, 28, 29 and 30.
The first inputs of the AND circuit 27 and 28 are connected to an output 31 for a selection of positions of the control unit 8 and the first inputs of the AND circuit 29 and 30 to an output 32 for a reset of positions of the control unit 8.
The outputs of the AND circuit 28 and 30 are connected to a summation input 33 of the resetting counter 4, the subtraction input 34 of which is connected to the outputs of the AND circuits 27 and 29, while the clearing input 35 of the reversing counter 4 is connected to the first, also to the first separate input 37 of the signed flip-flop 26 connected output 36 for control pulses for switching control stages of the decoder 1 is connected.
The second separate input 38 of the sign flip-flop 26 is connected to the second output 39 for control pulses for switching control stages of the decoder 1 and to an output 40 for setting the initial state of the control unit 8.
The output 40 for setting the initial state of the control unit 8 is also connected to an input 41 for setting the initial state of the reversing counter 4 and to the inputs for setting the initial state of the control generator 6.
The first separate output 42 of the sign flip-flop 26 is connected to the second inputs of the AND circuits 10, 11, 12, 13, 28 and 29 and the second separate output 43 of the sign flip-flop 26 to the second inputs of the AND circuits 14, 15, 27 and 30 connected.
In addition to the thyristors 18, 20, 22 and 23, the thyristor pulse converter has a commutation capacitor 44 located in a diagonal branch of a bridge formed by the above-mentioned controlled thyristors 18, 20, 22 and 23. The thyristors 18 and 20 are bridged by circuits consisting of switching diodes 45 and 46 and chokes 47 and 48.
In the circuit of the thyristor 22 there is a load consisting of a series connection shunted by a diode 51 from an armature 49 and an excitation winding 50.
In the circuit of the thyristor 23 there is a load consisting of a series connection shunted by a diode 54 from an armature 52 and an excitation winding 53.
2 shows diagrams of the first control stage for: a) voltage pulses 55, 56, 57 and 58 at the control electrodes of the thyristors 18, 20, 22 and 23 (FIG. 1) as a function of the time t; b) Voltage U on the commutation capacitor 44 (FIG.
1) depending on the time t; c) Voltage U on the load as a function of time.
3 shows diagrams of the second control stage for: a) voltage pulses 59, 60, 61 and 62 at the control electrodes of the thyristors 18, 20, 22 and 23 (FIG. 1) as a function of the time t; b) Voltage U on the commutation capacitor 44 (FIG.
1) depending on the time t; c) Voltage U on the load as a function of time.
The device according to the invention works as follows.
At the first moment, a signal from the output 40 (FIG. 1) of the control unit 8 to the input 41 of the reversing counter 4 and to the input of the control generator 6 sets the latter into the initial state. At the same time, this signal is fed to the separate input 38 of the sign flip-flop 26, whereby the latter is brought into a stable state in which a signal occurs at the separate output 43 of the sign flip-flop 26.
At the input of the clock counter 2, clock pulses begin to arrive from the output of the control generator 6 with a frequency which is selected as a function of the value of the operating frequency of the thyristors 18, 20, 22 and 23 of the controlled converter and of the number of digits of the counters 2 and 4.
Under the effect of these clock pulses, the switching state of the flip-flops of the clock counter 2 changes, and from its separate outputs 19 and 21 begin at the control electrodes of the thyristors 18 and 20 pulses that are not shifted in time with a frequency equal to the operating frequency of the said thyristors 18, 20, and 23 to arrive. In this case, a pulse appears at the output 19 of the counter 2 in the first half of the subsequent period of these control pulses, which is not shifted in time, and at the output 21 of the clock counter 2 in the second half-period.
At the instant t (FIG. 2, diagram a), a pulse 55 that opens this thyristor 18 (FIG. 2, diagram a) strikes the control electrode of the first thyristor 18. Here, the commutation capacitor 44 is charged to the reverse polarity via the circuit capacitor 44, switching diode 46, switching reactor 48, thyristor 18.
In connection with the fact that the bridge thyristor 22 is closed, no voltage is applied to the armature 49 and the excitation winding 50. The voltage value at capacitor 44 will be below the original voltage Uo (FIG. 2, diagram b) by a voltage value of AU after it has been recharged to the opposite polarity because of the losses in the effective resistance of the recharging circuit.
In the first control stage, a minimum voltage will be applied to the load in the first half-period at a maximum distance between the firing of the thyristor 18 and the simultaneous firing of the thyristors 18 and 22, which is due to a maximum time shift between those of the separated output 19 of the Clock counter 2 and the following pulses from the output 25 of the decoder 1 is reached.
In the second half period, this minimum voltage will be applied to the load at a maximum distance between the firing of the thyristor 20 and the simultaneous firing of the thyristors 20 and 23, which is due to a maximum time shift between the separate output 21 of the clock counter 2 and the following pulses from the output 24 of the decoder 1 can be reached.
When a signal arrives from the output 31 of the control unit 8 at the input of the AND circuit 27, at the other input of which a signal is given from the separate output 43 of the sign flip-flop 26, the AND circuit 27 becomes conductive and leaves the subtraction input 34 of the reversing counter 4 shows a signal which changes the switching state of the flip-flops of the latter.
If the switching states of the counters 2 and 4 coincide, 1 pulses begin to follow from the outputs 24 and 25 of the decoder. These impulses are offset from each other around 1800 and in time with respect to that of the outputs
19 and 21 of the clock counter 2 given pulses shifted by a value inversely proportional to the product of the discretion of the quantization of the switching period of the thyristors 18, 20, 22 and 23 and the number of pulses arriving at the subtraction input 34 of the reversing counter 4.
The pulse from the output 24 of the decoder 1 reaches the input of the AND circuit 14, on the other input of which a signal from the output 43 of the sign flip-flop 26 is supplied. The AND circuit 14 switches through and, at time t2 (FIG. 2, diagram a), passes a pulse 56 simultaneously to the control electrodes of the thyristors 18 and 22.
When the thyristors 18 and 22 are simultaneously ignited, the commutation capacitor 44 is additionally charged to the original voltage via the armature 49 circuit, the excitation winding 50 and the supply source. At this moment, a voltage equal to AU (FIG. 2, diagram b) will be applied to the load.
Furthermore, after the end of the first half-cycle of the time-shifted pulses at time t3 (FIG. 2, diagram a), pulse 57 (FIG. 2, diagram a) from output 21 of clock counter 2 strikes the control electrode of thyristor 20, which opens thyristor 20 at time t3.
Here, the capacitor 44 begins to recharge to the reverse polarity via the switching diode 45, switching reactor 47 and thyristor 20. The voltage value at the capacitor 44 will be below the original voltage Uo (FIG. 2, diagram b) by a voltage value AU corresponding to the losses in the effective resistance of the charge-reversing circuit after it has been charged to the reverse polarity.
After half the subsequent period of the time-shifted control pulses, the next pulse occurring at the output 25 of the decoder 1 reaches the input of the AND circuit 15, on the other input of which a signal from the output 43 of the sign flip-flop 26 is given.
The AND circuit 15 becomes conductive at the time t4 (FIG. 2, diagram a) and simultaneously passes a pulse 58 to the control electrodes of the thyristors 20 and 23.
In this case, the commutation capacitor 44 is additionally charged to the original voltage via an armature 52, excitation winding 53 and supply source.
In the pause between the pulses, the load current through the reverse diodes 51 and 54 is maintained.
When the signals from the output 31 of the control unit 8 arrive further at the subtraction input 34 of the reversing counter 4, its switching state changes, and if the states of the clock counter 2 and the reversing counter 4 coincide, the time shift between those of the outputs 19 and 21 decreases Counter 2 coming and the pulses given by the outputs 24 and 25 of the decoder 1. The reduction in this distance corresponds to the increase in a voltage applied to the load.
With a minimum, the discretion of the quantization of the switching period of the thyristors 18, 20, 22 and 23, which is dependent on the number of digits of the counters 2 and 4, a signal occurs at the output 36 of the decoder 1.
The latter arrives at the separate input 37 of the sign flip-flop 26 and leads it into the other stable switching state determined by the appearance of a signal at the output 42 and its disappearance from the output 43.
When the signal from the output 36 of the decoder 1 arrives at the input 35 of the reversing counter 4, it simultaneously converts it into the initial state for the second control stage.
The control signals are, by continuing to arrive from the output 31 of the control unit 8, via the AND circuit 28, at the other input of which a signal arrives from the output 42 of the sign flip-flop 26, to the summation input 33 of the reversing counter 4, in which the operation of an addition is started.
The signal from the output 42 of the sign flip-flop 26 also arrives at the inputs of the AND circuit 10, 11, 12 and 13.
In the second control stage, a pulse from the output 19 of the clock counter 2 is given to the input of the flip-flop 16, the first pulse at the input of the flip-flop 16 preparing for the signal output, the next pulse delivered to the input of the flip-flop 16 triggering an output signal at the latter , which converts the subsequent input pulse of the flip-flop 16 into a switching state in which there is no signal at its output, etc.
The flip-flop 16 is therefore triggered by every second pulse at its input. The flip-flop 17 works in a similar way.
When a signal occurs at the output of the flip-flop 16, this signal passes to the control electrode of the thyristor 23 via the AND circuit 13, at the other input of which a signal from the output 42 of the signed flip-flop 26 is present.
At the moment ts (FIG. 3, diagram a), a pulse 59 is simultaneously applied to the control electrodes of the thyristors 18 and 23.
The thyristors 18 and 23 open, and the voltage of a supply source (FIG. 3, diagram c) is applied to the load consisting of the winding 53 and the armature 52. At this time, the recharging (FIG. 3, diagrams b) of the capacitor 44 is started.
In the second control stage, the time shift between the pulses arriving at the thyristors 18 and 23 and the pulses applied to the thyristor 20 is increased in the first half period. In the second half-period of the second control stage, there is an increase in the time shift between the pulses supplied to the thyristors 20 and 22 and the pulses supplied to the thyristor 18.
If the switching states of the flip-flops of the clock counter 2 and the flip-flops of the reversing counter 4 coincide, a pulse appears at the output 24 of the decoder 1, which passes to the control electrode of the thyristor 20 via the AND circuit 11, at the other input of which a signal from the output 42 of the Sign flip-flops 26 arrives.
At the same time, the same pulse is given from the output of the AND circuit 11 to the input of the flip-flop 17 with a computing input, whereby this is converted into a switching state in which a signal at the output of the flip-flop 17 is absent; i.e. flip-flop 17 is prepared for the appearance of a signal at its output upon arrival at the input of the next pulse.
At time t6 (FIG. 3, diagram a), a pulse 60 opens the thyristor 20, the reverse voltage of the charged (FIG. 3, diagram b) capacitor 44 is applied to the thyristor 18, while those from the excitation winding 53 and the armature 52 composite load, a total voltage of the supply source and the capacitor 44 is applied.
When the charge of the capacitor 44 (FIG. 3, diagram b) through the diode 45 and the choke 47 has ended, the voltage supply to the load ceases (time t 1).
After the end of the first half of the subsequent period of the time-shifted control pulses, the next pulse appears at the output 21 of the clock counter 2, which at the same time arrives at the control electrode of the thyristor 20 and at the counting input of the flip-flop 17 ready for signal output at its output.
When the pulse arrives at the input of the flip-flop 17, a signal passes from the output of the latter to the control electrode of the thyristor 22 via the AND circuit 12, at the other input of which a signal is supplied from the separate output 42 of the signed flip-flop 26.
At the moment ts (FIG. 3, diagram a), a pulse 61 thus simultaneously ignites the thyristors 20 and 22, the voltage of the supply source (FIG. 3, diagram c) being applied to the load consisting of the winding 50 and the armature 49 , and the capacitor 44 is recharged (FIG. 3, diagram b) to the reverse polarity via the diode 45 and the inductor 47.
After the first half of the subsequent period of the time-shifted control pulses, a next pulse occurs at the output 25 of the decoder 1 if the states of the flip-flops of the clock counter 2 and the flip-flops of the reversing counter 4 coincide.
This pulse comes to the control electrode of the thyristor 18 via the AND circuit 10, at the other input of which a signal from the output 42 of the sign flip-flop 26 arrives.
At the same time, this pulse arrives at the counting input of the flip-flop 16, as a result of which it is converted into a switching state in which a signal is missing at the output of the flip-flop 16, i.e. flip-flop 16 is prepared for the appearance of a signal at its output after the arrival of the next pulse at its input.
At this instant in time ts (FIG. 3, diagram a), the thyristor 18 is ignited under the action of a pulse 62, a reverse voltage of the capacitor 44 that has ended with its charge reversal (FIG. 3, diagram b) and to the thyristor 20 load composed of the winding 53 and the armature 52, the voltage of the supply source and the capacitor 44 is applied.
When the signals from the output 31 of the control unit 8 arrive at the summation input 33 of the reversing counter 4, there is a change in its switching state, and when the switching states of the clock counter 2 and the reversing counter 4 coincide, the time shift between those of the outputs 19 and 21 decreases Counter 2 coming pulses and the pulses supplied by the outputs 24 and 25 of the decoder 1. The increase in this distance corresponds to an increase in the voltage applied to the load.
When the last control level is reached, the position is fixed.
In order to implement a reset of positions, a signal for a reset of positions is given by the output 32 of the control unit 8, which signal arrives at the input of the AND circuit 29, at the other input of which a signal is given from the separate output 42 of the signed flip-flop 26. Here, a signal comes from the output of the AND circuit 29 to the subtraction input 34 of the reversing counter 4 and leads the flip-flops of the latter into a corresponding switching state.
If the switching states of the flip-flops of the counter 4 coincide with the switching states of the flip-flops of the clock counter 2, there is a decrease in the time shift in the arrival of the pulses from the output 19 of the counter 2 with respect to the pulses arriving at the control electrode of the thyristor 22, and a reduction the distance between the pulses applied to the control electrode of the thyristor 20 and the pulses arriving at the control electrode of the thyristor 23.
With each subsequent signal coming from the output 32 of the control unit 8, the pulse duration of the output voltage will decrease by the amount of the discretion of the quantization.
After completion of the second control stage, in which a reduction in the time interval when the corresponding thyristors of the converter were required to reduce the voltage level at the load, a signal appears at the output 39 of the decoder 1 for the transition to the first control stage. The latter, arriving at the separate input 38 of the sign flip-flop 26, leads this to the other stable switching state. The signal at the separate output 42 disappears.
To reduce the output voltage of the converter in the first control stage, the distance between the ignition of the thyristor 18 and the simultaneous ignition of the thyristors 18 and 22 and the distance between the ignition of the thyristor 20 and the simultaneous ignition of the thyristors 20 and 23 are increased.
In the first control stage, a signal from the output 32 of the control unit 8 reaches the input of the AND circuit 30, on the other input of which a signal is supplied from the output 43 of the sign flip-flop 26. The signal also reaches the summation input 33 of the reversing counter 4, where an addition operation is carried out, which increases the distance between the appearance of the pulses on the control electrode of the thyristor 18 and the appearance of the pulses on the control electrode of the thyristor 22, as well as an enlargement ensures the displacement between the pulses on the control electrode of the thyristor 20 and the pulses on the control electrode of the thyristor 23.
The order of arrival of the signals at the electrodes of the said thyristors 18, 20, 22 and 23 is analogous to that described above when realizing a choice of positions, except that it is carried out in the reverse order with respect to the above.
The present circuit, which enables the relevant sequence in the connection of the outputs 24 and 25 of the decoder 1 and the outputs 19 and 21 of the clock counter 2 to the control electrodes of the thyristors 18, 20, 22 and 23 of the converter, enables digital control of a thyristor Pulse converter with a common switching block with previous recharging of the commutation capacitor 44 without main thyristors.
The use of the described device for regulating the speed of DC machines makes it possible to improve their operating behavior in electric train operation and in industrial electric drives.