CH630212A5 - Method for designing electrically conductive layers for producing printed circuits, and a multilayer base material for carrying out the method - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Auslegung von elektrisch leitenden Schichten eines mehrschichtigen flächigen Basismaterials zur Herstellung von gedruckten Schaltungen, wobei auf zwei Aussenebenen und mindestens einer Zwischenebene des Basismaterials je eine leitende Schicht angeordnet ist und die leitenden Schichten durch Isolierschichten getrennt werden, gemäss dem Oberbegriff des Patentanspruchs 1. The invention relates to a method for the design of electrically conductive layers of a multilayer flat base material for the production of printed circuits, wherein a conductive layer is arranged on two outer levels and at least one intermediate level of the base material and the conductive layers are separated by insulating layers, according to the preamble of Claim 1.

Die Auslegung innenliegender, elektrisch leitender Schichten in einem flächigen Basismaterial, als eine Art Universalverfahren, findet man beispielsweise in der DE-À 1 926 590 beschrieben, bei dem die einzelnen Isolierplatten oder Folien, welche beim Zusammenbau zu einer Art mehrschichtigen Leiterplatte die inneren Ebenen bilden, mit einem aus einer sich wiederholenden gleichartigen Anordnung von Anschlusspunkten und Verbindungsleitern gebildeten Universalraster bedruckt sind. Die universelle Verbindung des gezeigten Rasters beruht darauf, dass es möglich ist, eine praktisch beliebige Auswahl der metallisierten Flächen zu isolieren, oder anders ausgedrückt, durch Unterbrechen einzelner Leiter nur ausgewählte Flächen untereinander zu verbinden. Damit werden diese Universalraster vor dem Zusammenbau zu einer mehrschichtigen Leiterplatte auf die zu realisierende Schaltung konditioniert, dies mit einem wesentlich geringeren Arbeitsaufwand als es bei einer Neuanfertigung des entsprechenden Leiterbildes nötig wäre. Das fertiggestellte Basismaterial, also die mehrschichtige Leiterplatte, ist für eine dichte Anordnung von elektrischen Komponenten nicht geeignet, da für jeden Anschluss ein durch die Schichten hindurch verbindender Stift benötigt wird, sie ist auch nur noch für diese einzige vorgesehene Schaltung verwendbar. The design of internal, electrically conductive layers in a flat base material, as a kind of universal process, can be found, for example, in DE-À 1 926 590, in which the individual insulating plates or foils, which form the inner levels when assembled into a kind of multilayer printed circuit board , are printed with a universal grid formed from a repeating arrangement of connection points and connecting conductors of the same type. The universal connection of the grid shown is based on the fact that it is possible to isolate virtually any selection of the metallized surfaces, or in other words, to connect only selected surfaces to one another by interrupting individual conductors. These universal grids are thus conditioned on the circuit to be implemented prior to assembly to form a multilayer printed circuit board, with a much lower amount of work than would be necessary if the corresponding conductor pattern were to be newly produced. The finished base material, that is, the multilayer printed circuit board, is not suitable for a dense arrangement of electrical components, since a pin connecting through the layers is required for each connection, and can only be used for this single circuit provided.

Ein Layoutverfahren, in dem universelle Leiterbilder Anwendung finden, ist beispielsweise aus der DE-A 2 629 303 bekannt, bei dem die Leitungsführungsvorlage, das ist ein ver-grössertes Layout oder eine Zeichnung eines gedruckten Leitermusters, welches auf fotographischem Weg zur Bildung eines «Werkzeugoriginals» verkleinert wird, als spezielles Muster für eine bestimmte Art von Schaltungskarte oder als universelles Muster für viele Schaltungskartenarten ausgelegt ist. Die erforderlichen Änderungen zur Bildung einer speziellen Leitungsführungsvorlage eines Schaltungsmusters sind von einem relativ geringen Ausmass im Vergleich zu denfZeich-nungsaufwand, der zur Herstellung einer vollständigen Leitungsführungsvorlage erforderlich ist. Damit werden die Universalraster der Innenebenen ebenfalls auf nur eine vorgesehene Schaltung konditioniert, sodass das fertiggestellte Basismaterial, die mehrschichtige Leiterplatte, auch in diesem Fall nur für eine enge Anwendung, nämlich für eine einzige Schaltung verwendbar ist. Diese Lehre zeigt also ein universelles Layoutverfahren, bei dem die universell verwendbaren Druckvorlagen nach der Funktion der zu realisierenden Schaltung abgeändert werden. In der zitierten DE-A 2 629 303 wird unter anderem angegeben: die Anwendung von universellen Schaltungen, vorgefertigt und als zusammengebaute Einheit getestet, für eine Vielzahl von Anwendungsgebieten ohne die Notwendigkeit, rechnerische oder empirische Entwurfsarbeit leisten zu müssen, befreit den Schaltungskartenentwerfer von der sehr umfangreichen Aufgabe, die normalerweise mit der Schaffung von speziellen Mehrschichtkarten verbunden ist. Aus den vorangehenden Ausführungen ist jedoch zu erkennen, dass diese Aussage nicht zutrifft: die Platten sind in der Tat nicht universell anwendbar, sie ist zwar für gewisse, dafür vorgesehene Arten von einander ähnlichen Schaltungen ohne Änderung, für andere Schaltungen jedoch nicht ohne Änderung verwendbar, das heisst, für beliebige Schaltungen ist eine solche vorgefertigte Einheit nicht anwendbar und daher nicht universell. A layout method in which universal conductor patterns are used is known, for example, from DE-A 2 629 303, in which the cable routing template, that is an enlarged layout or a drawing of a printed conductor pattern, which is used photographically to form a “tool original” »Is reduced as a special pattern for a certain type of circuit card or as a universal pattern for many types of circuit card. The changes required to form a special wiring template of a circuit pattern are of a relatively small size compared to the drawing effort required to produce a complete wiring template. The universal grids of the inner levels are thus also conditioned to only one circuit provided, so that the finished base material, the multilayer printed circuit board, can also only be used in this case for a narrow application, namely for a single circuit. This teaching therefore shows a universal layout process in which the universally usable print templates are modified according to the function of the circuit to be implemented. In the cited DE-A 2 629 303 it is stated among other things: the use of universal circuits, prefabricated and tested as an assembled unit, for a large number of fields of application without the need to carry out computational or empirical design work, frees the circuit card designer of the very extensive task that is usually associated with the creation of special multilayer cards. However, it can be seen from the preceding explanations that this statement does not apply: the plates are indeed not universally applicable, although they can be used without change for certain types of similar circuits intended for this purpose, but cannot be used without change for other circuits, that is, such a prefabricated unit cannot be used for any circuit and is therefore not universal.

Obwohl diese Layoutverfahren, die zum Teil symmetrische Raster als universelle Leiterbilder verwenden, um den Aufwand der Auslegung von Leiterbahnen zu verkleinern, schon ein sehr rationelles Vorgehen darstellen, ist das Endprodukt, die mehrschichtige Leiterplatte, nur eng problemorientiert verwendbar. Eine Lagerhaltung hängt von den gebrauchten Stückzahlen der dieser vorgefertigten Leiterplatten zugehörigen Schaltungen ab, zwischen Bedarf und Nachlieferung, bei verhältnismässig kleinen Änderungen in der Schaltung, liegt der ganze Fabrikationsvorgang. Das Arbeiten mit mehrschichtigen Leiterplatten birgt immer noch eine in sich gegebene Schwerfälligkeit. Although these layout processes, which sometimes use symmetrical grids as universal conductor patterns to reduce the effort of designing conductor tracks, are a very rational procedure, the end product, the multilayer printed circuit board, can only be used in a narrowly problem-oriented manner. Warehousing depends on the number of pieces of the circuitry associated with these prefabricated circuit boards; the entire manufacturing process lies between demand and subsequent delivery, with relatively small changes in the circuitry. Working with multilayer printed circuit boards still harbors inherent clumsiness.

Es ist die Aufgabe dieser Erfindung, ein ohne Änderung universell anwendbares, vorfabriziertes und damit ab Lager beziehbares Basismaterial zu schaffen, zur Herstellung von ein-oder zweiseitigen gedruckten Schaltungen, im Additiv- oder Subtraktivverfahren oder Multiwire-Verfahren mit mindestens einer Zwischenebene eines elektrisch leitenden Flächengitters, welches nach Bedarf zur Stromversorgung, Abschirmung, Wärmeleiter und/oder Wärmeverteiler verwendet werden kann. It is the object of this invention to provide a base material that can be used universally without modification, prefabricated and thus obtainable from stock, for the production of one- or two-sided printed circuits, in the additive or subtractive method or multi-wire method with at least one intermediate level of an electrically conductive surface grid , which can be used for power supply, shielding, heat conductors and / or heat distributors.

Damit soll ein mehrschichtiges Basismaterial zur Verfügung stehen, das bezüglich der konstruktiven Freiheit annähernd wie ein übliches Basismaterial ohne Zwischenschichten zur Herstellung von ein- und zweiseitigen Leiterplatten verwendet werden kann. Da durch die eingesetzten Flächengitter zum Beispiel die Stromversorgung oder Abschirmung nicht mehr auf der Oberfläche der Leiterplatte angeordnet werden muss, steht diese vollumfänglich der Leiterführung der vorgesehenen Schaltung zur Verfügung. Dadurch ist eine intensive Flächennutzung möglich. Die konstruktiven Freiheiten zur Ausführung einer gegebenen Schaltung, also die Platzierung der Bauelemente mit der nötigen Leiterführung zu denselben, sollen möglichst gross sein, das heisst, es sollen viele Stellen für Anschlussbohrungen zu den Innenebenen sowie Zonen für die Durchstiegsbohrungen von der einen zur anderen äusseren Schaltungsebene systematisch und möglichst dicht über die gesamte Nutzfläche der Leiterplatte verteilt sein, wobei die Zonen für die Durchstiegsbohrungen im Verhältnis zur elektrisch leitenden Fläche so gross wie möglich gehalten werden soll, damit elektrische Komponenten beliebiger Kontaktdurchmesser und Kontaktformen verwendet werden können. Die konstruktiven Freiheiten zur Ausführung einer gegebenen Schaltung sind gross, man ist lediglich durch einen Anschlussplan, der die Topologie des eingebetteten Rasters nach aussen This is intended to provide a multi-layer base material which, in terms of design freedom, can be used almost like a conventional base material without intermediate layers for the production of one- and two-sided printed circuit boards. Since the surface grid, for example, means that the power supply or shield no longer has to be arranged on the surface of the circuit board, it is fully available for the conductor routing of the circuit provided. This enables intensive use of space. The design freedom for executing a given circuit, i.e. the placement of the components with the necessary conductor routing to the same, should be as large as possible, that is, there should be many places for connection holes to the inner levels and zones for the through holes from one to the other outer circuit level be distributed systematically and as densely as possible over the entire usable area of the printed circuit board, the zones for the through-holes being kept as large as possible in relation to the electrically conductive area so that electrical components of any contact diameter and contact shape can be used. The design freedom for the execution of a given circuit is great, one is only through a connection diagram that shows the topology of the embedded grid to the outside

2 2nd

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

630212 630212

io io

15 15

vermittelt, in der Wahl der Anschluss- oder Durchstiegsstellen eingeschränkt. Im Sinne der Erfindung erlauben die gebotenen konstruktiven Freiheiten, dass bei der Auslegung einer beliebigen Schaltung keine konstruktiven Kompromisse wegen dem eingebetteten Raster eingegangen werden müssen. s mediated, limited in the choice of connection or access points. In the sense of the invention, the design freedom offered allows that no design compromises have to be made because of the embedded grid when designing any circuit. s

Diese Aufgabe wird durch die im kennzeichnenden Teil des unabhängigen Patentanspruchs 1 angegebenen Erfindung gelöst. This object is achieved by the invention specified in the characterizing part of independent claim 1.

Im folgenden wird die Erfindung unter Bezugnahme auf die Zeichnungen näher beschrieben. Die Dimensionierung der Leiterflächen und ihre Abstände zueinander sind im Prinzip frei wählbar. The invention is described in more detail below with reference to the drawings. In principle, the dimensioning of the conductor surfaces and their spacing from one another are freely selectable.

Wegen der weitverbreiteten Normierung der elektrischen Bauelemente wird eine Ausführungsform auf den am meisten verwendeten Massstab, den Zehntelzollraster, bezogen. In allen Figuren werden gleiche Begriffe, wie beispielsweise Ebene oder Anschlussstelle, mit gleichen Bezugszeichen versehen. Because of the widespread standardization of electrical components, one embodiment is based on the most frequently used scale, the tenth-inch grid. In all figures, the same terms, such as, for example, level or connection point, are provided with the same reference symbols.

Fig. 1 zeigt ein Flächengitter mit frei dimensionierten Stellen für Anschlussbohrungen P. 20 1 shows a surface grid with freely dimensioned locations for connecting holes P. 20

Fig. 2 zeigt zwei Flächengitter der Figur 1 funktionell inein-andergelegt. FIG. 2 shows two surface grids of FIG. 1 functionally nested.

Fig. 3 zeigt ein weiteres, aus Figur 1 abgeleitetes Flächengitter. FIG. 3 shows a further surface grid derived from FIG. 1.

Fig. 4 zeigt die Flächengitter aus den Figuren 1 und 3 funk- 25 tionell ineinandergelegt. FIG. 4 shows the surface grids from FIGS. 1 and 3 functionally placed one inside the other.

Fig. 5 zeigt ein Flächengitter, bei dem die Stellen für die Anschlussbohrungen P einen Abstend von 2,54 mm = 0,1 Zoll oder einem ganzzahligen Vielfach davon aufweisen. 5 shows a surface grid in which the locations for the connection bores P have a pitch of 2.54 mm = 0.1 inches or an integer multiple thereof.

Fig. 6 zeigt ein ähnliches, auf den Zehntelzollraster abge- 30 stimmtes Flächengitter, welches funktionell mit dem Flächengitter in Figur 5 in Beziehung steht. FIG. 6 shows a similar surface lattice which is matched to the tenth of an inch grid and which is functionally related to the surface lattice in FIG. 5.

Fig. 7 zeigt die Flächengitter der Figuren 5 und 6 funktionell ineinandergelegt. Fig. 7 shows the surface grids of Figures 5 and 6 functionally nested.

Die Figuren 1 und 2 zeigen ein Ausführungsbeispiel von 35 funktionell zusammenwirkenden Flächengittern. Die kammartig angeordneten, parallelen Leiterstege S der Figur 1 sind in freier Dimensionierung, nach den Massstäben eines beliebigen Rasters voneinander beabstandet, ebenso wie die Anordnung der Stellen für die Anschlussbohrungen P. In Figur 2 sind zwei 40 derartige Flächengitter in der gleichen Ebene funktionell ineinandergelegt und bilden so einen einschichtigen Raster, der beispielsweise die Funktion eines Stromversorgungsrasters im Innern einer Leiterplatte übernehmen kann. Die gewünschte elektrischen Potentiale werden an die gegenseitig isolierten 45 Flächengitter angelegt, sodass zwischen zwei benachbarten Stegen die vorgesehene Potentialdifferenz abgegriffen werden kann. Solche Rasterebenen können bei entsprechender Dimensionierung, das heisst, bei grösserem Abstand E der Leiterstege eines Flächengitters, wobei E ein beliebiger oder allgemeiner 50 Abstand ist, in mehreren Schichten, die jeweils durch ein Dielektrikum getrennt sind, übereinander angeordnet werden. Figures 1 and 2 show an embodiment of 35 functionally interacting surface grids. The comb-like, parallel conductor webs S of FIG. 1 are freely dimensioned, spaced apart from one another by the standards of any grid, as is the arrangement of the locations for the connection bores P. In FIG. 2, two 40 such surface gratings are functionally nested in the same plane and thus form a single-layer grid that can, for example, take over the function of a power supply grid inside a printed circuit board. The desired electrical potentials are applied to the mutually insulated surface grids, so that the potential difference can be tapped between two adjacent bars. With appropriate dimensioning, that is to say with a greater distance E between the conductor webs of a surface grid, E being an arbitrary or general distance, such raster planes can be arranged one above the other in a plurality of layers, each separated by a dielectric.

Figur 3 zeigt eine Variante eines Flächengitters, das im Zusammenwirken mit zwei Flächengittern, wie sie in Figur 1 55 abgebildet sind, einen einschichtigen Raster mit drei getrennten stromleitenden Systemen ergibt. Dieser in Figur 4 dargestellte Raster dient beispielsweise für eine aus 3 Potentialen bestehende Stromversorgung, wobei solche Raster, ebenfalls übereinander angeordnet und jeweils durch ein Dielektrikum 60 getrennt, ein komplexeres universelles Innenleitersystem ergeben. Dabei können einigen Flächengittern vielgenützte Signalfolgen, wie es zum Beispiel eine Taktfrequenz ist, zugeteilt werden und auf diese Weise über die gesamte Nutzfläche verteilt, FIG. 3 shows a variant of a surface grid which, in cooperation with two surface gratings, as shown in FIG. 55, results in a single-layer grid with three separate current-conducting systems. This grid shown in FIG. 4 is used, for example, for a power supply consisting of 3 potentials, such grids, also arranged one above the other and each separated by a dielectric 60, resulting in a more complex universal inner conductor system. Frequently used signal sequences, such as a clock frequency, can be assigned to some area grids and thus distributed over the entire usable area,

durch kürzeste Leiterführung mit einem beliebig plazierten Baustein kontaktiert werden. can be contacted with any component placed using the shortest conductor routing.

Auf den Aussenebenen des Basismaterials sind von einer Anschlussbohrung an den Raster bis zum Anschluss an eine elektrische Komponente nur kürzeste Leiterführungen notwendig, da sich die Rasteranschlussbohrungen gleichmässig über die gesamte Nutzfläche des Basismaterials verteilen und sich damit meist in unmittelbarer Nähe eines frei plazierten elektrischen Bauelements befinden. From the connection hole to the grid to the connection to an electrical component, only the shortest conductor runs are necessary on the outer levels of the base material, since the grid connection holes are evenly distributed over the entire usable area of the base material and are therefore usually in the immediate vicinity of a freely placed electrical component.

Die Figur 5 und 6 zeigen ein Ausführungsbeispiel von zwei nicht gleichen aber ähnlichen, funktionell zusammenwirkenden Flächengittern. Sie unterscheiden sich lediglich in den Randbereichen, welche als eine Art geometrischer Abschluss eines Flächengitters ausgelegt sind, der innere Bereich mit den Parallelen Stromleitungsstegen ist bei beiden Flächengittern dek-kungsgleich. Die schwarzen Flächenteile stellen eine stromleitende Beschichtung mit Stellen für Anschlussbohrungen P dar, die weissen Flächenteile tragen keine stromleitende Beschichtung. Die Dimensionierung ist gemäss dem gewählten Beispiel nach dem Zehntelzollraster, hier beispielsweise speziell für DIL-Gehäuse, ausgelegt. In den stromleitenden Stegen sind Stellen 0 für die Durchstiegsbohrungen angebracht, damit soll eine Variante mit grösserem Leiterquerschnitt gezeigt werden, ohne an Fläche für die Durchstiege einzubüssen. Figures 5 and 6 show an embodiment of two not the same but similar, functionally interacting surface grids. They differ only in the edge areas, which are designed as a kind of geometric termination of a surface grid, the inner area with the parallel power line webs is identical in both surface grids. The black surface parts represent a current-conducting coating with locations for connection holes P, the white surface parts do not have a current-conducting coating. According to the selected example, the dimensioning is designed according to the tenth of an inch grid, here, for example, especially for DIL housings. Places 0 for the access holes are located in the current-conducting webs, so that a variant with a larger conductor cross-section is to be shown without sacrificing surface area for the openings.

Werden, wie in Figur 7 gezeigt, diese beiden Flächengitter funktionell ineinandergelegt, so erhält man einen einschichtigen Raster mit zwei stromleitenden Systemen. Man erkennt ausserdem die auf ein Basismaterial bestimmter Grösse ausgelegte Dimensionierung. Dies ist beispielsweise eine Ausrührung eines universell anwendbaren, vorfabrizierten Basismaterials mit einem inneren einschichtigen Raster. Die parallelen stromleitenden Stege weisen einen Abstand von 3 x 2,54 mm = 3 x 0,1 Zoll auf, dies ist der Abstand, der in zwei parallelen Reihen verlaufenden Anschlüsse eines DIL-Bauelementes. Auf solch einem vorfabrizierten, ab Lager beziehbaren Basismaterial ist eine grosse Bestückungsdichte von DIL-Bauelementen möglich, ohne konstruktive Veränderungen anbringen zu müssen. If, as shown in FIG. 7, these two surface grids are functionally placed one inside the other, a single-layer grid with two current-conducting systems is obtained. You can also see the dimensions designed for a base material of a certain size. For example, this is a version of a universally applicable, prefabricated base material with an inner single-layer grid. The parallel current-conducting bars have a distance of 3 x 2.54 mm = 3 x 0.1 inches, this is the distance between the connections of a DIL component that run in two parallel rows. On such a prefabricated base material that can be obtained from stock, a large assembly density of DIL components is possible without having to make any structural changes.

Um diese einschichtigen Raster in mehreren Schichten übereinander anzuordnen, müssen die Leiterabstände E eines Flächengitters entsprechend dimensioniert werden. Sollen beispielsweise zwei wie in Figur 7 abgebildete Raster übereinander angeordnet werden, so verdoppelt man die Leiterabstände der einzelnen Flächengitter, zum Beispiel in Figur 6 von 6 auf 12 Zehntelzoll (2,54 mm). Beim Ineinanderlegen zu einem einschichtigen Raster resultieren, gleiche Abstände vorausgesetzt, Leiterabstände von 6 Zehntelzoll (6 x 2,54 mm). Legt man zwei solche Raster übereinander und verschiebt den einen gegen den andern derart, dass die Leiterstege aller Flächengitter gleich beabstandet sind, so entsteht ein zweischichtiger Raster mit E = 3 Zehntelzoll (3 x 2,54 mm) beabstandeten stromleitenden Stegen, hier speziell auf DIL-Komponenten ausgelegt. Die Verbindungsstege der Leiterstege in den Flächengittern, also die «Kammrücken», können beim Anordnen in mehreren Ebenen gegeneinander verschoben oder aber übereinanderliegend angeordnet werden. Werden sie übereinandergelegt, so können die entsprechenden Anschlussstellen PN wegen Kurzschlussbildung nicht benützt werden, hingegen kann man die gemeinsamen Durchstiegsstellen ausnützen. Es ist auch möglich, in zur ersten Ebene zusätzlichen Ebenen nur ein Flächengitter anzuordnen; prinzipiell kann bei entsprechender Dimensionierung der verwendeten Flächengitter ein N-schichtiger Raster mit Ebenen verschiedener Flächengitteranzahl aufgebaut werden. In order to arrange these single-layer grids one above the other in several layers, the conductor spacings E of a surface grid must be dimensioned accordingly. If, for example, two rasters as shown in FIG. 7 are to be arranged one above the other, the conductor spacings of the individual surface gratings are doubled, for example in FIG. 6 from 6 to 12 tenths of an inch (2.54 mm). If you put one into the other to form a single-layer grid, provided that the spacing is the same, the conductor spacing is 6 tenths of an inch (6 x 2.54 mm). If you place two such grids on top of each other and move one against the other in such a way that the conductor bars of all surface gratings are equally spaced, a two-layer grid is created with E = 3 tenths of an inch (3 x 2.54 mm) spaced apart current-conducting bars, here especially on DIL Components. The connecting webs of the ladder webs in the surface grids, that is to say the “comb ridges”, can be shifted against one another when arranged in several planes or can be arranged one above the other. If they are placed on top of one another, the corresponding connection points PN cannot be used due to the formation of a short circuit, but the common access points can be used. It is also possible to arrange only one surface grid in levels additional to the first level; In principle, with appropriate dimensioning of the surface grids used, an N-layer grid with levels of different number of surface grids can be built.

G G

3 Blatt Zeichnungen 3 sheets of drawings

Claims (2)

630212 PATENTANSPRÜCHE630212 PATENT CLAIMS 1. Verfahren zur Auslegung von elektrisch leitenden Schichten eines mehrschichtigen, flächigen Basismaterials zur Herstellung von gedruckten Schaltungen, wobei auf zwei Aus-senebenen und mindestens einer Zwischenebene des Basismaterials je eine leitende Schicht angeordnet ist und die leitenden Schichten durch Isolierschichten getrennt werden, und wobei die auf den Zwischenebenen angeordneten leitenden Schichten als einander gleiche, kammartige Flächengitter mit zueinander parallelen und gleichbeabstandeten Stegen ausgebildet sind, dadurch gekennzeichnet, dass in mindestens einer Ebene mindestens zwei Flächengitter so zueinandergelegt werden, dass die elektrisch leitenden Stege berührungslos ineinandergreifen und die Flächengitter in weiteren Ebenen nacheinander und schrittweise in der Reihenfolge wachsender Entfernung von der ersten Ebene derart angeordnet werden, dass die parallelen elektrisch leitenden Stege (S) sich nicht überdecken. 1.Procedure for the design of electrically conductive layers of a multilayer, flat base material for the production of printed circuits, wherein a conductive layer is arranged on two outer levels and at least one intermediate level of the base material and the conductive layers are separated by insulating layers, and the Conducting layers arranged on the intermediate levels are formed as mutually identical, comb-like surface gratings with parallel and equidistant webs, characterized in that at least one surface mesh is placed on at least one level in such a way that the electrically conductive webs engage without contact and the surface gratings one after the other and be arranged step by step in the order of increasing distance from the first level in such a way that the parallel electrically conductive webs (S) do not overlap. 2. Mehrschichtiges flächiges Basismaterial zur Ausführung des Verfahrens nach Anspruch 1, gekennzeichnet durch die im Anspruch 1 genannten Merkmale. 2. Multi-layer flat base material for performing the method according to claim 1, characterized by the features mentioned in claim 1.