BR112019003457B1 - ELECTRICAL DEVICE AND METHOD OF TRANSMISSION OF AN ELECTRICAL SIGNAL - Google Patents

Abstract

Um dispositivo elétrico incluindo uma estrutura tendo uma pluralidade de camadas dielétricas, a estrutura tendo ainda uma pluralidade de conexões elétricas verticais se estendendo a partir de uma camada superior das camadas dielétricas até uma camada inferior das camadas dielétricas, uma primeira conexão elétrica vertical da pluralidade de conexões elétricas verticais incluindo uma primeira estrutura capacitiva que se estende em um plano perpendicular a uma dimensão vertical da conexão elétrica vertical, em que a primeira estrutura capacitiva é disposta em uma primeira camada dielétrica da pluralidade de camadas dielétricas, em que a primeira camada dielétrica está abaixo da camada superior e uma segunda conexão elétrica vertical da pluralidade de conexões elétricas verticais incluindo uma segunda estrutura capacitiva se estendendo no plano e disposta na primeira camada dielétrica.An electrical device including a structure having a plurality of dielectric layers, the structure further having a plurality of vertical electrical connections extending from an upper layer of the dielectric layers to a lower layer of the dielectric layers, a first vertical electrical connection of the plurality of vertical electrical connections including a first capacitive structure extending in a plane perpendicular to a vertical dimension of the vertical electrical connection, wherein the first capacitive structure is disposed on a first dielectric layer of the plurality of dielectric layers, wherein the first dielectric layer is below the top layer and a second vertical electrical connection of the plurality of vertical electrical connections including a second capacitive structure extending in-plane and disposed in the first dielectric layer.

Description

REFERÊNCIA REMISSIVA A PEDIDOS RELACIONADOSREFERENCE TO RELATED ORDERS

[0001] O presente pedido reivindica prioridade ao pedido não provisório US no. 15/255,412, depositado em 2 de setembro de 2016, que é pelo presente incorporado por referência na íntegra como se totalmente exposto abaixo em sua totalidade e para todas as finalidades aplicáveis.[0001] The present application claims priority to US non-provisional application no. 15/255,412, filed September 2, 2016, which is hereby incorporated by reference in its entirety as if fully set forth below in its entirety and for all applicable purposes.

CAMPO TÉCNICOTECHNICAL FIELD

[0002] O presente pedido refere-se, em geral, a redução de diafonia e mais especificamente a circuitos e métodos usando capacitância mutua para reduzir ou minimizar diafonia.[0002] The present application relates, generally, to crosstalk reduction and more specifically to circuits and methods using mutual capacitance to reduce or minimize crosstalk.

ANTECEDENTESBACKGROUND

[0003] Um dispositivo de computação convencional pode incluir um chip disposto em um pacote, onde o pacote é montado sobre uma placa de circuito impresso (PCB). Em um exemplo, o chip inclui um processador de múltiplos núcleos, que é disposto em um pacote de chip. O pacote de chip inclui pinos de soquete, que são acoplados a contatos elétricos na placa de circuito impresso. Traços na placa e circuito impresso fornecem comunicação elétrica entre o processador de múltiplos núcleos e chips de memória de acesso aleatório.[0003] A conventional computing device may include a chip arranged in a package, where the package is mounted on a printed circuit board (PCB). In one example, the chip includes a multi-core processor, which is disposed in a chip package. The chip package includes socket pins, which are mated to electrical contacts on the printed circuit board. Traces on the board and printed circuit provide electrical communication between the multicore processor and random access memory chips.

[0004] A estrutura de PCB/pacote/chip inclui conexões elétricas verticais. Por exemplo, vias de metal compreendidas no próprio chip permite comunicação entre camadas de metal diferentes. Similarmente, vias na placa e circuito impresso permitem comunicação entre camadas diferentes da PCB.[0004] The PCB/package/chip structure includes vertical electrical connections. For example, metal vias comprised within the chip itself allow communication between different metal layers. Similarly, vias on the board and printed circuit allow communication between different layers of the PCB.

[0005] Em sistemas de sinalização de alta velocidade como memória de acesso aleatório dinâmico (DDR4) síncrona de quarta geração de taxa de dados dupla, diafonia a partir de percursos de transmissão de sinal adjacente (agressor) em um sistema degrada o desempenho de percursos de vítima. Aumentando a densidade de pino de soquetes, conectores e vias associadas são as principais fontes de diafonia. Diafonia induzido em seções verticais do canal atinge os agentes receptores como diafonia distante e degrada o desempenho. Por conseguinte, há necessidade na técnica de reduzir ou eliminar diafonia distante.[0005] In high-speed signaling systems such as double data rate fourth generation synchronous dynamic random access memory (DDR4), crosstalk from adjacent (aggressor) signal transmission paths in a system degrades path performance of victim. Increasing the pin density of sockets, connectors and associated vias are the main sources of crosstalk. Crosstalk induced in vertical sections of the channel reaches the receiving agents as distant crosstalk and degrades performance. Therefore, there is a need in the art to reduce or eliminate distant crosstalk.

SUMÁRIOSUMMARY

[0006] De acordo com uma modalidade, um dispositivo elétrico inclui uma estrutura tendo uma pluralidade de camadas dielétricas, a estrutura tendo adicionalmente uma pluralidade de conexões elétricas verticais se estendendo a partir de uma camada superior das camadas dielétricas até uma camada inferior das camadas dielétricas, uma primeira conexão elétrica vertical da pluralidade de conexões elétricas verticais incluindo uma primeira estrutura capacitiva que se estende em um plano perpendicular a uma dimensão vertical da conexão elétrica vertical, em que a primeira estrutura capacitiva é disposta em uma primeira camada dielétrica da pluralidade de camadas dielétricas, em que a primeira camada dielétrica está abaixo da camada superior; e uma segunda conexão elétrica da pluralidade de conexões elétricas verticais incluindo uma segunda estrutura capacitiva estendendo no plano e disposta na primeira camada dielétrica.[0006] According to one embodiment, an electrical device includes a structure having a plurality of dielectric layers, the structure additionally having a plurality of vertical electrical connections extending from an upper layer of the dielectric layers to a lower layer of the dielectric layers , a first vertical electrical connection of the plurality of vertical electrical connections including a first capacitive structure extending in a plane perpendicular to a vertical dimension of the vertical electrical connection, wherein the first capacitive structure is disposed on a first dielectric layer of the plurality of layers dielectric, in which the first dielectric layer is below the top layer; and a second electrical connection of the plurality of vertical electrical connections including a second capacitive structure extending in-plane and disposed in the first dielectric layer.

[0007] De acordo com outra modalidade, um método inclui: conduzir um sinal elétrico em uma primeira conexão elétrica vertical; e durante a condução do sinal elétrico, armazenar energia em um campo elétrico por capacitância mutua entre a primeira conexão elétrica vertical e uma segunda conexão elétrica vertical, em que a primeira conexão elétrica vertical e a segunda conexão elétrica vertical são individualmente implementadas em uma estrutura dielétrica de multicamadas, adicionalmente em que a primeira conexão elétrica vertical inclui uma primeira estrutura capacitiva estendendo em um plano perpendicular em uma dimensão vertical da primeira conexão elétrica vertical, adicionalmente em que a segunda conexão elétrica vertical inclui uma segunda estrutura capacitiva estendendo no plano, e em que a primeira estrutura capacitiva e segunda estrutura capacitiva são localizadas em uma mesma camada da estrutura dielétrica de multicamadas.[0007] According to another embodiment, a method includes: conducting an electrical signal into a first vertical electrical connection; and during conduction of the electrical signal, storing energy in an electric field by mutual capacitance between the first vertical electrical connection and a second vertical electrical connection, wherein the first vertical electrical connection and the second vertical electrical connection are individually implemented in a dielectric structure of multilayers, further wherein the first vertical electrical connection includes a first capacitive structure extending in a plane perpendicular in a vertical dimension of the first vertical electrical connection, further wherein the second vertical electrical connection includes a second capacitive structure extending in the plane, and in that the first capacitive structure and the second capacitive structure are located in the same layer of the multilayer dielectric structure.

[0008] De acordo com outra modalidade, um aparelho inclui: uma estrutura tendo uma pluralidade de camadas dielétricas; primeiro meio vertical para conduzir um sinal elétrico entre uma das camadas dielétricas incluindo uma primeira estrutura de capacitância mutua que se estende em um plano perpendicular a uma dimensão vertical do primeiro meio vertical, em que a primeira estrutura de capacitância mutua é disposta em uma primeira camada dielétrica da pluralidade de camadas dielétricas, em que a primeira camada dielétrica está abaixo da camada superior; e o segundo meio vertical para conduzir um sinal elétrico entre uma das camadas dielétricas incluindo uma segunda estrutura de capacitância mutua se estendendo no plano e disposta na primeira camada dielétrica.[0008] According to another embodiment, an apparatus includes: a structure having a plurality of dielectric layers; first vertical means for conducting an electrical signal between one of the dielectric layers including a first mutual capacitance structure extending in a plane perpendicular to a vertical dimension of the first vertical means, wherein the first mutual capacitance structure is disposed in a first layer dielectric of the plurality of dielectric layers, wherein the first dielectric layer is below the upper layer; and the second vertical means for conducting an electrical signal between one of the dielectric layers including a second mutual capacitance structure extending in-plane and disposed in the first dielectric layer.

BREVE DESCRIÇÃO DOS DESENHOSBRIEF DESCRIPTION OF THE DRAWINGS

[0009] A figura 1 é uma ilustração de um dispositivo elétrico de exemplo de acordo com uma modalidade.[0009] Figure 1 is an illustration of an example electrical device according to one embodiment.

[0010] A figura 2 é uma ilustração de um dispositivo elétrico de exemplo de acordo com uma modalidade.[0010] Figure 2 is an illustration of an example electrical device according to one embodiment.

[0011] A figura 3 é uma ilustração de um dispositivo elétrico de exemplo de acordo com uma modalidade.[0011] Figure 3 is an illustration of an example electrical device according to one embodiment.

[0012] A figura 4 é uma ilustração de uma arquitetura interna de exemplo dos dispositivos elétricos das figuras 1-3, de acordo com uma modalidade.[0012] Figure 4 is an illustration of an example internal architecture of the electrical devices of Figures 1-3, according to one embodiment.

[0013] A figura 5 é uma ilustração de componentes internos de exemplo de um dispositivo de computação, incluindo as características dos dispositivos das figuras 1-3, de acordo com uma modalidade.[0013] Figure 5 is an illustration of example internal components of a computing device, including characteristics of the devices of Figures 1-3, according to one embodiment.

[0014] A figura 6 é uma ilustração de um fluxograma de um método de exemplo de conduzir sinais enquanto reduzir diafonia distante, de acordo com uma modalidade.[0014] Figure 6 is an illustration of a flowchart of an example method of conducting signals while reducing distant crosstalk, in accordance with one embodiment.

DESCRIÇÃO DETALHADADETAILED DESCRIPTION

[0015] Várias modalidades incluem sistemas e métodos para reduzir diafonia distante, por endereçar capacitância mutua de conexões elétricas verticais, como vias. Vias podem incluir estruturas capacitivas que servem para aumentar a capacitância mútua entre vias adjacentes, desse modo reduzindo níveis de tensão de diafonia distante.[0015] Various embodiments include systems and methods for reducing distant crosstalk by addressing mutual capacitance of vertical electrical connections, such as vias. Vias may include capacitive structures that serve to increase the mutual capacitance between adjacent vias, thereby reducing distant crosstalk voltage levels.

[0016] Diafonia distante pode ser modelado de acordo com a equação 1 abaixo: [0016] Distant crosstalk can be modeled according to equation 1 below:

[0017] Na equação 1, VFext é uma magnitude de diafonia distante, Cm é capacitância mútua entre duas estruturas, Lm é indutância mútua entre aquelas duas estruturas, e Cs e Ls são auto capacitância e auto-indutância respectivamente. Vagg é uma tensão de um sinal agressor e tpd é um retardo de propagação do sinal. Em percursos de sinal vertical, indutância mútua Lm tende a dominar e desse modo, causando diafonia distante negativa. Além disso, indutância mútua Lm, auto capacitância Cs, e auto-indutância Ls tendem a ser não controláveis em seções verticais mais justas. Desse modo, para reduzir ou cancelar diafonia distante negativa, capacitância mútua Cm pode ser aumentada para reduzir o valor de (Cm / Cs — Lm / Ls).[0017] In equation 1, VFext is a magnitude of distant crosstalk, Cm is mutual capacitance between two structures, Lm is mutual inductance between those two structures, and Cs and Ls are self-capacitance and self-inductance respectively. Vagg is a voltage of an aggressor signal and tpd is a propagation delay of the signal. In vertical signal paths, mutual inductance Lm tends to dominate and thereby cause negative distant crosstalk. Furthermore, mutual inductance Lm, self-capacitance Cs, and self-inductance Ls tend to be uncontrollable at tighter vertical sections. Therefore, to reduce or cancel negative distant crosstalk, mutual capacitance Cm can be increased to reduce the value of (Cm / Cs — Lm / Ls).

[0018] Em uma modalidade, um dispositivo elétrico inclui um sistema em chip (SoC) disposto em um pacote de chip, em que o pacote de chip é disposto sobre uma placa de circuito impresso. A placa de circuito impresso é feita de uma pluralidade de camadas dielétricas, e características condutivas, como traços e contatos, são dispostos em várias das camadas dielétricas. Continuando com essa modalidade, sinais elétricos para e a partir do SOC são conduzidos através do pacote de chip e até a placa e circuito impresso em virtude pinos de soquete. Os pinos de soquete estão em comunicação elétrica com contatos condutivos construídos em uma camada superior da placa de circuito impresso. Alguns dos contatos elétricos são estão adicionalmente em comunicação elétrica com vias na PCB.[0018] In one embodiment, an electrical device includes a system on chip (SoC) disposed in a chip package, wherein the chip package is disposed on a printed circuit board. The printed circuit board is made of a plurality of dielectric layers, and conductive features, such as traces and contacts, are arranged on several of the dielectric layers. Continuing with this embodiment, electrical signals to and from the SOC are conducted through the chip package and to the board and printed circuit via socket pins. The socket pins are in electrical communication with conductive contacts built into a top layer of the printed circuit board. Some of the electrical contacts are additionally in electrical communication with pathways on the PCB.

[0019] Além disso nesse exemplo, a PCB inclui traços elétricos de umas das vias através de uma distância horizontal até um segundo conjunto de vias. O segundo conjunto de vias está em comunicação elétrica com contatos na camada superior da PCB e com um chip de memória ou um conector que retém um módulo de memória em linha dual (DIMM) com chip de memória no mesmo. Quando o SOC lê e grava dados para e a partir do chip de memória, conduz sinais para umas de suas vias, e a partir das vias para os traços e para o segundo conjunto de vias e para o chip de memória. O chip de memória também inclui circuitos acionadores que acionam sinais para e a partir do SOC ao longo de rotas iguais ou similares. Um exemplo de um chip de memória inclui uma memória de acesso aleatório dinâmica síncrona de quarta geração de taxa de dados dupla (DDR4), embora o escopo de modalidades não seja limitado a qualquer tecnologia de memória específica.[0019] Additionally in this example, the PCB includes electrical traces from one of the viaways across a horizontal distance to a second set of via. The second set of vias is in electrical communication with contacts on the top layer of the PCB and with a memory chip or a connector that holds a dual in-line memory module (DIMM) with memory chip thereon. When the SOC reads and writes data to and from the memory chip, it conducts signals to one of its lanes, and from the lanes to the traces, and to the second set of lanes and to the memory chip. The memory chip also includes driver circuits that drive signals to and from the SOC along the same or similar routes. An example of a memory chip includes a double data rate fourth generation synchronous dynamic random access memory (DDR4), although the scope of embodiments is not limited to any specific memory technology.

[0020] Nesse exemplo, os sinais de memória são de extremidade única, ao invés de diferencial. Por conseguinte, essa modalidade de exemplo inclui estruturas capacitivas para diminuir diafonia distante. Por exemplo, focando em um subconjunto de duas vias adjacentes na PCB, cada das vias adjacentes pode incluir estruturas capacitivas em uma camada da PCB abaixo da camada superior. As estruturas capacitivas são formadas em um plano perpendicular às dimensões verticais das vias, e as estruturas capacitivas estendem uma em direção a outra em suas próprias dimensões de comprimento. Embora a camada superior da PCB possa ser usada para contatos elétricos, outras camadas da PCB podem estar disponíveis para hospedar as estruturas capacitivas.[0020] In this example, the memory signals are single-ended, rather than differential. Therefore, this exemplary embodiment includes capacitive structures to reduce distant crosstalk. For example, focusing on a subset of two adjacent leads on the PCB, each of the adjacent leads may include capacitive structures in a layer of the PCB below the top layer. The capacitive structures are formed in a plane perpendicular to the vertical dimensions of the via, and the capacitive structures extend toward each other in their own length dimensions. Although the top layer of the PCB can be used for electrical contacts, other layers of the PCB may be available to host the capacitive structures.

[0021] Os formatos das estruturas capacitivas aumentam a capacitância mutua das duas vias adjacentes, desse modo diminuindo diafonia distante de acordo com a equação 1. Em várias modalidades, os formatos das estruturas podem ser escolhidos através de simulação ou experimentação para obter um nível desejado de capacitância mutua nas frequências de sinal específicas. Além disso, embora o exemplo acima foque em vias PCB, o conceito de incluir estruturas capacitivas nas vias pode ser aplicado a vias no SOC ou vias no pacote de chip. Na realidade, tais estruturas capacitivas podem ser aplicadas a qualquer conexão elétrica vertical apropriada.[0021] The shapes of the capacitive structures increase the mutual capacitance of the two adjacent paths, thereby decreasing distant crosstalk according to equation 1. In various embodiments, the shapes of the structures can be chosen through simulation or experimentation to obtain a desired level of mutual capacitance at specific signal frequencies. Additionally, although the above example focuses on PCB vias, the concept of including capacitive structures in the vias can be applied to vias in the SOC or vias in the chip package. In reality, such capacitive structures can be applied to any suitable vertical electrical connection.

[0022] Outras modalidades incluem métodos de uso para dispositivos elétricos tendo uma estrutura similar à acima, onde condução dos sinais armazena energia em um campo elétrico entre estruturas capacitivas, desse modo reduzindo diafonia distante.[0022] Other embodiments include methods of use for electrical devices having a structure similar to that above, where conduction of signals stores energy in an electric field between capacitive structures, thereby reducing distant crosstalk.

[0023] A figura 1 é um diagrama isométrico simplificado ilustrando um dispositivo elétrico de exemplo 100 no qual várias modalidades podem ser implementadas. Para facilidade de ilustração, a figura 1 inclui uma legenda ilustrando os eixos geométricos X, Y e Z. O eixo geométrico Z define a dimensão vertical das vias 110 e 120. As vias 110 e 120 são implementadas em uma PCB nesse exemplo; entretanto, a própria PCB não é ilustrado para evitar obscurecer a visão das vias 110 e 120. Não obstante, uma pessoa versada na técnica deve prontamente reconhecer que a PCB inclui uma pluralidade de camadas de mate rial dielétrico, onde cada das camadas estende em um plano definido pelos eixos geométricos X e Y. um exemplo de uma PCB inclui camadas dielétricas de epóxi de vidro FR-4 ou outro material adequado. As vias 110, 120 e outras estruturas condutivas e capacitivas podem ser feitas de cobre e/ou outro condutor apropriado.[0023] Figure 1 is a simplified isometric diagram illustrating an example electrical device 100 in which various embodiments can be implemented. For ease of illustration, Figure 1 includes a legend illustrating the X, Y, and Z axes. The Z axis defines the vertical dimension of via 110 and 120. Via 110 and 120 are implemented on a PCB in this example; however, the PCB itself is not illustrated to avoid obscuring the view of pathways 110 and 120. Nevertheless, one skilled in the art should readily recognize that the PCB includes a plurality of layers of dielectric material, where each of the layers extends into a plane defined by the X and Y axes. An example of a PCB includes dielectric layers of FR-4 glass epoxy or other suitable material. Vias 110, 120 and other conductive and capacitive structures may be made of copper and/or other suitable conductor.

[0024] A via 110 tem um bloco 111 para fornecer acoplamento elétrico com um pino de soquete de pacote (não mostrado). O bloco 111 é disposto em uma camada superior da PCB. A via 120 tem um bloco similar 121, também disposto na camada superior da PCB. Estruturas capacitivas 112, 122 são fornecidas na modalidade da figura 1 para aumentar capacitância mutua. Especificamente, as áreas superficiais de estruturas capacitivas 112, 122 são aumentadas em comparação com o bloco de via 130. Nesse exemplo, estruturas capacitivas 112, 122 são coplanares e são dispostas em uma camada única da estrutura PCB - nesse exemplo, a camada inferior da estrutura PCB. Também, estruturas capacitivas 112, 122 têm, cada uma dimensão maior no eixo geométrico-x e estendem uma em direção á outra no eixo geométrico x, porém não fazem contato elétrico entre si. Estruturas capacitivas 112, 122 não fornecem contato elétrico à outra estrutura, porém ao invés são eletricamente isoladas de estruturas diferente de suas respectivas vias 110, 120.[0024] Via 110 has a block 111 for providing electrical coupling with a package socket pin (not shown). Block 111 is arranged on an upper layer of the PCB. Via 120 has a similar block 121, also disposed on the top layer of the PCB. Capacitive structures 112, 122 are provided in the embodiment of Figure 1 to increase mutual capacitance. Specifically, the surface areas of capacitive structures 112, 122 are increased compared to the via block 130. In this example, capacitive structures 112, 122 are coplanar and are arranged in a single layer of the PCB structure - in this example, the bottom layer of the PCB structure. Also, capacitive structures 112, 122 each have a larger dimension on the x-axis and extend toward each other on the x-axis, but do not make electrical contact with each other. Capacitive structures 112, 122 do not provide electrical contact to the other structure, but rather are electrically isolated from structures other than their respective pathways 110, 120.

[0025] Como mostrado na figura 1, os formatos das estruturas capacitivas 112, 122 são parcialmente semicirculares com porções retangulares alongadas estendendo ao longo do eixo geométrico x uma em direção à outra. Entretanto, o escopo de modalidades pode incluir qualquer formato apropriado para obter um valor desejado para capacitância mutua.[0025] As shown in figure 1, the shapes of the capacitive structures 112, 122 are partially semicircular with elongated rectangular portions extending along the geometric x axis toward each other. However, the scope of embodiments may include any format appropriate for obtaining a desired value for mutual capacitance.

[0026] Com referência novamente à equação 1, acima, diafonia distante é uma função do tempo de elevação de sinal. No presente exemplo, o tempo de elevação de sinal é aproximadamente 50-100 ps, e a tensão operacional é 400800 mV. Cada das vias 110, 120 é separada em aproximadamente 1 mm de centro a centro e o tamanho da lacuna 125 é aproximadamente 100 μm. as estruturas capacitivas 112, 122 formam um capacitor de placa paralela coplanar que armazena energia em um campo elétrico à medida que as vias 110, 120 conduzem os sinais. Os exemplos de sinais incluem sinais de dados e também sinais de relógio. Uma PCB inclui 18 camadas de material FR-4 empilhadas um topo da outra no eixo geométrico Z. Os valores específicos dados acima são por exemplo somente, e é entendido que várias modalidades podem ser projetadas como apropriado para obter um valor desejado para capacitância mutua.[0026] Referring again to equation 1, above, distant crosstalk is a function of signal rise time. In the present example, the signal rise time is approximately 50-100 ps, and the operating voltage is 400800 mV. Each of the lanes 110, 120 is separated by approximately 1 mm from center to center and the size of the gap 125 is approximately 100 μm. The capacitive structures 112, 122 form a coplanar parallel plate capacitor that stores energy in an electric field as the pathways 110, 120 conduct signals. Examples of signals include data signals and also clock signals. A PCB includes 18 layers of FR-4 material stacked one on top of the other in the Z axis. The specific values given above are for example only, and it is understood that various embodiments can be designed as appropriate to obtain a desired value for mutual capacitance.

[0027] Vias 110, 120 estão em comunicação elétrica com traços horizontais 131, 132 respectivamente. No presente exemplo, blocos de contato elétrico 111, 121 recebem sinais elétricos a partir de SOC (não mostrado) e propagam esses sinais ao longo de traços horizontais 131, 132 para um segundo conjunto de vias (não mostrado) associado a um chip de memória. Nesse exemplo, estruturas capacitivas 112, 122 são dispostas em uma camada da PCB que é diferente da camada usada para os traços horizontais 131, 132 e diferente da camada usada para blocos de contato 111, 121. Várias modalidades podem dispor estruturas capacitivas 112, 122 em qualquer camada apropriada. Além disso, embora o exemplo da figura 1 mostre estruturas capacitivas associadas somente a duas vias 110, 120, é entendido que várias modalidades podem implementar estruturas capacitivas com quaisquer vias apropriadas e com qualquer número apropriado de vias.[0027] Tracks 110, 120 are in electrical communication with horizontal lines 131, 132 respectively. In the present example, electrical contact blocks 111, 121 receive electrical signals from the SOC (not shown) and propagate these signals along horizontal traces 131, 132 to a second set of vias (not shown) associated with a memory chip. . In this example, capacitive structures 112, 122 are arranged on a layer of the PCB that is different from the layer used for horizontal traces 131, 132 and different from the layer used for contact blocks 111, 121. Various embodiments can arrange capacitive structures 112, 122 on any appropriate layer. Furthermore, although the example of Figure 1 shows capacitive structures associated with only two pathways 110, 120, it is understood that various embodiments can implement capacitive structures with any appropriate vias and with any appropriate number of vias.

[0028] O escopo de modalidades inclui outros formatos e disposições. Por exemplo, a figura 2 é uma vista isométrica do dispositivo elétrico 200, adaptado de acordo com uma modalidade. O dispositivo elétrico 200 inclui estruturas capacitivas 210 e 220, que são dispostas em camadas diferentes da PCB. Nesse exemplo, estruturas capacitivas 230 são de formato similar a estruturas capacitivas 112, 122 do exemplo da figura 1.[0028] The scope of embodiments includes other formats and arrangements. For example, Figure 2 is an isometric view of the electrical device 200, adapted in accordance with one embodiment. The electrical device 200 includes capacitive structures 210 and 220, which are arranged on different layers of the PCB. In this example, capacitive structures 230 are similar in shape to capacitive structures 112, 122 in the example in Figure 1.

[0029] No presente exemplo, estruturas capacitivas 230 são formadas em uma camada mais inferior da PCB, ao passo que a estrutura capacitiva 210 é formada em uma camada acima daquela camada mais inferior. Estruturas capacitivas 220 em suas dimensões maiores respectivas em um plano X-Y, estendem em direção à via adjacente 250. A estrutura capacitiva 210 é formada como placas que estendem ortogonalmente a partir da via 250 e em direção a vias adjacentes 230, 240 em um plano X-Y diferente.[0029] In the present example, capacitive structures 230 are formed on a lower layer of the PCB, while the capacitive structure 210 is formed on a layer above that lower layer. Capacitive structures 220 in their respective largest dimensions in an different.

[0030] Estruturas capacitivas 210 e 220 também funcionam para aumentar capacitância mútua e desse modo diminuir diafonia indutiva. Por exemplo, a estrutura capacitiva 220a associada à via 230 aumenta a capacitância mutua com a via 250 por formar um capacitor de placa paralela com o braço de estrutura 210 que estende em direção á via 230. A estrutura capacitiva 220b associada à via 240 aumenta a capacitância mútua com a via 250 por formar um capacitor de placa paralela com o braço de estrutura 210 que se estende em direção à via 240.[0030] Capacitive structures 210 and 220 also function to increase mutual capacitance and thereby decrease inductive crosstalk. For example, the capacitive structure 220a associated with the via 230 increases the mutual capacitance with the via 250 by forming a parallel plate capacitor with the structure arm 210 extending toward the via 230. The capacitive structure 220b associated with the via 240 increases the mutual capacitance with the track 250 by forming a parallel plate capacitor with the frame arm 210 extending toward the track 240.

[0031] Similar à modalidade da figura 1 acima, as vias 230-250 podem ser feitas de cobre ou outro condutor apropriado e têm uma dimensão vertical ao longo do eixo geométrico z, ao passo que as camadas da PCB (não mostradas) estão em planos X-Y diferentes empilhadas ao longo do eixo geométrico z. O traço horizontal 260 fornece acoplamento elétrico entre a via 230 e outra via (não mostrada). Blocos de controle 211 são similares a blocos 111, 121 da modalidade da figura 1.[0031] Similar to the embodiment of figure 1 above, the vias 230-250 may be made of copper or other suitable conductor and have a vertical dimension along the z axis, whereas the PCB layers (not shown) are in different X-Y planes stacked along the z axis. Horizontal trace 260 provides electrical coupling between track 230 and another track (not shown). Control blocks 211 are similar to blocks 111, 121 of the embodiment of Figure 1.

[0032] Ainda outro formato e disposição é mostrado na modalidade da figura 3. A figura 3 é uma ilustração isométrica de um dispositivo elétrico de exemplo 300, adaptado de acordo com uma modalidade. O dispositivo elétrico 300 inclui vias 330 e 340. As vias 330 e 340 incluem blocos de contato 311, similares a blocos de contato 111 e 121 da figura 1. Além disso, traços horizontais 350 e 360 conduzem sinais a partir de vias 330 e 340 respectivamente para um segundo subconjunto de vias (não mostradas). Novamente, as dimensões verticais de vias 330 e 340 são ao longo do eixo geométrico z, e as camadas da PCB (não mostradas) são formadas nos planos X-Y empilhadas no eixo geométrico z.[0032] Yet another format and arrangement is shown in the embodiment of figure 3. Figure 3 is an isometric illustration of an example electrical device 300, adapted in accordance with one embodiment. Fixture 300 includes tracks 330 and 340. Ways 330 and 340 include contact blocks 311, similar to contact blocks 111 and 121 of Figure 1. Additionally, horizontal traces 350 and 360 carry signals from tracks 330 and 340 respectively for a second subset of pathways (not shown). Again, the vertical dimensions of vias 330 and 340 are along the z axis, and the PCB layers (not shown) are formed in the X-Y planes stacked on the z axis.

[0033] Estruturas capacitivas 310 e 320 são formadas como blocos circulares tendo traços curtos se estendendo em direção à via adjacente. Nesse exemplo, a estrutura 310 é formada em uma camada diferente em relação à estrutura 320. Entretanto, o escopo das modalidades pode incluir estruturas 310 e 320 sendo formadas em uma mesma camada. Novamente, as estruturas 310 e 320 operam para aumentara capacitância mutua por armazenar energia em um campo elétrico entre os traços horizontais de estruturas 310 e 320.[0033] Capacitive structures 310 and 320 are formed as circular blocks having short traces extending towards the adjacent track. In this example, structure 310 is formed in a different layer in relation to structure 320. However, the scope of the embodiments may include structures 310 and 320 being formed in the same layer. Again, structures 310 and 320 operate to increase each other's capacitance by storing energy in an electric field between the horizontal traces of structures 310 and 320.

[0034] Além disso, estruturas capacitivas 310 e 320 são formadas em camadas diferentes do que traços horizontais 350 e 360 e blocos de contato 311. Em outras palavras, estruturas capacitivas 310 e 320 são formadas em uma camada abaixo da camada mais superior da PCB e essas camadas não são usadas para conduzir sinais elétricos, pelo menos com relação a vias 330 e 340.[0034] Furthermore, capacitive structures 310 and 320 are formed in different layers than horizontal traces 350 and 360 and contact blocks 311. In other words, capacitive structures 310 and 320 are formed in a layer below the topmost layer of the PCB and these layers are not used to conduct electrical signals, at least with respect to pathways 330 and 340.

[0035] Nas modalidades mostradas acima nas figuras 1-3, a quantidade de capacitância mútua fornecida pelas estruturas capacitivas pode ser ajustada na fase de design por aumentar ou diminuir uma área de superfície de uma estrutura capacitiva respectiva. Como regra geral, uma área de superfície maior de uma estrutura leva a uma capacitância mútua maior fornecida por aquela estrutura. Adicionalmente, a quantidade de capacitância mútua fornecida pelas estruturas capacitivas nas figuras 1-3 pode ser ajustada na fase de design por aumentar ou diminuir uma distância entre estruturas capacitivas, de modo que uma distância mais curta aumente em geral a capacitância mútua. Além disso, embora das modalidades mostradas acima sejam descritas com relação a PCBs, o escopo de modalidades pode incluir conectores elétricos verticais implementados em outro lugar, como em um chip semicondutor, no pacote, ou em qualquer outro lugar apropriado.[0035] In the embodiments shown above in Figures 1-3, the amount of mutual capacitance provided by the capacitive structures can be adjusted in the design phase by increasing or decreasing a surface area of a respective capacitive structure. As a general rule, a larger surface area of a structure leads to a larger mutual capacitance provided by that structure. Additionally, the amount of mutual capacitance provided by the capacitive structures in Figures 1-3 can be adjusted in the design phase by increasing or decreasing a distance between capacitive structures, so that a shorter distance generally increases the mutual capacitance. Furthermore, although the embodiments shown above are described with respect to PCBs, the scope of embodiments may include vertical electrical connectors implemented elsewhere, such as on a semiconductor chip, in the package, or in any other appropriate place.

[0036] A figura 4 é uma ilustração de uma pilha de dispositivo de exemplo 400, adaptada de acordo com uma modalidade. A pilha de dispositivo 400 é um exemplo de um ambiente no qual as estruturas descritas acima com relação às figuras 1-3 podem ser implementadas. A pastilha de semicondutor 405 pode incluir um SOC ou outro dispositivo de processamento ou pode incluir um chip de memória. Embora não mostrado na presente invenção, é entendido que a pastilha de semicondutor 405 pode incluir vias verticalmente conectando uma ou mais camadas de metal dentro da própria pastilha.[0036] Figure 4 is an illustration of an example device stack 400, adapted in accordance with one embodiment. Device stack 400 is an example of an environment in which the structures described above with respect to Figures 1-3 can be implemented. The semiconductor chip 405 may include a SOC or other processing device or may include a memory chip. Although not shown in the present invention, it is understood that the semiconductor chip 405 may include vias vertically connecting one or more layers of metal within the chip itself.

[0037] A pastilha de semicondutor 405 é disposta em um pacote de pastilha de semicondutor 410. O pacote de pastilha de semicondutor 410 fornece suporte mecânico e conexões elétricas à pastilha 405. Os exemplos de materiais do pacote 410 podem incluir plástico, cerâmico ou um dielétrico como FR-4 disposto em múltiplas camadas. A figura 4 mostra múltiplas vias, exemplificadas pela via 411. A via 411 fornece acoplamento elétrico entre um ou mais contatos (não mostrados) no lado inferior da pastilha 405 e os pinos de soquete dentro do soquete 420. O pino 421 é um exemplo de um pino de soquete do soquete 420. Em alguns exemplos, o soquete 420 é parte do pacote, ao passo que em outras modalidades pode ser um componente fisicamente separado. Em qualquer evento, o pacote 410 e o soquete 420 fornecem acoplamento elétrico entre a pastilha de semicondutor 405 e a placa de circuito impresso 430.[0037] The semiconductor wafer 405 is disposed in a semiconductor wafer package 410. The semiconductor wafer package 410 provides mechanical support and electrical connections to the wafer 405. Examples of package materials 410 may include plastic, ceramic, or a dielectric such as FR-4 arranged in multiple layers. Figure 4 shows multiple via, exemplified by via 411. Via 411 provides electrical coupling between one or more contacts (not shown) on the underside of insert 405 and the socket pins within socket 420. Pin 421 is an example of a socket pin of socket 420. In some examples, socket 420 is part of the package, whereas in other embodiments it may be a physically separate component. In any event, the package 410 and socket 420 provide electrical coupling between the semiconductor chip 405 and the printed circuit board 430.

[0038] O soquete 420 é montado na placa de circuito impresso 430 de modo que os pinos de soquete, como pinos de soquete 421, são acoplados a blocos de contato, como bloco de contato 433. Os exemplos de blocos de contato nas modalidades das figuras 1-3 incluem aqueles blocos de contato 111, 121, 211 e 311. A figura 4 mostra múltiplas vias, das quais a via 431 é um exemplo. Além disso, a PCB 430 inclui múltiplas camadas de metal, exemplificadas por camada de metal 432. Cada das camadas de metal é disposta sobre uma camada dielétrica respectiva, onde PCB 430 é composta de uma pluralidade de camadas dielétricas. As vias de PCB 430 permitem que sinais elétricos sejam passados de uma camada da PCB para outra camada da PCB, por exemplo, usando traços horizontais.[0038] Socket 420 is mounted on printed circuit board 430 such that socket pins, such as socket pins 421, are coupled to contact blocks, such as contact block 433. Examples of contact blocks in embodiments of Figures 1-3 include those contact blocks 111, 121, 211 and 311. Figure 4 shows multiple via, of which via 431 is an example. Furthermore, PCB 430 includes multiple metal layers, exemplified by metal layer 432. Each of the metal layers is disposed over a respective dielectric layer, where PCB 430 is composed of a plurality of dielectric layers. PCB vias 430 allow electrical signals to be passed from one layer of the PCB to another layer of the PCB, for example, using horizontal traces.

[0039] A ilustração da figura 4 é um recorte no plano Z-X, de modo que as camadas de metal são mostradas na borda. É dentro dessas camadas de metal que as estruturas capacitivas podem ser implementadas. É entendido que na vista na borda fornecida pela figura 4, estruturas capacitivas não são necessariamente discerníveis a partir de traços horizontais, embora as ilustrações das figuras 1-3 forneçam ilustrações de como vários exemplos podem ser implementados nas camadas de metal da PCB 430.[0039] The illustration in figure 4 is a cutout in the Z-X plane, so that the metal layers are shown on the edge. It is within these metal layers that capacitive structures can be implemented. It is understood that in the edge view provided by Figure 4, capacitive structures are not necessarily discernible from horizontal traces, although the illustrations in Figures 1-3 provide illustrations of how various examples can be implemented in the metal layers of the PCB 430.

[0040] Como observado acima, os exemplos das figuras 1-3 descrevem vias e estruturas capacitivas dentro das camadas de metal da PCB, como PCB 430. Entretanto, outras modalidades podem implementar estruturas capacitivas similares nas vias (por exemplo, 411) do pacote 410 ou vias dentro da pastilha de semicondutor 405. Especificamente, usando simulação ou experimentação, um projetista pode alterar iterativamente formatos de estruturas capacitâncias e distâncias entre estruturas capacitivas para obter um nível desejado de capacitância mutua. Os formatos e distâncias descritas acima com relação às figuras 1-3 são exemplos para dimensões estruturais específicas e tempos de elevação de sinal, e aqueles formatos e distâncias podem ser modificados como apropriado para beneficiar estruturas diferentes e tempos de elevação diferentes.[0040] As noted above, the examples in Figures 1-3 describe capacitive vias and structures within the metal layers of the PCB, such as PCB 430. However, other embodiments may implement similar capacitive structures in the vias (e.g., 411) of the package 410 or pathways within the semiconductor wafer 405. Specifically, using simulation or experimentation, a designer can iteratively change structure shapes, capacitances and distances between capacitive structures to obtain a desired level of mutual capacitance. The shapes and distances described above with respect to Figures 1-3 are examples for specific structural dimensions and signal rise times, and those shapes and distances may be modified as appropriate to benefit different structures and different rise times.

[0041] A figura 5 é uma ilustração de componentes internos 500 de um dispositivo de computação, como um smart phone, computador tablet, ou um mainboard de servidor, adaptado de acordo com uma modalidade. O pacote de chip 510 inclui um SOC, e o pacote de chip 510 é montado na PCB 530. Similarmente, o pacote de chip 520 inclui um chip de memória, e o pacote de chip 520 é também montado na PCB 530. O SOC (não mostrado) está em comunicação elétrica com conectores elétricos verticais do pacote de chip 510 e com a PCB 530 como explicado acima com relação à figura 4. Em um modo similar, um chip de memória (não mostrado) está em comunicação elétrica com conectores elétricos verticais do pacote de chip 520 e com a PCB 530.[0041] Figure 5 is an illustration of internal components 500 of a computing device, such as a smart phone, tablet computer, or a server mainboard, adapted in accordance with one embodiment. Chip package 510 includes a SOC, and chip package 510 is mounted on PCB 530. Similarly, chip package 520 includes a memory chip, and chip package 520 is also mounted on PCB 530. The SOC ( not shown) is in electrical communication with vertical electrical connectors of the chip package 510 and with the PCB 530 as explained above with respect to Figure 4. In a similar mode, a memory chip (not shown) is in electrical communication with electrical connectors vertical sections of the chip package 520 and the PCB 530.

[0042] A PCB 530 inclui vias 531, que estão em comunicação elétrica com o pacote de chip 510. A PCB 530 também inclui vias 534, que estão em comunicação elétrica com o pacote de chip 520. Vias 531 são eletricamente acopladas a vias 534 por traços horizontais 533. A figura 5 fornece uma vista na extremidade, de modo que os traços horizontais 533 são representados por uma linha única, porém é entendido que as vias 531 podem ser conectadas a vias 534 usando traços horizontais múltiplos e separados. Em um exemplo, o SOC e o chip de memória se comunicam em virtude das vias 531, os traços horizontais 533 e as vias 534 de acordo com protocolos associados a DDR4, memória de acesso aleatório dinâmica síncrona de quinta geração (DDR5) ou outra técnica apropriada.[0042] PCB 530 includes lanes 531, which are in electrical communication with chip package 510. PCB 530 also includes lanes 534, which are in electrical communication with chip package 520. Vias 531 are electrically coupled to lanes 534 533. Figure 5 provides an end view such that horizontal strokes 533 are represented by a single line, but it is understood that vias 531 can be connected to vias 534 using multiple, separate horizontal strokes. In one example, the SOC and the memory chip communicate via lanes 531, horizontal traces 533, and lanes 534 in accordance with protocols associated with DDR4, fifth-generation synchronous dynamic random access memory (DDR5), or other technique. appropriate.

[0043] Além disso nesse exemplo, vias 531 incluem estruturas capacitivas 532, que são similares a estruturas capacitivas 112 e 122 da figura 1. Entretanto, é entendido que as estruturas capacitivas de outras modalidades, como aquelas das figuras 2 e 3, podem ser implementadas em PCB 530 adicionalmente ou alternativamente.[0043] Additionally in this example, pathways 531 include capacitive structures 532, which are similar to capacitive structures 112 and 122 of Figure 1. However, it is understood that capacitive structures of other embodiments, such as those of Figures 2 and 3, can be implemented on PCB 530 additionally or alternatively.

[0044] Embora não mostrado na figura 5, é entendido que o dispositivo de computação pode incluir outros componentes, como uma bateria, outros painéis de circuito impresso, outros chips de circuito integrado e os pacotes de chip, e similares. A bateria, os painéis de circuito impresso, e os chips de circuito integrado são dispostos no dispositivo de computação de modo que estejam encerrados em um alojamento físico do dispositivo de computação.[0044] Although not shown in Figure 5, it is understood that the computing device may include other components, such as a battery, other printed circuit panels, other integrated circuit chips and chip packages, and the like. The battery, printed circuit panels, and integrated circuit chips are arranged in the computing device so that they are enclosed in a physical housing of the computing device.

[0045] Várias modalidades podem fornecer uma ou mais vantagens em relação a sistemas convencionais. Por exemplo, alguns sistemas convencionais adicionam estruturas aos traços horizontais para reduzir diafonia distante. Entretanto, as modalidades descritas aqui podem ser mais eficientes em espaço por usar camadas de uma placa de circuito impresso, pacote, ou pastilha de semicondutor que não são usados para conduzir sinais elétricos pelas vias específicas. Por exemplo, nas modalidades das figuras 1-3, as estruturas capacitivas incluem formatos de material condutivo que são dispostos em camadas nas quais as vias não estão usando para traços horizontais. Tal material condutivo adicional pode ser adicionado a um design em pouco ou nenhum custo adicional.[0045] Various modalities can provide one or more advantages over conventional systems. For example, some conventional systems add structures to horizontal traces to reduce distant crosstalk. However, the embodiments described here may be more space efficient by using layers of a printed circuit board, package, or semiconductor wafer that are not used to conduct electrical signals through specific pathways. For example, in the embodiments of Figures 1-3, the capacitive structures include shapes of conductive material that are arranged in layers in which the vias are not used for horizontal traces. Such additional conductive material can be added to a design at little or no additional cost.

[0046] As próprias estruturas capacitivas não azem contato elétrico direto com outras estruturas e podem, portanto, assumir qualquer de uma variedade de formatos arbitrários que podem ser otimizados para obter um valor específico de capacitância mútua. Além disso, os formatos e designs das estruturas capacitivas podem ser eficientemente determinados usando software de simulação em um modo iterativo, incluindo ajustar e simular repetidamente até que parâmetros aceitáveis sejam encontrados.[0046] Capacitive structures themselves do not make direct electrical contact with other structures and can therefore assume any of a variety of arbitrary shapes that can be optimized to obtain a specific value of mutual capacitance. Furthermore, the shapes and designs of capacitive structures can be efficiently determined using simulation software in an iterative mode, including repeatedly adjusting and simulating until acceptable parameters are found.

[0047] Um fluxograma de um método de exemplo 600 de transmitir um sinal elétrico é ilustrado na figura 6. Em um exemplo, o método 600 é executado durante uso de um dispositivo elétrico, como aqueles ilustrados nas figuras 15.[0047] A flowchart of an example method 600 of transmitting an electrical signal is illustrated in Figure 6. In one example, method 600 is performed during use of an electrical device, such as those illustrated in Figures 15.

[0048] Na ação 610, o dispositivo elétrico conduz um sinal elétrico em uma primeira conexão elétrica vertical. Um exemplo de um sinal elétrico pode incluir um sinal de dados ou um sinal de relógio. O sinal elétrico inclui algumas porções que estão em uma tensão e algumas porções que estão em outra tensão, desse modo representando zeros e uns digitais. Embora um sinal de relógio possa ser periódico e alternado, um sinal de dados pode incluir múltiplas ocorrências dos mesmos valores em uma linha. Além disso nesse exemplo, o sinal elétrico é de extremidade única ao invés de diferencial, desse modo tornando o mesmo mais propenso a fenômenos de diafonia. Entretanto, diafonia distante pode ser diminuído usando as estruturas e técnicas descritas aqui.[0048] In action 610, the electrical device conducts an electrical signal in a first vertical electrical connection. An example of an electrical signal may include a data signal or a clock signal. The electrical signal includes some portions that are at one voltage and some portions that are at another voltage, thereby representing digital zeros and ones. Although a clock signal can be periodic and alternating, a data signal can include multiple occurrences of the same values in a row. Furthermore, in this example, the electrical signal is single-ended rather than differential, thus making it more prone to crosstalk phenomena. However, distant crosstalk can be decreased using the structures and techniques described here.

[0049] Um exemplo de ação 610 inclui conduzir um sinal elétrico a partir de uma das vias 531 para outra das vias 534 (ou vice-versa) sobre traços horizontais 533 e figura 5. A própria via fornece comunicação do sinal elétrico a partir de uma camada na estrutura (Por exemplo, PCB, pacote, uma pastilha de semicondutor) para outra camada na estrutura. Por exemplo, no exemplo da figura 5, o sinal elétrico é comunicado para a via 531 em uma camada superior da PCB 530 e é conduzido ao longo do traço horizontal 533 em uma camada inferior da PCB 530. A condução do sinal, entretanto, pode criar diafonia entre as vias respectivas 531.[0049] An example of action 610 includes conducting an electrical signal from one of the paths 531 to another of the paths 534 (or vice versa) over horizontal traces 533 and figure 5. The path itself provides communication of the electrical signal from one layer in the structure (e.g. PCB, package, semiconductor wafer) to another layer in the structure. For example, in the example of Figure 5, the electrical signal is communicated to track 531 on an upper layer of PCB 530 and is conducted along horizontal trace 533 on a lower layer of PCB 530. Signal conduction, however, may create crosstalk between the respective paths 531.

[0050] Na ação 620, durante a condução do sinal elétrico, a primeira conexão elétrica vertical e uma segunda conexão elétrica vertical armazenam energia em um campo elétrico por capacitância mutua. Por exemplo, na figura 5 as vias 531 incluem estruturas capacitivas 532. As estruturas capacitivas 532 adicionam capacitância mutua entre as duas vias específicas 531. De acordo com os designs mostrados nas figuras 1-3, as estruturas capacitivas podem aumentar a capacitância mutua de modo a reduzir ou cancelar diafonia distante de acordo com a equação 1.[0050] In action 620, during the conduction of the electrical signal, the first vertical electrical connection and a second vertical electrical connection store energy in an electric field by mutual capacitance. For example, in Figure 5, the vias 531 include capacitive structures 532. The capacitive structures 532 add mutual capacitance between the two specific pathways 531. In accordance with the designs shown in Figures 1-3, the capacitive structures can increase the mutual capacitance so to reduce or cancel distant crosstalk according to equation 1.

[0051] Como o dispositivo de computação opera durante uso normal, pode conduzir milhões ou bilhões de bits digitais por segundo a partir de um chip para outro chip pelo uso das conexões elétricas verticais e traços horizontais. Por conseguinte, um dispositivo de computação pode executar ações 610 e 620 repetidamente e em uma frequência associada à frequência de relógio dos chips. Um exemplo de chips inclui um chip de processamento, como um SOC, e um chip de memória se comunicando usando DDR4 ou outras técnicas.[0051] As the computing device operates during normal use, it can conduct millions or billions of digital bits per second from one chip to another chip through the use of vertical electrical connections and horizontal traces. Accordingly, a computing device may perform actions 610 and 620 repeatedly and at a frequency associated with the clock frequency of the chips. An example of chips includes a processing chip, such as a SOC, and a memory chip communicating using DDR4 or other techniques.

[0052] O escopo de modalidades não é limitado ao método específico mostrado na figura 6. Outras modalidades podem adicionar, omitir, reorganizar ou modificar uma ou mais ações. Por exemplo, o método 600 não pretende sugerir que as ações 610 e 620 são executadas em série; ao invés, é entendido que ocorrem substancialmente no mesmo momento em exemplos operacionais.[0052] The scope of modalities is not limited to the specific method shown in Figure 6. Other modalities may add, omit, rearrange or modify one or more actions. For example, method 600 is not intended to suggest that actions 610 and 620 are performed in series; rather, they are understood to occur at substantially the same time in operational examples.

[0053] Como aqueles com um pouco de experiência nessa técnica reconhecerão e dependendo da aplicação específica em mão, muitas modificações, substituições e variações podem ser feitas em e nos materiais, aparelho, configurações e métodos de uso dos dispositivos da presente revelação sem se afastar do espírito e escopo dos mesmos. À luz disso, o escopo da presente revelação não deve ser limitado àquele das modalidades específicas ilustradas e descritas aqui, pois são meramente como alguns exemplos das mesmas, porém ao invés, devem ser totalmente comensuráveis com aquela das reivindicações apensas a seguir e seus equivalentes funcionais.[0053] As those with some experience in this art will recognize and depending on the specific application at hand, many modifications, substitutions and variations can be made in and to the materials, apparatus, configurations and methods of use of the devices of the present disclosure without departing from their spirit and scope. In light of this, the scope of the present disclosure should not be limited to that of the specific embodiments illustrated and described herein, as they are merely a few examples thereof, but rather, should be fully commensurate with that of the following appended claims and their functional equivalents. .

Claims (10)

1. Dispositivo elétrico, compreendendo: uma estrutura tendo uma pluralidade de camadas dielétricas, a estrutura tendo adicionalmente uma pluralidade de conexões elétricas verticais (110, 120) se estendendo a partir de uma camada superior das camadas dielétricas até uma camada inferior das camadas dielétricas; uma primeira conexão elétrica vertical (110) da pluralidade de conexões elétricas verticais incluindo uma primeira estrutura capacitiva (112) que se estende em um plano perpendicular a uma dimensão vertical da primeira conexão elétrica vertical, em que a primeira estrutura capacitiva é disposta em uma primeira camada dielétrica da pluralidade de camadas dielétricas, em que a primeira camada dielétrica está abaixo da camada superior; e uma segunda conexão elétrica vertical (120) da pluralidade de conexões elétricas verticais incluindo uma segunda estrutura capacitiva (122) se estendendo no plano e disposta na primeira camada dielétrica, caracterizado pelo fato de que a primeira estrutura capacitiva está em um formato alongado, em que uma dimensão de comprimento da primeira estrutura capacitiva se estende em direção à segunda estrutura capacitiva, e em que a primeira estrutura capacitiva (112) e a segunda estrutura capacitiva (122) são eletricamente isoladas das estruturas diferentes da primeira conexão elétrica vertical (110) e da segunda conexão elétrica vertical (120), respectivamente.1. Electrical device, comprising: a structure having a plurality of dielectric layers, the structure additionally having a plurality of vertical electrical connections (110, 120) extending from an upper layer of the dielectric layers to a lower layer of the dielectric layers; a first vertical electrical connection (110) of the plurality of vertical electrical connections including a first capacitive structure (112) extending in a plane perpendicular to a vertical dimension of the first vertical electrical connection, wherein the first capacitive structure is disposed in a first dielectric layer of the plurality of dielectric layers, wherein the first dielectric layer is below the upper layer; and a second vertical electrical connection (120) of the plurality of vertical electrical connections including a second capacitive structure (122) extending in-plane and disposed in the first dielectric layer, characterized by the fact that the first capacitive structure is in an elongated shape, in that a length dimension of the first capacitive structure extends toward the second capacitive structure, and wherein the first capacitive structure (112) and the second capacitive structure (122) are electrically isolated from structures other than the first vertical electrical connection (110) and the second vertical electrical connection (120), respectively. 2. Dispositivo elétrico, de acordo com a reivindicação 1, caracterizado pelo fato de que a primeira estrutura capacitiva (112) e a segunda estrutura capacitiva (122) são dispostas em uma camada dielétrica entre a camada superior e a camada inferior; ou em que a primeira estrutura capacitiva (112) e a segunda estrutura capacitiva (122) são dispostas na camada inferior.2. Electrical device according to claim 1, characterized by the fact that the first capacitive structure (112) and the second capacitive structure (122) are arranged in a dielectric layer between the upper layer and the lower layer; or wherein the first capacitive structure (112) and the second capacitive structure (122) are disposed on the bottom layer. 3. Dispositivo elétrico, de acordo com a reivindicação 1, caracterizado pelo fato de que a segunda estrutura capacitiva (122) também tem o formato alongado, em que uma dimensão de comprimento da segunda estrutura capacitiva se estende em direção à primeira estrutura capacitiva.3. Electrical device according to claim 1, characterized by the fact that the second capacitive structure (122) also has an elongated shape, in which a length dimension of the second capacitive structure extends towards the first capacitive structure. 4. Dispositivo elétrico, de acordo com a reivindicação 1, caracterizado pelo fato de que a estrutura tendo a pluralidade de camadas dielétricas compreende uma placa de circuito impresso, PCB.4. Electrical device according to claim 1, characterized by the fact that the structure having the plurality of dielectric layers comprises a printed circuit board, PCB. 5. Dispositivo elétrico, de acordo com a reivindicação 4, caracterizado pelo fato de que compreende adicionalmente: uma pluralidade de pinos de soquete em comunicação com uma superfície superior da PCB e em comunicação elétrica com a primeira conexão elétrica vertical (110) e a segunda conexão elétrica vertical (120); um pacote de pastilha de semicondutor (410) disposto no topo da pluralidade de pinos de soquete e tendo um primeiro conjunto de contatos elétricos em comunicação elétrica com a pluralidade de pinos de soquete; e uma pastilha de semicondutor (405) montada no pacote de pastilha de semicondutor e tendo um segundo conjunto de contatos elétricos em comunicação elétrica com o pacote de pastilha de semicondutor.5. Electrical device according to claim 4, characterized by the fact that it further comprises: a plurality of socket pins in communication with an upper surface of the PCB and in electrical communication with the first vertical electrical connection (110) and the second vertical electrical connection (120); a semiconductor chip package (410) disposed on top of the plurality of socket pins and having a first set of electrical contacts in electrical communication with the plurality of socket pins; and a semiconductor chip (405) mounted on the semiconductor chip package and having a second set of electrical contacts in electrical communication with the semiconductor chip package. 6. Dispositivo elétrico, de acordo com a reivindicação 1, caracterizado pelo fato de que a estrutura tendo a pluralidade de camadas dielétricas compreende um pacote de pastilha de semicondutor (410).6. Electrical device according to claim 1, characterized by the fact that the structure having the plurality of dielectric layers comprises a semiconductor chip package (410). 7. Método de transmissão de um sinal elétrico, compreendendo: conduzir (610) um sinal elétrico em uma primeira conexão elétrica vertical (110); e durante condução do sinal elétrico, armazenar (620) energia em um campo elétrico por capacitância mútua entre a primeira conexão elétrica vertical e uma segunda conexão elétrica vertical (120), em que a primeira conexão elétrica vertical e a segunda conexão elétrica vertical são individualmente implementadas em uma estrutura dielétrica multicamada, adicionalmente em que a primeira conexão elétrica vertical inclui uma primeira estrutura capacitiva (112) se estendendo em um plano perpendicular a uma dimensão vertical da primeira conexão elétrica vertical, adicionalmente em que a segunda conexão elétrica vertical inclui uma segunda estrutura capacitiva (122) se estendendo no plano, e em que a primeira estrutura capacitiva e segunda estrutura capacitiva estão localizadas em uma mesma camada da estrutura dielétrica multicamada, caracterizado pelo fato de que a primeira estrutura capacitiva e a segunda estrutura capacitivasão parcialmente semicirculares com porções retangulares alongadas se estendendo uma em direção à outra, adicionalmente em que a primeira estrutura capacitiva (112) e a segunda estrutura capacitiva (122) são eletricamente isoladas das estruturas diferentes da primeira conexão elétrica vertical (110) e da segunda conexão elétrica vertical (120), respectivamente.7. Method of transmitting an electrical signal, comprising: conducting (610) an electrical signal in a first vertical electrical connection (110); and during conduction of the electrical signal, storing (620) energy in an electric field by mutual capacitance between the first vertical electrical connection and a second vertical electrical connection (120), wherein the first vertical electrical connection and the second vertical electrical connection are individually implemented in a multilayer dielectric structure, further wherein the first vertical electrical connection includes a first capacitive structure (112) extending in a plane perpendicular to a vertical dimension of the first vertical electrical connection, further wherein the second vertical electrical connection includes a second capacitive structure (122) extending in the plane, and in which the first capacitive structure and the second capacitive structure are located in the same layer of the multilayer dielectric structure, characterized by the fact that the first capacitive structure and the second capacitive structure are partially semicircular with portions elongated rectangular structures extending towards each other, further in which the first capacitive structure (112) and the second capacitive structure (122) are electrically isolated from the different structures of the first vertical electrical connection (110) and the second vertical electrical connection (120 ), respectively. 8. Método, de acordo com a reivindicação 7, caracterizado pelo fato de que conduzir (610) um sinal elétrico compreende conduzir o sinal elétrico para ou a partir de um dispositivo de memória.8. Method according to claim 7, characterized by the fact that driving (610) an electrical signal comprises driving the electrical signal to or from a memory device. 9. Método, de acordo com a reivindicação 7, caracterizado pelo fato de que armazenar (620) energia no campo elétrico por capacitância mútua compreende armazenar energia em um campo elétrico pelo menos em parte pela primeira estrutura capacitiva e pela segunda estrutura capacitiva.9. Method according to claim 7, characterized by the fact that storing (620) energy in the electric field by mutual capacitance comprises storing energy in an electric field at least in part by the first capacitive structure and the second capacitive structure. 10. Método, de acordo com a reivindicação 7, caracterizado pelo fato de que conduzir (610) o sinal elétrico na primeira conexão elétrica vertical compreende: conduzir o sinal elétrico em um traço elétrico horizontal a partir da primeira conexão elétrica vertical (110) até uma terceira conexão elétrica vertical em comunicação com o traço elétrico horizontal, em que o traço elétrico horizontal está em uma camada diferente da estrutura dielétrica multicamada do que a primeira estrutura capacitiva (112) e segunda estrutura capacitiva (122); e/ou conduzir o sinal elétrico entre camadas da estrutura dielétrica multicamada.10. Method according to claim 7, characterized by the fact that conducting (610) the electrical signal in the first vertical electrical connection comprises: conducting the electrical signal in a horizontal electrical trace from the first vertical electrical connection (110) to a third vertical electrical connection in communication with the horizontal electrical trace, wherein the horizontal electrical trace is in a different layer of the multilayer dielectric structure than the first capacitive structure (112) and second capacitive structure (122); and/or conduct the electrical signal between layers of the multilayer dielectric structure.