METHODE POUR PREPARER UN DISPOSITIF SEMICONDUCTEUR
AVANT D'Y DEPOSER UN METAL
La présente invention se rapporte à une méthode
pour préparer un dispositif semiconducteur avant d'y déposer
un métal, par exemple de l'aluminium, ladite méthode comprenant les étapes de déposer d'une couche d'oxyde de silicium dopé
sur ledit dispositif semiconducteur, de faire des fenêtres prédéterminées dans ladite couche d'oxyde de silicium dopée
et de refluer (reflow) ledit oxyde de silicium dopé, au moins
les parties dudit dispositif semiconducteur exposées au travers des dites fenêtres étant recouvertes par une couche de matériau protecteur pendant ladite étape de reflux.
Une telle méthode est déjà connue dans la technique,
par exemple par la demande de brevet européen 0 081 226-A2. Générallement, lorsqu'un métal, par exemple de l'aluminium,
doit être déposé sur un dispositif semiconducteur pour fournir
des connexions électriques ou pour former des électrodes de conde nsateurs, les parties du dispositif qui ne doivent pas
venir en contact avec ce métal sont protégées par une couche isolante d'oxyde de silicium. Là où le métal doit venir en contact avec le dispositif semiconducteur, des fenêtres sont faites dans la couche d'oxyde de silicium par gravure. Cette opération produit des arêtes rugueuses dans la topographie
de surface de la couche d'oxyde de silicium qui peuvent occasionner par la suite des étranglements ou des cassures non souhaités
dans la couche de métal déposée. On sait que dans le cas où
la couche isolante d'oxyde de silicium est dopée, par exemple
avec du phosphore, ces arêtes rugueuses peuvent être rendues lisses par une opération appelée reflux qui consiste à cuire la couche d'oxyde de silicium dopé. Cependant; pendant cette opération de reflux, les ions de l'oxyde de silicium dopé
peuvent contaminer des régions sous-jacentes, par exemple un drain ou une source d'un transistor. Selon la méthode connue, une telle contamination est évitée en formant une couche de matériau protecteur, constituée de nitrure de silicium, au
moins sur les parties du dispositif qui ne sont pas exposées
au travers des fenêtres, avant d'effectuer l'étape de reflux.
Il est à noter qu'une couche de nitrure de silicium déposée
sur le dispositif semiconducteur peut provoquer des contraintes non souhaitées dans ce dernier. Pour celà, une couche d'oxyde
de silicium est généralement présente entre le substrat semiconducteur et la couche de nitrure de silicium.
Un but de la présente invention est de fournir une méthode du type décrit ci-dessus, mais qui ne requiert pas l'utilisation de nitrure de silicium.
Suivant l'invention, ce but est atteint par le fait que la présente méthode comprend l'étape d'oxyder ledit dispositif semiconducteur, au moins dans les dites fenêtres avant ladite déposition de ladite couche d'oxyde de silicium dopé,
de façon à former ladite couche de matériau protecteur.
De cette façon, l'utilisation de nitrure de silicium est évitée.
Une autre caractéristique de l'invention est qu'après ladite étape de reflux, elle comprend les étapes successives
de déposer une couche d'oxyde de silicium sur ladite couche d'oxyde de silicium dopé et ladite couche de matériau protecteur, de faire des secondes fenêtres dans les dites fenêtres mentionnées premièrement, au travers de la dite couche déposée d'oxyde de silicium et de ladite couche de matériau protecteur, et de déposer ledit métal sur le dispositif ainsi formé.
Cette seconde couche d'oxyde de silicium isole la couche d'oxyde de silicium dopé du métal, empêchant ainsi cet oxyde d'attaquer le métal.
L'invention se rapporte aussi à un dispositif semiconducteur réalisé conformément à la méthode ci-dessus.
Les buts et caractéristiques de l'invention décrits ci-dessus ainsi que d'autres et la manière de les obtenir deviendront plus clairs et l'invention elle même sera mieux comprise, en se référant à la description suivante d'un exemple de réalisation de l'invention pris en relation avec les figures 1 à 5 qui montrent les étapes principales successives d'une méthode selon l'invention pour préparer un dispositif semiconducteur avant d'y déposer un métal, les
parties constituantes de ce dispositif n'étant pas dessinées
à l'échelle.
Référence est d'abord faite à la Fig. 1 qui représente un dispositif semiconducteur consistant en un transistor MOS réalisé sur une puce constituée d'un substrat P- 1, c'est-àdire un substrat P légèrement dopé. Le transistor est électriquement isolé de dispositifs voisins par un oxyde de silicium de champs 2 et comprend un puit N- 3 dans lequel deux régions
4 de matériau P+ sont diffusées. Ces régions 4 constituent
le drain et la source du transistor. Une mince couche d'oxyde
de silicium 5 ayant une épaisseur d'environ 700 Angstroem croit alors sur la surface supérieure des deux régions P+ 4 et un oxyde de porte 6 est formé sur la partie non recouverte restante du puit N- 3 entre ces deux régions P+ 4. Cet oxyde de porte
6 est ensuite recouvert d'une couche de polysilicium 7 qui constitue la porte du transistor. Une couche 8 d'oxyde de silicium dopé négativement avec du phosphore et générallement appelée P-silox est alors déposée sur tout le dispositif.
Ensuite, et comme représenté à la Fig. 2, des
fenêtres 9 sont faites dans la couche de P-silox 8 au moyen
d'un masque dit sur-dimensionné (non montré) et par un procédé de photolithographie classique, un matériau gravant l'oxyde
de silicium étant utilisé pour enlever le P-silox 8. Comme ce matériau de gravure attaquerait aussi l'oxyde de silicium
non dopé, il est nécessaire de contrôler soigneusement la gravure du P-silox afin que les oxydes de silicium sous-jacents 2, 6 et plus particulièrement la mince couche 5 ne soit pas affectés. A cette fin, on utilise pour l'oxyde de silicium dopé, un matériau gravant ayant une vitesse de gravure qui
est plus grande que pour l'oxyde de silicium non dopé, et
le chronométrage de l'opération de gravure est soigneusement contrôlé. On utilise, par exemple, un matériau de gravure disponible dans le commerce qui a une vitesse de gravure de
5000 Angstroem/minute pour un P-silox avec une concentration
en phosphore de 12% et une vitesse de gravure de 600 Angstroem/ minute pour un oxyde de silicium non dopé. En pratique, l'opération de gravure est arrêtée avant que tout le P-silox
ne soit enlevé. Une étape de reflux (reflow) est alors exécutée sur le P-silox pour rendre lisse les arêtes rugueuses de
sa topographie de surface produites par l'opération de gravure précédente. L'étape de reflux consiste à cuire la puce dans
une atmosphère sèche contenant de l'azote à environ 900 à 1000 degrés centigrade et pour une période de 10 minutes. En général, le reflux sera exécuté à des températures allant de 800 à
1100 degrés centigrade avec des durées correspondantes allant
de 4 heures à 1 minute.
La couche d'oxyde de silicium 5 couvrant la surface supérieure du substrat 1 protège ce dernier contre la contamination par des ions négatifs libérés par le P-silox 8 pendant l'étape de reflux. En effet, si la couche d'oxyde de silicium est affectée pendant la gravure du P-silox, des dispositifs parasites, par exemple une diode ou une résistance, peuvent être formés, comme cela apparaîtra plus clairement dans ce qui suit.
En supposant que la couche d'oxyde de silicium
5 ait été affectée pendant la gravure du P-silox 8, par exemple à cause d'une gravure qui a duré trop longtemps, le nombre d'ions négatifs (phosphore) qui penêtrent dans les régions P+ 4
est dépendant de l'épaisseur restante de la couche d'oxyde de silicium 5 et de la température de l'étape de reflux. Ces
ions négatifs sont principalement concentrés immédiatement en dessous de la surface supérieure du substrat. Si le degré de dopage par ces ions négatifs est plus grand que le degré initial de dopage par les ions positifs des régions P+ 4, une diode qui
a ses électrodes entre la surface supérieure et le fond des régions P+ 4 peut être formée dans chacune de ces régions 4. D'autre part, si le degré de dopage par ces ions négatifs est plus faible que le degré initial de dopage par les ions positifs des régions 4, la différence de dopage entre la surface supérieure et le fond peut quand même être suffisante pour
former une résistance dans chacune des régions P+ 4.
Référence est maintenant faite aux Figs. 3 et 4
qui montrent des étapes suivantes précédent la déposition d'aluminium.
La Fig. 3 montre l'étape de déposition d'une couche
10 d'oxyde de silicium non dopé sur tout le dispositif. Cette étape est nécessaire pour éviter que le P-silox n'attaque l' aluminium.
Commereprésenté à la Fig. 4, des fenêtres 11 sont faites dans les couches 10 et 5 d'oxyde de silicium au moyen
d'un masque dit sous-dimensionné (non montré) et par un procédé photolithographique classique. Ces fenêtres 11 sont situées
dans les fenêtres précédentes 9 de façon à ce que la couche
de p-silox 8 soit complètement entourée d'oxydes de silicium
10, 5 et 2. De plus, la couche d'oxyde de silicium 10 n'a pas d'arêtes rugueuses car elle est appliquée sur le p-silox
8 et suit donc la topographie de surface de ce dernier. Pour
ces raisons, lorsqu'une couche d'aluminium 12 (Fig. 5) est déposée sur la couche d'oxyde de silicium 10, il n'y a pas de risque
de produire des étranglements et/ou des cassures dans la
couche de métal et il n'y a pas de danger que le métal soit attaqué par le P-silox car ce dernier ne touche pas l'aluminium.
Il est à noter que la couche d'aluminium 12 est déposée sur tout le dispositif et vient en contact avec les régions P+ 4 au travers des fenêtres 11. Un motif (non montré) peut alors être formé sur la couche d'aluminium 12 au moyen d'un procédé photolithographique classique.
Bien que les principes de l'invention aient été décrits ci-dessus en se référant à des exemples particuliers, il est bien entendu que cette description est faite seulement à titre d'exemple et ne constitue aucunement une limitation de la portée de l'invention.
REVENDICATIONS
1. Méthode pour préparer un dispositif semiconducteur (1) avant d'y déposer un métal (12), par exemple de l'aluminium, ladite méthode comprenant les étapes de déposer.
une couche d'oxyde de silicium dopé (8) sur ledit dispositif semiconducteur, de faire des fenêtres prédéterminées (9) dans ladite couche d'oxyde de silicium dopé et de refluer
(reflow) ledit oxyde de silicium dopé, au moins les parties dudit dispositif semiconducteur (1) exposées au travers des dites fenêtres (9) étant recouvertes par une couche de matériau protecteur (5) pendant ladite étape de reflux, caractérisés par le fait qu'elle comprend l'étape d'oxyder ledit dispositif semiconducteur, au moins dans les dites fenêtres (9) avant ladite déposition de ladite couche d'oxyde de silicium dopé (8), de façon à former ladite couche de matériau protecteur (5).
METHOD FOR PREPARING A SEMICONDUCTOR DEVICE
BEFORE DEPOSITING A METAL
The present invention relates to a method
to prepare a semiconductor device before depositing it
a metal, for example aluminum, said method comprising the steps of depositing a layer of doped silicon oxide
on said semiconductor device, to make predetermined windows in said doped silicon oxide layer
and refluxing said doped silicon oxide, at least
the parts of said semiconductor device exposed through said windows being covered by a layer of protective material during said reflux step.
Such a method is already known in the art,
for example by European patent application 0 081 226-A2. Generally, when a metal, for example aluminum,
must be deposited on a semiconductor device to provide
electrical connections or to form capacitor electrodes, the parts of the device which must not
come into contact with this metal are protected by an insulating layer of silicon oxide. Where the metal is to come into contact with the semiconductor device, windows are made in the silicon oxide layer by etching. This operation produces rough edges in the topography
of the surface of the silicon oxide layer which can subsequently cause unwanted strangulation or breakage
in the deposited metal layer. We know that in the event that
the insulating layer of silicon oxide is doped, for example
with phosphorus, these rough edges can be made smooth by an operation called reflux which consists in baking the layer of doped silicon oxide. However; during this reflux operation, the ions of the doped silicon oxide
can contaminate underlying regions, for example a drain or a source of a transistor. According to the known method, such contamination is avoided by forming a layer of protective material, consisting of silicon nitride, at the
less on the parts of the device which are not exposed
through the windows, before performing the reflux step.
It should be noted that a layer of silicon nitride deposited
on the semiconductor device can cause undesired stresses in the latter. For this, an oxide layer
silicon is generally present between the semiconductor substrate and the layer of silicon nitride.
An object of the present invention is to provide a method of the type described above, but which does not require the use of silicon nitride.
According to the invention, this object is achieved by the fact that the present method comprises the step of oxidizing said semiconductor device, at least in said windows before said deposition of said layer of doped silicon oxide,
so as to form said layer of protective material.
In this way, the use of silicon nitride is avoided.
Another characteristic of the invention is that after said reflux stage, it comprises the successive stages
depositing a layer of silicon oxide on said layer of doped silicon oxide and said layer of protective material, making second windows in said first mentioned windows, through said deposited layer of silicon oxide and of said layer of protective material, and depositing said metal on the device thus formed.
This second layer of silicon oxide isolates the layer of doped silicon oxide from the metal, thus preventing this oxide from attacking the metal.
The invention also relates to a semiconductor device produced in accordance with the above method.
The objects and characteristics of the invention described above as well as others and the manner of obtaining them will become clearer and the invention itself will be better understood, with reference to the following description of an exemplary embodiment of the invention taken in conjunction with FIGS. 1 to 5 which show the successive main steps of a method according to the invention for preparing a semiconductor device before depositing a metal thereon,
component parts of this device not being drawn
At scale.
Reference is first made to FIG. 1 which represents a semiconductor device consisting of a MOS transistor produced on a chip consisting of a substrate P-1, that is to say a substrate P lightly doped. The transistor is electrically isolated from neighboring devices by a field 2 silicon oxide and comprises an N- 3 well in which two regions
4 of P + material are broadcast. These regions 4 constitute
the drain and the source of the transistor. A thin layer of oxide
of silicon 5 having a thickness of approximately 700 Angstroem then grows on the upper surface of the two P + 4 regions and a gate oxide 6 is formed on the remaining uncovered part of the well N- 3 between these two P + 4 regions. This oxide door
6 is then covered with a layer of polysilicon 7 which constitutes the gate of the transistor. A layer 8 of silicon oxide doped negatively with phosphorus and generally called P-silox is then deposited on the entire device.
Then, and as shown in FIG. 2,
windows 9 are made in the P-silox layer 8 by means of
of a mask said to be oversized (not shown) and by a conventional photolithography process, a material etching the oxide
of silicon being used to remove P-silox 8. As this etching material would also attack silicon oxide
undoped, it is necessary to carefully control the etching of the P-silox so that the underlying silicon oxides 2, 6 and more particularly the thin layer 5 is not affected. To this end, an etching material having an etching speed which is used for doped silicon oxide
is greater than for undoped silicon oxide, and
the timing of the engraving operation is carefully checked. For example, a commercially available etching material is used which has an etching speed of
5000 Angstroem / minute for a P-silox with a concentration
in phosphorus of 12% and an etching speed of 600 Angstroem / minute for an undoped silicon oxide. In practice, the etching operation is stopped before all of the P-silox
is not removed. A reflow step is then performed on the P-silox to smooth the rough edges of
its surface topography produced by the previous engraving operation. The reflux step is to cook the chip in
a dry atmosphere containing nitrogen at about 900 to 1000 degrees centigrade and for a period of 10 minutes. In general, reflux will be performed at temperatures ranging from 800 to
1100 degrees centigrade with corresponding durations ranging
from 4 hours to 1 minute.
The silicon oxide layer 5 covering the upper surface of the substrate 1 protects the latter against contamination by negative ions released by the P-silox 8 during the reflux step. Indeed, if the silicon oxide layer is affected during the etching of the P-silox, parasitic devices, for example a diode or a resistor, can be formed, as will appear more clearly in the following.
Assuming that the silicon oxide layer
5 was affected during the engraving of P-silox 8, for example because of an engraving which lasted too long, the number of negative ions (phosphorus) which penetrate in the P + 4 regions
is dependent on the remaining thickness of the silicon oxide layer 5 and on the temperature of the reflux step. These
negative ions are mainly concentrated immediately below the upper surface of the substrate. If the degree of doping by these negative ions is greater than the initial degree of doping by the positive ions of the P + 4 regions, a diode which
has its electrodes between the upper surface and the bottom of the P + 4 regions can be formed in each of these regions 4. On the other hand, if the degree of doping by these negative ions is lower than the initial degree of doping by the ions positive for regions 4, the difference in doping between the upper surface and the background may still be sufficient to
form a resistance in each of the P + 4 regions.
Reference is now made to Figs. 3 and 4
which show the following steps preceding the deposition of aluminum.
Fig. 3 shows the layer deposition step
10 of undoped silicon oxide on the entire device. This step is necessary to prevent the P-silox from attacking the aluminum.
As shown in Fig. 4, windows 11 are made in layers 10 and 5 of silicon oxide by means
of a mask said to be undersized (not shown) and by a conventional photolithographic process. These windows 11 are located
in previous windows 9 so that the layer
of p-silox 8 is completely surrounded by silicon oxides
10, 5 and 2. In addition, the silicon oxide layer 10 has no rough edges because it is applied to the p-silox
8 and therefore follows the surface topography of the latter. For
these reasons, when an aluminum layer 12 (Fig. 5) is deposited on the silicon oxide layer 10, there is no risk
to cause strangulation and / or breakage in the
layer of metal and there is no danger of the metal being attacked by the P-silox as it does not touch the aluminum.
It should be noted that the aluminum layer 12 is deposited on the entire device and comes into contact with the P + 4 regions through the windows 11. A pattern (not shown) can then be formed on the aluminum layer 12 at using a conventional photolithographic process.
Although the principles of the invention have been described above with reference to specific examples, it is understood that this description is made only by way of example and does not constitute in any way a limitation of the scope of the invention .
CLAIMS
1. Method for preparing a semiconductor device (1) before depositing a metal (12), for example aluminum, said method comprising the steps of depositing.
a layer of doped silicon oxide (8) on said semiconductor device, making predetermined windows (9) in said layer of doped silicon oxide and refluxing
(reflow) said doped silicon oxide, at least the parts of said semiconductor device (1) exposed through said windows (9) being covered by a layer of protective material (5) during said reflux step, characterized in that '' it comprises the step of oxidizing said semiconductor device, at least in said windows (9) before said deposition of said layer of doped silicon oxide (8), so as to form said layer of protective material (5) .